一种集成肖特基二极管的SiC沟槽型MOSFET器件的制作方法
【专利摘要】本实用新型提供一种集成肖特基二极管的SiC沟槽型MOSFET器件，所述器件包括：1)沟槽型MOSFET：N+衬底及其上的N?漂移层，所述N?漂移层包含彼此隔离的有N+源区的P阱；所述P阱外侧的U型沟道，所述U型沟道表面有氧化层，其内有栅极；所述栅极及部分N+源区上为隔离层；正面为源极及背面为漏极；2)肖特基二极管：所述N?漂移层内的所述P阱间的N?漂移层与所述源极金属形成的肖特基接触。本实用新型通过在沟槽型SiCMOSFET中引入肖特基二极管，在器件工作时，起续流二极管的作用，提高了电路工作的效率与可靠性，降低了电路制作成本。
【专利说明】
一种集成肖特基二极管的S i C沟槽型MOSFET器件
技术领域
[0001]本实用新型涉及一种半导体器件，具体涉及一种集成肖特基二极管的SiC沟槽型MOSFET 器件。
【背景技术】
[0002]碳化硅(SiC)是继第一代半导体材料硅、锗和第二带半导体材料砷化镓、磷化铟后发展起来的第三代半导体材料，碳化硅材料的宽禁带是硅和砷化镓的2?3倍，使得半导体器件能在相当高的温度下(500°C以上)工作且具有发射蓝光的能力；其高击穿电场比硅和砷化镓均要高一个数量级，决定了半导体器件的高压、大功率性能;其高的饱和电子漂移速度和低介电常数决定了器件的高频、高速工作性能;碳化硅的导热率是硅的3.3倍，砷化镓的10倍，意味着其导热性能好，可以大大提高电路的集成度，减少冷却散热系统，从而减少整机的体积。因此随着碳化硅材料和器件工艺的不断完善，部分Si领域被碳化硅所替代指日可待。碳化硅具有宽带隙、高临界击穿场强、高的热导率、高的电子饱和飘逸速率等特点，特别适合大功率、高电压电力电子器件，因此成为当前电力电子领域的研究热点。
[0003]SiC基功率器件的理论最高工作电压范围大于10kV，高于硅基绝缘栅双极型晶体管(IGBT)器件的工作电压;作为单极性器件，其开关速度快于双极型的硅基IGBT，所需外延层更是由于SiC十倍于硅基的临界击穿电场而减小，因此被视为替代硅基IGBT器件的理想选择。
[0004]对于可控开关型的电力电子器件如:IGBT、金属氧化层半导体场效应晶体管(MOSFET)等，其在应用时，往往与二极管反并联以在电路中起续流作用，如附图1所示的功率IGBT与二极管反并联的电路示意图。硅基IGBT—般是将反并联的二极管同时封装成为功率模块，而硅基MOSFET则由于P阱与漂移区自然形成了反并联二极管，因此不需额外增加二极管来并联封装。
[0005]SiC基MOSFET虽然也具有自然形成的反并联二极管，但是由于SiC的禁带宽度高，其PN结二极管的开启电压高，达到3V左右，当使用SiC MOSFET内部的反并联二极管时，会大大的增加电路中的功耗；同时，由于SiC材料中的基矢面位错会由于PN结的工作诱导出层错，因此，采用其内部PN结二极管作反并联二极管会影响器件的可靠性。使用SiC MOSFET器件时，一般需要在其外部反并联SiC肖特基二极管，但是这样会增加器件的制作成本。
【发明内容】
[0006]本实用新型的目的是提供一种集成肖特基器件的碳化硅沟槽型M0SFET，克服现有技术存在的上述缺陷，通过在沟槽型SiC MOSFET中引入肖特基二极管，在器件工作时，起续流二极管的作用，提高了电路工作的效率与可靠性，降低了电路制作成本。
[0007]为了达到上述目的，本实用新型采用以下技术方案:
[0008]—种集成肖特基二极管的SiC沟槽型MOSFET器件，所述器件包括:
[0009]I)沟槽型 MOSFET:
[0010]N+衬底及其上的N-漂移层，所述N-漂移层包含彼此隔离的有N+源区的P阱；
[0011]所述P阱外侧的U型沟道，所述U型沟道表面有氧化层，其内有栅极；
[0012]所述栅极及部分所述N+源区上为隔离层；
[0013]正面为源极及背面为漏极；
[0014]2)肖特基二极管:所述N-漂移层内的所述P阱间的N-漂移层与所述源极金属形成的肖特基接触。
[0015]所述的器件的第一优选技术方案，所述肖特基二极管为续流二极管。
[0016]所述的器件的第二优选技术方案，所述N+衬底的电阻率为0.015?0.02欧姆厘米。
[0017]所述的器件的第三优选技术方案，所述N-漂移层的厚度为10?500μπι，其掺杂浓度为I X 114?5 X 115Cnf30
[0018]所述的器件的第四优选技术方案，所述P阱间的距离为I?3μπι，其阱深为I?3μπι。
[0019]所述的器件的第五优选技术方案，所述N+源区的宽度和深度均小于所述P阱。
[0020]所述的器件的第六优选技术方案，所述U型沟道的深度为4?ΙΟμπι。
[0021]所述的器件的第七优选技术方案，所述氧化层的厚度为50?150μπι。
[0022]所述的器件的第八优选技术方案，所述隔离层的厚度为15?50μπι。
[0023]所述的器件的第九优选技术方案，所述栅极为η型或P型简并掺杂的多晶硅。
[0024]—种所述的集成肖特基二极管的SiC沟槽型MOSFET器件的制造方法，所述方法包括如下步骤:
[0025]I)在N+衬底外延N-漂移层表面制作掩膜并图形化，注入杂质形成P阱；
[0026]2)在所述P阱表面制作掩膜并图形化，掺杂形成N+源区；
[0027]3)于所述N-漂移层上制作掩膜并图形化，刻蚀SiC形成U型沟道；
[0028]4)在所述沟道内表面沉积氧化层；
[0029]5)在所述具有氧化层的沟道内填充多晶硅poly，形成栅极；
[0030]6)于所述栅极及部分所述N+源区上淀积隔离层；
[0031]7)在所述漂移层正面和所述衬底背面淀积金属，分别形成源极和漏极。
[0032]与最接近的现有技术比，本实用新型具有如下有益效果:
[0033]I)本实用新型碳化硅沟槽型MOSFET的源极在P阱之间与外延层形成肖特基接触，形成的肖特基二极管在器件工作时，起续流二极管的作用，提高了电路工作的效率与可靠性；
[0034]2)本实用新型的集成器件避免了SiC MOSFET中的PN结作为续流二极管时，SiC PN结开启电压高引起的电路转换效率低的问题；
[0035]3)本实用新型的SiC肖特基二极管为单极器件，避免了PN结工作时引起的BH)位错增大，器件可靠性降低的问题；
[0036]4)本实用新型的SiC肖特基二极管与SiC MOSFET的集成制备，降低了器件制作的材料与工艺成本。
【附图说明】
[0037]图1:1GBT与二极管反并联的电路示意图；
[0038]图2:N+衬底上形成N-漂移层的剖面图；
[0039]图3:N-漂移层离子注入形成P阱的剖面图；
[0040]图4:P阱内离子注入形成N+源区的剖面图；
[0041 ]图5:P阱外侧刻蚀形成U型沟道的剖面图；
[0042]图6:沟道底部和侧壁形成氧化膜的剖面图；
[0043]图7:沟道内填充多晶硅poly的剖面图；
[0044]图8:N-漂移层上沉积隔离层的剖面图；
[0045]图9:光刻部分隔离层后的剖面图；
[0046]图10:正面沉积金属形成源极的剖面图；
[0047]图11:背面沉积金属形成漏极的剖面图。
【具体实施方式】
[0048]下面结合实例对本实用新型进行详细的说明，本实用新型并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本实用新型的保护范围内。
[0049]实施例1
[0050]首先在N+衬底上外延生成N-漂移层，该漂移层的厚度为12μπι，掺杂浓度为2X115Cnf313N+衬底的电阻率为0.015-0.02欧姆厘米。
[0051]然后在N-漂移层上的掩膜版光刻出需要掺杂的图形，进行P阱的离子注入工艺，各P阱之间的距离为Iym，P阱深为Ιμ??。该部分用来与金属形成肖特基接触。
[0052]接着，利用掩膜版光刻出N+源区图形，进行N+源区的离子注入工艺，N+源区的深度小于P讲，为0.5μηι，宽度也小于P讲。
[0053]接着，利用掩膜版光刻出栅槽(U型沟道)图形，采用反应离子刻蚀(RIE)或感应耦合等离子体刻蚀(ICP)形成沟槽，沟道深度5μπι。
[0054]接着，在沟槽底部和侧壁形成氧化膜，厚度为lOOnm。
[0055]接着，在沟槽内填充多晶硅poly。
[0056]接着，通过等离子增强化学气相沉积(PECVD)生长一层Si3N4作为隔离层，隔离层厚度为20nm。
[0057]接着，通过光刻，曝露出除栅极和部分N+源区的其他部位，如图9所示。
[0058]接着，在正面沉积金属，形成肖特基接触，作为源极电极。
[0059]最后，在背面沉积金属，形成欧姆接触，作为漏极电极。
[0060]实施例2
[0061 ]首先在N+衬底上外延生成N-漂移层，该漂移层的厚度为15μπι.掺杂浓度为I X115Cnf313N+衬底的电阻率为0.015-0.02欧姆厘米。
[0062]然后在N-漂移层上的掩膜版光刻出需要掺杂的图形，进行P阱的离子注入工艺，各P阱之间的距离为1.5μηι，P阱深为Ιμ??。该部分用来与金属形成肖特基接触。
[0063]接着，利用掩膜版光刻出N+源区图形，进行N+源区的离子注入工艺，N+源区的深度小于P讲，为0.5μηι，宽度也小于P讲。
[0064]接着，利用掩膜版光刻出栅槽(U型沟道)图形，采用反应离子刻蚀(RIE)或感应耦合等离子体刻蚀(ICP)形成沟槽，沟道深度7μπι。
[0065]接着，在沟槽底部和侧壁形成氧化膜，厚度为lOOnm。
[0066]接着，在沟槽内填充多晶硅poly。
[0067]接着，等离子增强化学气相沉积(PECVD)生长一层Si3N4作为隔离层，隔离层厚度为30nmo
[0068]接着，通过光刻，曝露出除栅极和部分N+源区的其他部位，如图9所示。
[0069]接着，在正面沉积金属，形成肖特基接触，作为源极电极。
[0070]最后，在背面沉积金属，形成欧姆接触，作为漏极电极。
[0071]实施例3
[0072]首先在N+衬底上外延生成N-漂移层，该漂移层的厚度为50μπι，掺杂浓度为8X114Cnf313N+衬底的电阻率为0.015-0.02欧姆厘米。
[0073]然后在N-漂移层上的掩膜版光刻出需要掺杂的图形，进行P阱的离子注入工艺，各P阱之间的距离为1.5μηι，P阱深为1.5μ??。该部分用来与金属形成肖特基接触。
[0074]接着，利用掩膜版光刻出N+源区图形，进行N+源区的离子注入工艺，N+源区的深度小于P讲，为0.5μηι，宽度也小于P讲。
[0075]接着，利用掩膜版光刻出栅槽(U型沟道)图形，采用反应离子刻蚀(RIE)或感应耦合等离子体刻蚀(ICP)形成沟槽，沟道深度ΙΟμπι。
[0076]接着，在沟槽底部和侧壁形成氧化膜，厚度为lOOnm。
[0077]接着，在沟槽内填充多晶硅poly。
[0078]接着，等离子增强化学气相沉积(PECVD)生长一层Si3N4作为隔离层，隔离层厚度为20nmo
[0079]接着，通过光刻，曝露出除栅极和部分N+源区的其他部位，如图9所示。
[0080]接着，在正面沉积金属，形成肖特基接触，作为源极电极。
[0081]最后，在背面沉积金属，形成欧姆接触，作为漏极电极。
[0082]实施例4
[0083]首先在N+衬底上外延生成N-漂移层，该漂移层的厚度为ΙΟΟμπι，掺杂浓度为5X114Cnf313N+衬底的电阻率为0.015-0.02欧姆厘米。
[0084]然后在N-漂移层上的掩膜版光刻出需要掺杂的图形，进行P阱的离子注入工艺，各P阱之间的距离为2μηι，P阱深为2μηι。该部分用来与金属形成肖特基接触。
[0085]接着，利用掩膜版光刻出N+源区图形，进行N+源区的离子注入工艺，N+源区的深度小于P讲，为0.5μηι，宽度也小于P讲。
[0086]接着，利用掩膜版光刻出栅槽(U型沟道)图形，采用反应离子刻蚀(RIE)或感应耦合等离子体刻蚀(ICP)形成沟槽，沟道深度ΙΟμπι。
[0087]接着，在沟槽底部和侧壁形成氧化膜，厚度为lOOnm。
[0088]接着，在沟槽内填充多晶硅poly。
[0089]接着，等离子增强化学气相沉积(PECVD)生长一层Si3N4作为隔离层，隔离层厚度为20nmo
[0090]接着，通过光刻，曝露出除栅极和部分N+源区的其他部位，如图9所示。
[0091 ]接着，在正面沉积金属，形成肖特基接触，作为源极电极。
[0092]最后，在背面沉积金属，形成欧姆接触，作为漏极电极。
[0093]实施例5
[0094]首先在N+衬底上外延生成N-漂移层，该漂移层的厚度为112μπι，掺杂浓度为7X10一 14CHf3。奸衬底的电阻率为0.015-0.02欧姆厘米。
[0095]然后在N-漂移层上的掩膜版光刻出需要掺杂的图形，进行P阱的离子注入工艺，各P阱之间的距离为1.5μηι，P阱深为2μηι。该部分用来与金属形成肖特基接触。
[0096]接着，利用掩膜版光刻出N+源区图形，进行N+源区的离子注入工艺，N+源区的深度小于P讲，为0.5μηι，宽度也小于P讲。
[0097]接着，利用掩膜版光刻出栅槽(U型沟道)图形，采用反应离子刻蚀(RIE)或感应耦合等离子体刻蚀(ICP)形成沟槽，沟道深度ΙΟμπι。
[0098]接着，在沟槽底部和侧壁形成氧化膜，厚度为lOOnm。
[0099]接着，在沟槽内填充多晶硅poly。
[0100]接着，等离子增强化学气相沉积(PECVD)生长一层Si3N4作为隔离层，隔离层厚度为20nmo
[0101]接着，通过光刻，曝露出除栅极和部分N+源区的其他部位，如图9所示。
[0102]接着，在正面沉积金属，形成肖特基接触，作为源极电极。
[0103]最后，在背面沉积金属，形成欧姆接触，作为漏极电极。
[0104]最后应当说明的是:以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解:依然可以对本实用新型的【具体实施方式】进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围当中。
【主权项】
1.一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述器件包括: 沟槽型MOSFET: N+衬底及其上的N-漂移层，所述N-漂移层包含彼此隔离的有N+源区的P阱； 所述P阱外侧的U型沟道，所述U型沟道表面有氧化层，其内有栅极； 所述栅极及部分所述N+源区上为隔离层； 正面为源极及背面为漏极； 肖特基二极管:所述N-漂移层内的所述P阱间的N-漂移层与所述源极金属形成的肖特基接触。2.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述肖特基二极管为续流二极管。3.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述N+衬底的电阻率为0.015?0.02欧姆厘米。4.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述N-漂移层的厚度为10?500μπι，其掺杂浓度为I X 114?5 X 1015cm—3。5.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述P阱间的距离为I?3μι，其阱深为I?3μπι。6.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述N+源区的宽度和深度均小于所述P阱。7.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述U型沟道的深度为4?ΙΟμπι。8.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述氧化层的厚度为50?150μηι。9.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述隔离层的厚度为15?50μηι。10.根据权利要求1所述的一种集成肖特基二极管的SiC沟槽型MOSFET器件，其特征在于，所述栅极为η型或P型简并掺杂的多晶硅。
【文档编号】H01L21/04GK205595339SQ201521141019
【公开日】2016年9月21日
【申请日】2015年12月31日
【发明人】钮应喜, 郑柳, 杨霏, 温家良, 潘艳, 李永平, 王嘉铭, 李玲, 夏经华, 朱韫晖
【申请人】国网智能电网研究院, 国家电网公司, 国网上海市电力公司