一种2.5d集成封装半导体器件的制作方法
【专利摘要】本实用新型揭示了一种2.5D集成封装半导体器件，包括转接板，转接板的顶面上设置有背金层，转接板的底面通过若干锡球与PCB基板连接通信，且它们配合形成指定数量的半封闭屏蔽空间，每个屏蔽空间中设置有至少一个倒装于转接板底面的芯片，芯片的底面与PCB基板上的焊盘连接通信，PCB基板和转接板之间设置有包裹锡球并填充屏蔽空间的填充胶层。本实用新型既保留了常规2.5D封装工艺微细布线集成度高、功耗低、应力低等优点，又形成半封闭的屏蔽空间，再通过倒装工艺将芯片安装于转接板的底面并位于上述的屏蔽空间内，从而能够有效提高最终产品的抗电磁干扰能力和防静电冲击能力。
【专利说明】
一种2.5D集成封装半导体器件
技术领域
[0001]本实用新型涉及一种半导体器件，尤其涉及一种2.f5D集成封装半导体器件。【背景技术】
[0002]SIP(System In a Package系统级封装)是将多种功能芯片，例如包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能的封装工艺。SIP适用于低成本、小面积、高频高速，以及生产周期短的电子产品上，尤其如功率放大器(PA)、全球定位系统、蓝芽模块(Bluetooth)、影像感测模块、记忆卡等可携式产品市场。
[0003]但在许多体系中，常规的2D封装工艺的SIP封装基板上的走线要比硅基板上的走线宽几个数量级，这种尺寸上的差异会影响到产品性能和功耗，另外，SIP封装基板上更宽的走线很容易导致布线拥塞，因此对可实现的芯片类型以及芯片连接数量有很大的限制， 由此出现了 2.?封装工艺。
[0004]如附图1所示，传统的2.5D封装工艺是在SIP封装基板20与至少两个芯片30之间放置了一个硅中介层40,这个硅中介层40上有硅穿孔(TSV)50连接其上表面的金属层和下表面的金属层，并且，硅中介层40的正面和背面金属层(两种情况下都可能有多个金属层)上的走线是使用与硅芯片上的走线相同的制程制作的，芯片30使用微型锡球60倒装连接到硅中介层40,与此同时，硅中介层40使用普通的芯片连接焊锡凸块70连接到SIP基板20。
[0005]使用2.5D封装工艺的优势在于，这是在传统2D封装技术基础上的升级，可以在容量和性能方面提供巨大的提升幅度，而且具有良率方面的优势，因为与制作单个大的芯片相较，制作许多小的芯片更加容易;然而这种封装工艺制成的半导体器件，仍然存在一定的问题，主要表现在:
[0006]由于2.5D封装工艺产品中的芯片缺少有效的电磁、静电屏蔽结构，因此芯片的抗电磁干扰性能差，防静电冲击能力弱，然而将采用2.5D封装工艺的产品应用于各种设备上时，由于设备上的电磁干扰源较多、易出现静电冲击，因此各芯片运行的有效性和稳定性往往无法保证，也就常常出现无法试用的情况;并且2.5D封装工艺也无法满足高功率类器件的散热需求。
【发明内容】
[0007]本实用新型的目的之一就是为了解决现有技术中存在的上述问题，通过转接板正面的背金层与锡球、PCB基板配合形成半封闭的屏蔽空间，并通过倒装工艺将芯片安装于转接板的底面且位于屏蔽空间内，从而提供了一种抗电磁干扰能力好和防静电冲击能力强的 2.f5D集成封装半导体器件。
[0008]本实用新型的目的通过以下技术方案来实现:
[0009]一种2.5D集成封装半导体器件，包括转接板，所述转接板的顶面上设置有背金层， 所述转接板的底面通过若干锡球与PCB基板连接通信，且它们配合形成指定数量的半封闭屏蔽空间，每个所述屏蔽空间中设置有至少一个倒装于所述转接板底面的芯片，所述芯片的底面与PCB基板上的焊盘连接通信，所述PCB基板和转接板之间设置有包裹所述锡球并填充所述屏蔽空间的填充胶层。
[0010]优选的，所述的一种2.f5D集成封装半导体器件，其中:所述转接板为硅基转接板。 [〇〇11]优选的，所述的一种2.5D集成封装半导体器件，其中:所述背金层的面积和形状与所述转接板顶面的面积和形状相同。
[0012]优选的，所述的一种2.f5D集成封装半导体器件，其中:所述背金层是金属Pt层或Ni 层或Cr层或W层或Au层或AL层或Cu层或者以上金属的组合层。
[0013]优选的，所述的一种2.5D集成封装半导体器件，其中:所述锡球的高度为0.15mm-0.35mm〇[〇〇14]优选的，所述的一种2.5D集成封装半导体器件，其中:所述屏蔽空间为两个，每个屏蔽空间中设置有一个芯片。
[0015]优选的，所述的一种2.5D集成封装半导体器件，其中:所述芯片通过若干位于所述转接板底部的微凸块与所述转接板连接并通信，所述微凸块包覆于转接板底部和芯片之间的底部填充层中。
[0016]优选的，所述的一种2.f5D集成封装半导体器件，其中:所述微凸块为金球或锡球。 [〇〇17]优选的，所述的一种2.5D集成封装半导体器件，其中:所述焊盘通过锡膏或导电银浆与所述芯片的底面连接导通。
[0018]本实用新型技术方案的优点主要体现在:[〇〇19]本实用新型设计精巧，结构简单，在保证常规2.?封装工艺微细布线集成度高、功耗低、应力低等特性的基础上，通过在转接板正面设置背金层，并通过转接板与锡球、PCB基板配合形成半封闭的屏蔽空间，再通过倒装工艺将芯片安装于转接板的底面并位于上述的屏蔽空间内，从而能够有效提高最终产品的抗电磁干扰能力和防静电冲击能力，并且散热性能相对常规的2.f5D封装芯片更佳，适宜大功率器件的封装。
[0020]另一方面，本实用新型的2.5D集成封装半导体器件，不需要在硅基转接板上设置硅穿孔(TSV)，结构和加工都更加简单。
[0021]由于采用倒装芯片工艺，因此充分解决了由于芯片减薄而造成的芯片翘曲、下垂问题，同时，基于硅基转接板集成的DIP芯片相对于普通的DIP芯片能够进一步缩小产品尺寸。【附图说明】[〇〇22]图1是【背景技术】中常规2.f5D封装工艺的半导体器件的结构示意图；[0〇23]图2是本实用新型的结构不意图；
[0024]图3是本实用新型的方法中S1，背金层加工步骤的状态示意图；
[0025]图4是本实用新型的方法中S2,芯片倒装步骤的状态示意图
[0026]图5是本实用新型的S3,转接板植球步骤的状态示意图；
[0027]图6是本实用新型的方法中锡球的分布状态示意图；[〇〇28]图7是本实用新型的方法中S4,芯片与PCB基板的联通步骤及S5,转接板与PCB基板的联通步骤的状态示意图；
[0029]图8是本实用新型的方法中S6,填胶步骤的状态示意图。【具体实施方式】
[0030]本实用新型的目的、优点和特点，将通过下面优选实施例的非限制性说明进行图示和解释。这些实施例仅是应用本实用新型技术方案的典型范例，凡采取等同替换或者等效变换而形成的技术方案，均落在本实用新型要求保护的范围之内。
[0031]本实用新型揭示的一种2.5D集成封装半导体器件，如附图2所示，包括转接板1，所述转接板1是已知的各种可行材质的基板，优选为硅基转接板;同时，在所述转接板1的顶面上设置有背金层2,所述背金层2的面积和形状与所述转接板1顶面的面积和形状相同，从而能够最大限度的保证后期在后续的屏蔽结构中，能够充分保证屏蔽结构的封闭性、完整性和有效性，从而改善屏蔽效果;且所述背金层2是金属Pt层或Ni层或Cr层或W层或Au层或AL 层或Cu层或者以上金属的组合层。而所述转接板1的底面通过若干锡球3与PCB基板4连接并通信，所述锡球3的尺寸可以根据需要设置，本实施例中优选所述锡球7的高度为0.15mm-0.35mm〇
[0032]所述转接板1与所述锡球3、PCB基板4配合形成指定数量的半封闭式屏蔽空间5,每个所述屏蔽空间5中设置有至少一个通过倒装工艺安装于所述转接板1底面的芯片6。
[0033]详细的，所述芯片6通过若干位于所述转接板1底部的微凸块9与所述转接板1连接并通信，所述微凸块9可以是各种具有良好导电性能的金属或合金，本实施例中优选所述微凸块9是金球或锡球，并且所述微凸块9包覆于转接板1底部和芯片6之间的底部填充层10 中。
[0034]同时，所述底部填充层10的材质目前以环氧树脂、酚醛树脂、有机硅树脂和不饱和聚酯树脂最为常用，优选为环氧树脂塑封胶，并在其中添加氧化硅、氧化铝等填充料，以改善包封料的强度、电性能、粘度等性能，并提升封装结构的热机械可靠性，包封材料包封、固化完成后，呈固体状的塑封层5,可以起到防水、防潮、防震、防尘、绝缘、散热等作用。[〇〇35]进一步，本实施例中，所述屏蔽空间5优选为两个，每个屏蔽空间5中设置的所述芯片6为一个，并且，所述芯片6的底面通过所述PCB基板4正面的焊盘7上涂覆的导电银浆或锡膏与所述PCB基板4实现连接并进行通信。
[0036]更进一步，所述PCB基板4和转接板1之间还设置有包裹所述锡球3并填充所述屏蔽空间5的填充胶层8,并且所述填充胶层8的材质可以与所述底部填充层10的材质相同，当然也可以不同，本实施例中优选，它们的材质相同。[〇〇37]由于本实用新型的2.f5D集成封装半导体器件结构与常规的2.5封装工艺的结构近似，原理相同，因此能够有效维持常规2.5封装工艺中微细布线集成度高、功耗低、应力低、 一个封装半导体器件的容量和性能方面得到巨大幅度的提升以及具有较好良率的优势。
[0038]同时，由于所述硅基转接板的顶面设置有背金层1，此时，所述屏蔽空间5的上方 (背金层)、四周(锡球)、底面(PCB基板4顶面的金属电路层)均为金属材质，虽然锡球之间存在的一定的间隙，但间隙较小，因而所述芯片6相当于处在一个近似封闭的且由金属边界形成的空间内，再加上在硅基转接板和PCB基板4之间还有填充胶层8,所以芯片6与屏蔽空间5 外的电磁干扰及静电在一定程度上实现隔离，从而使芯片6受到的电磁干扰和静电冲击大大减少，提高了抗电磁干扰和防静电冲击能力。[〇〇39]本实用新型还揭示了一种用于上述2.f5D集成封装半导体器件的加工方法，如附图3-附图8所示，其具体的加工过程如下:
[0040]S1，背金层加工步骤:通过磁控溅射，PVD(物理气相沉积)，CVD(化学气相沉积)、 真空蒸镀、电镀、化学镀等工艺在转接板1的顶面形成背金层2,如附图3所示。
[0041]S2,芯片倒装步骤:如附图4所示，通过倒装工艺，使指定数量的芯片6与所述转接板1的底面电路层连接并实现它们通信；以上述优选的2个芯片的结构为例，所述S2,芯片倒装步骤详细步骤如下:
[0042]S21，分别在两个所述芯片6的电极层表面的指定位置制作设定数量的微凸块9;
[0043]S22,接着通过焊接(回流焊)技术，使两个芯片6通过所述微凸块9倒装在所述转接板1的底面上，并实现两个所述芯片6与转接板1的通信；
[0044]S23,在每个所述芯片6和转接板1之间填充高导热胶体形成覆盖所述微凸块9的底部填充层10,从而完成芯片6的倒装。
[0045]当然除了上述的倒装工艺，也可以使用其他可行的倒装工艺.
[0046]S3，转接板植球步骤:如附图5所示，通过BGA植球技术在所述转接板1的底面按照指定布局形式制作若干数量的锡球3,且必须保证所述锡球3的高度大于所述微凸块9的高度+芯片6的高度;所述锡球3的布局方式优选如附图6所示，它们围合成一个近似8字显示管的形状，并且两个所述芯片6位于所述8字显示管的两个空白的区域。[〇〇47]S4,芯片与PCB基板的联通步骤:如附图7所示，在所述PCB基板4的焊盘7上涂导电银浆或锡膏或其他导热导电性能良好的物质，通过焊盘7实现PCB基板4和芯片6的导通。
[0048]S5，转接板与PCB基板的联通步骤:然后，将完成上述S1-S4四个步骤的所述转接板 1表贴到所述PCB基板4上，并实现所述转接板1和PCB基板4的联通，此处表贴技术为已知工艺，在此不再赘述。
[0049]S6,填胶步骤:如附图8所示，用填充胶填充所述转接板1和PCB基板4之间的空隙， 并使填充胶覆盖外围的锡球3,完成整改个2.f5D集成封装半导体器件的加工。
[0050]当然上述的步骤编号51、52、53、54、55、56的顺序并不造成对本方法的唯一限定， 例如，在其他实施例中，所述S1，背金层加工步骤可以在其他任意步骤完成后再进行;或者所述S2,芯片倒装步骤以及所述S3,转接板植球步骤的顺序可以颠倒。
[0051]本实用新型尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本实用新型的保护范围之内。
【主权项】
1.一种2.f5D集成封装半导体器件，其特征在于:包括转接板(1)，所述转接板(1)的顶面 上设置有背金层(2)，所述转接板(1)的底面通过若干锡球(3)与PCB基板(4)连接通信，且它 们配合形成指定数量的半封闭屏蔽空间(5)，每个所述屏蔽空间(5)中设置有至少一个倒装 于所述转接板(1)底面的芯片(6)，所述芯片(6)的底面与PCB基板(4)上的焊盘(7)连接通 信，所述PCB基板(4)和转接板(1)之间设置有包裹所述锡球(3)并填充所述屏蔽空间(5)的 填充胶层(8)。2.根据权利要求1所述的一种2.5D集成封装半导体器件，其特征在于:所述转接板(1) 为硅基转接板。3.根据权利要求2所述的一种2.5D集成封装半导体器件，其特征在于:所述背金层(2) 的面积和形状与所述转接板(1)顶面的面积和形状相同。4.根据权利要求3所述的一种2.5D集成封装半导体器件，其特征在于:所述背金层(2) 是金属Pt层或Ni层或Cr层或W层或Au层或AL层或Cu层或者以上金属的组合层。5.根据权利要求3所述的一种2.5D集成封装半导体器件，其特征在于:所述锡球(3)的 高度为 〇 ? 15mm-〇.35mm〇6.根据权利要求3所述的一种2.5D集成封装半导体器件，其特征在于:所述屏蔽空间 (5)为两个，每个屏蔽空间(5)中设置有一个芯片(6)。7.根据权利要求3所述的一种2.5D集成封装半导体器件，其特征在于:所述芯片(6)通 过若干位于所述转接板(1)底部的微凸块(9)与所述转接板(1)连接并通信，所述微凸块(9) 包覆于转接板(1)底部和芯片(6)之间的底部填充层(10)中。8.根据权利要求7所述的一种2.5D集成封装半导体器件，其特征在于:所述微凸块(9) 为金球或锡球。9.根据权利要求1-8任一所述的一种2.f5D集成封装半导体器件，其特征在于:所述焊盘 (7)通过锡膏或导电银浆与所述芯片(6)的底面连接导通。
【文档编号】H01L21/60GK205609517SQ201620461367
【公开日】2016年9月28日
【申请日】2016年5月19日
【发明人】申亚琪, 王建国
【申请人】苏州捷研芯纳米科技有限公司