薄膜晶体管及阵列基板、显示装置的制造方法
【专利摘要】本实用新型公开一种薄膜晶体管及阵列基板、显示装置，属于显示技术领域。薄膜晶体管包括：衬底基板，衬底基板上形成有栅极；形成有栅极的衬底基板上形成有栅绝缘层；形成有栅绝缘层的衬底基板上形成有有源层和源漏极金属图案，有源层包括多晶硅图案和位于多晶硅图案上的非晶硅图案；其中，源漏极金属图案包括源极和漏极，源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触。本实用新型解决了薄膜晶体管的开态电流较小，充电率较低的问题，达到了增大薄膜晶体管的开态电流，提高充电率的效果。本实用新型用于阵列基板。
【专利说明】
薄膜晶体管及阵列基板、显示装置
技术领域
[0001]本实用新型涉及显示技术领域，特别涉及一种薄膜晶体管及阵列基板、显示装置。
【背景技术】
[0002]在显示行业中，显示装置的像素单元中形成有薄膜晶体管(英文:ThinFilmTransistor;简称:TFT)，该TFT可以驱动像素单元实现图像显示。
[0003]相关技术中，TFT可以为a-Si(中文:非晶硅)TFT，a_Si TFT包括:衬底基板和依次形成在衬底基板上的栅极、栅绝缘层、有源层和源漏极金属图案，其中，有源层包括采用Β-ει 材料形成的 a-Si 层，源漏极金属图案包括: 源极和漏极，源极和漏极分别与 a-Si 层接触，且漏极还与像素单元中的像素电极接触，栅极可以控制TFT的开启和关闭，在TFT开启时，源极上的电流能够依次通过a-Si层和漏极写入像素电极，来向像素电极充电。
[0004]在实现本实用新型的过程中，发明人发现相关技术至少存在以下问题:
[0005]由于源极和漏极分别与非晶硅层接触，在向像素电极充电时，TFT的源极上的电流需要通过a-Si层才能到达漏极，而a-Si的电子迀移率较小，因此，a-Si TFT的开态电流较小，充电率较低。
【实用新型内容】
[0006]为了解决TFT的开态电流较小，充电率较低的问题，本实用新型提供一种薄膜晶体管及阵列基板、显示装置。所述技术方案如下:
[0007]第一方面，提供一种薄膜晶体管，所述薄膜晶体管包括:衬底基板，
[0008]所述衬底基板上形成有栅极；
[0009]形成有所述栅极的衬底基板上形成有栅绝缘层；
[0010]形成有所述栅绝缘层的衬底基板上形成有有源层和源漏极金属图案，所述有源层包括多晶硅图案和位于所述多晶硅图案上的非晶硅图案；
[0011]其中，所述源漏极金属图案包括源极和漏极，所述源极分别与所述多晶硅图案和所述非晶硅图案接触，所述漏极分别与所述多晶硅图案和所述非晶硅图案接触。
[0012]可选地，所述有源层还包括:位于所述非晶硅图案和所述多晶硅图案上的欧姆接触图案，
[0013]所述欧姆接触图案包括:源极接触图案和漏极接触图案，所述源极接触图案与所述漏极接触图案不接触，且所述源极接触图案分别与所述源极、所述多晶硅图案和所述非晶硅图案接触，所述漏极接触图案分别与所述漏极、所述多晶硅图案和所述非晶硅图案接触。
[0014]可选地，所述欧姆接触图案分别与所述非晶硅图案和所述多晶硅图案部分接触；
[0015]所述非晶硅图案在所述衬底基板上的正投影位于所述多晶硅图案在所述衬底基板上的正投影区域内；
[0016]所述欧姆接触图案在所述衬底基板上的正投影与所述源漏极金属图案在所述衬底基板上的正投影重合；
[0017]所述多晶硅图案在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合。
[0018]可选地，所述非晶硅图案在所述衬底基板上的正投影的中心与所述多晶硅图案在所述衬底基板上的正投影的中心重合。
[0019]可选地，所述欧姆接触图案的形成材料包括:η+Ξ|_晶硅。
[0020]第二方面，提供一种阵列基板，所述阵列基板包括:第一方面所述的薄膜晶体管。
[0021]可选地，形成有所述薄膜晶体管的衬底基板上形成有钝化层，所述钝化层上形成有过孔；
[0022]形成有所述钝化层的衬底基板上形成有像素电极，所述像素电极通过所述过孔与所述薄膜晶体管的漏极接触。
[0023]第三方面，提供一种显示装置，所述显示装置包括第二方面所述的阵列基板。
[0024]本实用新型提供的技术方案带来的有益效果是:
[0025]本实用新型提供的薄膜晶体管及阵列基板、显示装置，薄膜晶体管包括:衬底基板，衬底基板上形成有栅极，形成有栅极的衬底基板上形成有栅绝缘层，形成有栅绝缘层的衬底基板上形成有有源层和源漏极金属图案，有源层包括多晶硅图案和位于多晶硅图案上的非晶硅图案，源漏极金属图案包括源极和漏极，源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触。由于源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触，在薄膜晶体管开启时，源极上的电流能够通过多晶硅图案到达漏极，而多晶硅图案的电子迀移率较高，因此，可以增大薄膜晶体管的开态电流，提高充电率，解决了相关技术中薄膜晶体管的开态电流较小，充电率较低的问题，达到了增大薄膜晶体管的开态电流，提高充电率的效果。
[0026]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本实用新型。
【附图说明】
[0027]为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1是本实用新型实施例提供的一种薄膜晶体管的结构示意图；
[0029]图2是本实用新型实施例提供的另一种薄膜晶体管的结构示意图；
[0030]图3是本实用新型实施例提供的一种阵列基板的结构示意图。
[0031]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。
【具体实施方式】
[0032]为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述，显然，所描述的实施例仅仅是本实用新型一部份实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
[0033]请参考图1，其示出了本实用新型实施例提供的一种薄膜晶体管00结构示意图，参见图1，该薄膜晶体管00包括:衬底基板001。衬底基板001可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
[0034]衬底基板001上形成有栅极002;形成有栅极002的衬底基板001上形成有栅绝缘(英文:Gate Insulator;简称:GI)层003;形成有栅绝缘层003的衬底基板001上形成有有源层004和源漏极金属图案005，有源层004包括多晶硅(英文:p-Si)图案0041和位于多晶硅图案0041上的非晶硅图案0042。
[0035]其中，源漏极金属图案005包括源极0051和漏极0052，源极0051分别与多晶硅图案0041和非晶硅图案0042接触，漏极0052分别与多晶硅图案0041和非晶硅图案0042接触。
[0036]综上所述，本实用新型实施例提供的薄膜晶体管，由于源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触，在薄膜晶体管开启时，源极上的电流能够通过多晶硅图案到达漏极，而多晶硅图案的电子迀移率较高，因此，可以增大薄膜晶体管的开态电流，提高充电率，解决了相关技术中薄膜晶体管的开态电流较小，充电率较低的问题，达到了增大薄膜晶体管的开态电流，提高充电率的效果。
[0037]请参考图2，其示出了本实用新型实施例提供的另一种薄膜晶体管00结构示意图，参见图2，该薄膜晶体管00包括:衬底基板001。衬底基板001可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
[0038]衬底基板001上形成有栅极002;形成有栅极002的衬底基板001上形成有栅绝缘层003;形成有栅绝缘层003的衬底基板001上形成有有源层004和源漏极金属图案005，有源层004包括多晶硅图案0041和位于多晶硅图案0041上的非晶硅图案0042。
[0039]其中，源漏极金属图案005包括源极0051和漏极0052，源极0051分别与多晶硅图案0041和非晶硅图案0042接触，漏极0052分别与多晶硅图案0041和非晶硅图案0042接触。
[0040]进一步地，请继续参考图2，有源层004还可以包括:位于非晶硅图案0042和多晶硅图案0041上的欧姆接触图案0043。该欧姆接触图案0043的形成材料包括:η+非晶硅(英文:n+a-Si)，且该欧姆接触图案0043包括:源极接触图案00431和漏极接触图案00432，该源极接触图案00431与源极0051对应，且该源极接触图案00431分别与源极0051、多晶硅图案0041和非晶硅图案0042接触，该漏极接触图案00432与漏极0052对应，且漏极接触图案00432分别与漏极0052、多晶硅图案0041和非晶硅图案0042接触。
[0041 ] 可选地，如图2所示，欧姆接触图案0043分别与非晶硅图案0042和多晶硅图案0041部分接触，也即是，欧姆接触图案0043的一部分与非晶硅图案0042接触，另一部分与多晶硅图案0041接触，本实用新型实施例对此不作限定。
[0042]可选地，非晶硅图案0042在衬底基板001上的正投影位于多晶硅图案0041在衬底基板001上的正投影区域内，这样可以便于欧姆接触图案0043分别与非晶硅图案0042和多晶硅图案0041部分接触。
[0043]可选地，欧姆接触图案0043在衬底基板001上的正投影与源漏极金属图案005在衬底基板001上的正投影重合；多晶硅图案0041在衬底基板001上的正投影与栅极002在衬底基板001上的正投影重合。
[0044]可选地，非晶硅图案0042在衬底基板001上的正投影的中心与多晶硅图案0041在衬底基板001上的正投影的中心重合。
[0045]可选地，在本实用新型实施例中，栅极002和源漏极金属图案005的形成材料均可以为金属材料，其具体可以为金属Mo(中文:钼)、金属Cu(中文:铜)、金属Al(中文:铝)及其合金材料，栅绝缘层003的形成材料可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料，本实用新型实施例在此不再赘述。
[0046]在图2所示的薄膜晶体管00中，栅极002可以控制薄膜晶体管00的开启和关闭，在薄膜晶体管00开启时，源极0051上的电流主要通过源极接触图案00431、多晶硅图案0041、漏极接触图案00432到达漏极0052，在薄膜晶体管00关闭时，漏极0052上的电流主要通过漏极接触图案00432、非晶硅图案0042、源极接触图案00431到达源极0051，而多晶硅图案0041的电子迀移率较高，非晶硅图案0042的电子迀移率较低，这样一来，由于在薄膜晶体管00开启时，源极0051上的电流是通过多晶硅图案0041到达漏极0052的，在薄膜晶体管00关闭时，漏极0052上的电流是通过非晶硅图案0042到达源极0051的，因此，可以增大薄膜晶体管00的开态电流，减小薄膜晶体管00的关态电流。
[0047]综上所述，本实用新型实施例提供的薄膜晶体管，由于源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触，在薄膜晶体管开启时，源极上的电流能够通过多晶硅图案到达漏极，而多晶硅图案的电子迀移率较高，因此，可以增大薄膜晶体管的开态电流，提高充电率，解决了相关技术中薄膜晶体管的开态电流较小，充电率较低的问题，达到了增大薄膜晶体管的开态电流，提高充电率的效果。
[0048]相关技术中的TFT还包括低温多晶娃(英文:Low Temperature Poly-silicon;简称:LTPS)TFT，LTPS-TFT包括:衬底基板和依次形成在衬底基板上的栅极、栅绝缘层、有源层和源漏极金属图案，其中，有源层为采用低温多晶硅技术形成的多晶硅有源层，源漏极金属图案包括:源极和漏极，源极和漏极分别与多晶硅有源层接触，由于多晶硅的电子迀移率较高(通常是a-Si的百倍以上)，因此，LTPS-TFT的开态电流较大，充电率较高，但是LTPS-TFT存在关态电流较大的问题，影响LTPS-TFT的工作性能，而采用本实用新型实施例提供的薄膜晶体管，源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触，在薄膜晶体管关闭时，漏极上的电流能够通过非晶硅图案到达源极，对漏极上的电荷进行释放，而非晶硅图案的电子迀移率较低，因此，可以减小薄膜晶体管的关态电流。
[0049]相关技术中，为了保证a-SiTFT的充电率，通常将a-Si TFT的尺寸设置的较大，这样一来，严重影响了像素单元的开口率，限制了高分辨率和窄边框产品开发，本实用新型实施例提供的薄膜晶体管，可以在保证像素单元的开口率的前提下，提高了薄膜晶体管的充电率，因此，可以适用于高分辨率和窄边框产品的开发。
[0050]请参考图3，其示出了本实用新型实施例提供的一种阵列基板O的结构示意图，该阵列基板O包括:如图1或图2所示的薄膜晶体管。
[0051]进一步地，形成有薄膜晶体管的衬底基板001上形成有钝化层01，钝化层01上形成有过孔(图3中未标出)；形成有钝化层01的衬底基板001上形成有像素电极02，像素电极02通过过孔与薄膜晶体管的漏极0052接触。
[0052]可选地，阵列基板O还可以包括:栅线(图3中未示出)、数据线(图3中未示出)和公共电极线03，栅线可以与薄膜晶体管的栅极002连接，数据线可以与薄膜晶体管的源极0051连接，公共电极线可以与公共电极连接，该公共电极可以设置在阵列基板O上，栅线、公共电极线03以及栅极002可以位于同一层，且可以通过同一次构图工艺形成，本实用新型实施例对此不作限定。
[0053]其中，钝化层01可以采用二氧化硅材料或者氮化硅材料制造而成，像素电极02可以采用氧化铟锡(英文:Indium tin oxide ;简称:ITO)材料或者氧化铟锌(英文:Indiumzinc oxide;简称:IZO)材料制造而成，示例地，可以采用磁控派射、热蒸发或者PECVD等方法形成钝化层01，然后通过一次构图工艺在钝化层01上形成过孔，之后采用磁控溅射、热蒸发或者PECVD等方法在形成有钝化层01的衬底基板001上沉积一层具有一定厚度的ITO材料，得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到像素电极02，本实用新型实施例在此不再赘述。
[0054]综上所述，本实用新型实施例提供的阵列基板，由于薄膜晶体管的源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触，在薄膜晶体管开启时，源极上的电流能够通过多晶硅图案到达漏极，而多晶硅图案的电子迀移率较高，因此，可以增大薄膜晶体管的开态电流，提高充电率，解决了相关技术中薄膜晶体管的开态电流较小，充电率较低的问题，达到了增大薄膜晶体管的开态电流，提高充电率的效果。
[0055]本实用新型实施例还提供了一种显示装置，该显示装置包括图3所示的阵列基板，该显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0056]综上所述，本实用新型实施例提供的显示装置包括阵列基板，由于阵列基板的薄膜晶体管的源极分别与多晶硅图案和非晶硅图案接触，漏极分别与多晶硅图案和非晶硅图案接触，在薄膜晶体管开启时，源极上的电流能够通过多晶硅图案到达漏极，而多晶硅图案的电子迀移率较高，因此，可以增大薄膜晶体管的开态电流，提高充电率，解决了相关技术中薄膜晶体管的开态电流较小，充电率较低的问题，达到了增大薄膜晶体管的开态电流，提高充电率的效果。
[0057]以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括:衬底基板， 所述衬底基板上形成有栅极； 形成有所述栅极的衬底基板上形成有栅绝缘层； 形成有所述栅绝缘层的衬底基板上形成有有源层和源漏极金属图案，所述有源层包括多晶娃图案和位于所述多晶娃图案上的非晶娃图案； 其中，所述源漏极金属图案包括源极和漏极，所述源极分别与所述多晶硅图案和所述非晶硅图案接触，所述漏极分别与所述多晶硅图案和所述非晶硅图案接触。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层还包括:位于所述非晶硅图案和所述多晶硅图案上的欧姆接触图案， 所述欧姆接触图案包括:源极接触图案和漏极接触图案，所述源极接触图案与所述漏极接触图案不接触，且所述源极接触图案分别与所述源极、所述多晶硅图案和所述非晶硅图案接触，所述漏极接触图案分别与所述漏极、所述多晶硅图案和所述非晶硅图案接触。3.根据权利要求2所述的薄膜晶体管，其特征在于， 所述欧姆接触图案分别与所述非晶硅图案和所述多晶硅图案部分接触； 所述非晶硅图案在所述衬底基板上的正投影位于所述多晶硅图案在所述衬底基板上的正投影区域内； 所述欧姆接触图案在所述衬底基板上的正投影与所述源漏极金属图案在所述衬底基板上的正投影重合； 所述多晶硅图案在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合。4.根据权利要求3所述的薄膜晶体管，其特征在于， 所述非晶硅图案在所述衬底基板上的正投影的中心与所述多晶硅图案在所述衬底基板上的正投影的中心重合。5.根据权利要求2至4任一所述的薄膜晶体管，其特征在于， 所述欧姆接触图案的形成材料包括:n+非晶硅。6.—种阵列基板，其特征在于，所述阵列基板包括:权利要求1至5任一所述的薄膜晶体管。7.根据权利要求6所述的阵列基板，其特征在于， 形成有所述薄膜晶体管的衬底基板上形成有钝化层，所述钝化层上形成有过孔； 形成有所述钝化层的衬底基板上形成有像素电极，所述像素电极通过所述过孔与所述薄膜晶体管的漏极接触。8.一种显示装置，其特征在于，所述显示装置包括权利要求6或7所述的阵列基板。
【文档编号】H01L29/417GK205609532SQ201620450032
【公开日】2016年9月28日
【申请日】2016年5月17日
【发明人】白金超, 郭会斌, 丁向前, 王静
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司