无源可调谐集成电路的制作方法
【专利摘要】本实用新型提供一种无源可调谐集成电路(PTIC)。所述无源可调谐集成电路(PTIC)包括：半导体管芯，所述管芯具有多个钛酸锶钡可调谐电容器，所述多个钛酸锶钡可调谐电容器共同界定所述管芯的电容性区域；至少一个电触点，所述至少一个电触点与所述多个钛酸锶钡可调谐电容器电耦接；以及重新分布层，所述重新分布层将所述至少一个电触点与至少一个导电接触垫电耦接。根据本公开的实施例，可以提供改进的无源可调谐集成电路。
【专利说明】
无源可调谐集成电路
技术领域
[0001]本文件的各方面整体涉及具有可变电容器的集成电路(1C)。更具体的实施涉及钛酸锶钡(BaSrT i03)(BST)可变电容器。
【背景技术】
[0002]可变电容器允许通过电子或机械手段改变电容。可变电容器可用于阻抗匹配，设置电路中的谐振频率，等等。一些可变电容器包括金属-绝缘体-金属(MM)架构。一些现有M頂电容器包括钛酸锶钡(BST)层。利用BST层的可变电容器通过施加电压来改变电容。
【实用新型内容】
[0003]根据本公开的一个方面，提供了一种无源可调谐集成电路，包括:半导体管芯，所述管芯具有多个钛酸锶钡可调谐电容器，所述多个钛酸锶钡可调谐电容器共同界定所述管芯的电容性区域;至少一个电触点，所述至少一个电触点与所述多个钛酸锶钡可调谐电容器电耦接；以及重新分布层，所述重新分布层将所述至少一个电触点与至少一个导电接触垫电耦接。
[0004]在一个实施例中，所述至少一个接触垫按以下一种方式定位:至少部分地位于所述电容性区域上方;基本上位于所述电容性区域上方；以及完全地位于所述电容性区域上方。
[0005]在一个实施例中，所述无源可调谐集成电路还包括与所述至少一个接触垫电耦接并且基本上位于所述电容性区域上方的凸块。
[0006]在一个实施例中，所述管芯不是使用引线框来封装的。
[0007]在一个实施例中，所述无源可调谐集成电路不包括不按以下一种方式定位的有源凸块:至少部分地位于所述电容性区域上方;基本上位于所述电容性区域上方；以及完全地位于所述电容性区域上方。
[0008]根据本公开的另一方面，提供了一种无源可调谐集成电路，包括:半导体管芯，所述管芯具有多个钛酸锶钡可调谐电容器，所述多个钛酸锶钡可调谐电容器共同界定所述管芯的电容性区域；以及至少一个凸块，所述至少一个凸块与所述多个钛酸锶钡可调谐电容器电耦接并且基本上位于所述电容性区域上方。
[0009]在一个实施例中，所述至少一个凸块通过重新分布层与所述多个钛酸锶钡可调谐电容器电耦接。
[0010]在一个实施例中，所述无源可调谐集成电路不包括不按以下方式之一定位的有源凸块:至少部分地位于所述电容性区域上方；以及至少基本上位于所述电容性区域上方。
[0011]在一个实施例中，所述管芯不是使用引线框来封装。
[0012]根据本公开的再一方面，提供了一种无源可调谐集成电路，包括:半导体管芯，所述管芯具有钛酸锶钡可调谐电容器;上覆层，所述上覆层耦接在所述钛酸锶钡可调谐电容器上方；以及重新分布层，所述重新分布层将所述钛酸锶钡可调谐电容器的至少一个电触点与至少一个导电接触垫电耦接;其中所述上覆层包括多个贯通的孔，所述多个孔布置成网状图案，每个孔从所述上覆层的顶表面穿过所述上覆层而延伸到所述上覆层的底表面；并且其中所述多个孔适于通过所述网状图案来减小所述上覆层的应力。
[0013]无源可调谐集成电路(PTIC)的实施可包括:具有多个钛酸锶钡(BST)可调谐电容器的半导体管芯(管芯)，该多个BST可调谐电容器共同界定管芯的电容性区域;至少一个与该多个BST可调谐电容器电耦接的电触点；以及将该至少一个电触点与至少一个导电接触垫(接触垫)电耦接的重新分布层。
[0014]PTIC的实施可包括下列各项中的一项、全部或任一项:
[0015]该至少一个接触垫可至少部分地位于电容性区域上方。
[0016]该至少一个接触垫可基本上位于电容性区域上方。
[0017]该至少一个接触垫可完全地位于电容性区域上方。
[0018]—个凸块可与该至少一个接触垫电耦接并且可基本上位于电容性区域上方。
[0019]电绝缘层可耦接在PTIC的每个接触垫与该多个BST可调谐电容器之间。
[0020]管芯可不使用引线框来封装。
[0021 ] PTIC可包括至少部分地位于电容性区域上方的有源凸块。
[0022]PTIC可包括基本上位于电容性区域上方的有源凸块。
[0023]PTIC可包括完全地位于电容性区域上方的有源凸块。
[0024]PTIC的实施可包括:具有多个钛酸锶钡(BST)可调谐电容器的半导体管芯(管芯)，该多个BST可调谐电容器共同界定管芯的电容性区域；以及至少一个与该多个BST可调谐电容器电耦接并且基本上位于电容性区域上方的凸块。
[0025]PTIC的实施可包括下列各项中的一项、全部或任一项:
[0026]该至少一个凸块可通过重新分布层(RDL)与该多个BTS可调谐电容器电耦接。
[0027]该至少一个凸块可通过电绝缘层与该多个BTS可调谐电容器物理耦接。
[0028]PTIC可包括至少部分地位于电容性区域上方的有源凸块。
[0029]PTIC可包括至少基本上位于电容性区域上方的有源凸块。
[0030]管芯可不使用引线框来封装。
[0031 ] PTIC的实施可包括:具有钛酸锶钡(BST)可调谐电容器的半导体管芯(管芯)其;耦接在BST可调谐电容器上方的上覆层；以及将BST可调谐电容器的至少一个电触点与至少一个导电接触垫(接触垫)电耦接的重新分布层。上覆层可包括穿过其的多个孔，该多个孔可布置成网状图案，并且每个孔可从上覆层的顶表面穿过该上覆层而延伸到上覆层的底表面。该多个孔可被适配以通过网状图案来减小上覆层的应力。
[0032]PTIC的实施可包括下列各项中的一项、全部或任一项:
[0033]BST可调谐电容器可界定管芯的电容性区域，该至少一个接触垫可与凸块电耦接，并且该凸块可至少部分地位于电容性区域上方。
[0034]PTIC的每个有源凸块可基本上位于电容性区域上方。
[0035]PTIC的每个有源凸块可完全地位于电容性区域上方。
[0036]根据本公开的实施例，可以提供改进的无源可调谐集成电路。
[0037]对于本领域的普通技术人员而言，通过【具体实施方式】和附图以及通过权利要求，上述以及其他方面、特征和优点将显而易见。
【附图说明】
[0038]下文将结合附图描述各实施方式，其中类似的标号表示类似的元件，并且:
[0039]图1是无源可调谐集成电路(PTIC)的实施的顶部穿透视图；
[0040]图2是图1的PTIC的顶部部分穿透部分剖面视图；
[0041]图3是PTIC的另一个实施的顶部穿透视图；
[0042]图4是由附图标号4表不的图3的PTIC的一部分的近距离视图；
[0043]图5是图3的PTIC的顶视图；
[0044]图6是PTIC的另一个实施的顶视图；以及
[0045]图7是图6的PTIC的一部分的侧面剖视图。
【具体实施方式】
[0046]本公开、其各方面以及实施不限于本文所公开的具体部件、组装工序或方法元素。显然，本领域已知的符合预期无源可调谐集成电路(PTIC)及相关方法的许多额外部件、组装工序和/或方法元素将与本公开的特定实施一起使用。因此，例如，尽管本实用新型公开了特定实施，但此类实施和实施部件可包括符合预期操作和方法的针对此类PTIC的本领域已知的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等和相关方法，以及实施部件和方法。
[0047]现在参见图1，在实施中，无源可调谐集成电路(PTIC)2包括半导体管芯8，该半导体管芯8包括多个可变电容器10。在实施中，可变电容器10包括以下一者或多者:数字可调谐电容器(DTC) 12、金属-绝缘体-金属(MIM)电容器14、钛酸锶钡(BST)可调谐电容器16等等。在各种实施中，金属还包括一般导电材料。在附图所示的实施中，可变电容器是具有钛酸锶钡(BST)电介质的BST可调谐电容器16(该BST可调谐电容器16也是MM电容器14和DTC12)』31'可调谐电容器16可包括各种钛酸锶钡化合物，诸如(作为非限制性示例):0&，501103、1^131'1103、1^1().531'().51'；[03、1^1().2531'().751'；[03等等，并且可形成在蓝宝石或其他结晶和/或陶瓷基板材料上。
[0048]在实施中，通过改变跨BST可调谐电容器施加的电压来改变PTIC2的电容。作为非限制性示例，除了其他用途外，PTIC 2的可变电容还可用于阻抗匹配。例如，具有BST可调谐电容器的PTIC可用于形成用于无线充电匹配电路的射频(RF)电路中所使用的匹配系统的一部分，并且可实现以下特性:连续可变电容、稳定反馈补助、良好的线性性能、良好的Q性會K..。
[0049]半导体管芯的多个BST可调谐电容器共同界定管芯的电容性区域(有源区域)18。在图2和图5中标出PTIC 2的管芯的电容性区域的外周边20。在PTIC 2中包括多个电触点22，其与多个BST可调谐电容器电耦接。在所示的实施中，电触点22位于电容性区域的外周边的外面，或换句话讲，电触点22不是位于电容性区域“上方”。作为非限制性示例，电触点可包括与可变电容器电连接/连通的金属或其他导电材料。
[0050]参见图2，PTIC 2包括至少一个重新分布层(RDL)24。在所示的实施中，重新分布层包括至少一个导电层44和至少一个电绝缘层(介电层)32。第一电绝缘层首先沉积在电容性区域上方，并且在实施中，沉积在管芯的整个顶表面上方(在图1至2中，该顶表面是管芯的背对页面的表面)。在实施中，电绝缘层由聚酸亚胺36形成，但在其他实施中，电绝缘层可包括某种其他电绝缘材料，诸如聚合物或陶瓷材料等等。
[0051]多个触点开口38形成在第一电绝缘层32中，各自与前述电触点22之一相对应。在附图中，触点开口在其侧边处由电绝缘层限定(围绕)，但在其他实施中，可在管芯的边缘处形成一个或多个触点开口，使得电绝缘层仅围绕触点的一部分形成边界(其他部分在管芯的边缘处保持无界)。
[0052]作为非限制性示例，触点开口可通过使用光刻和蚀刻工艺等等来形成。在实施中，电绝缘层本身由感光/光敏聚合材料形成，因此有利于通过曝光和显影工艺移除其若干部分。在其他实施中，电绝缘层可不由感光/光敏材料形成，但可将光致抗蚀剂材料涂覆在其上，进行曝光，并且接着在某些位置处移除以暴露电绝缘材料的若干部分。可接着对暴露的电绝缘材料进行蚀刻以形成所需的触点开口，并且接着移除光致抗蚀剂的剩余部分。
[0053]一旦第一电绝缘层已经沉积并且触点开口已经形成，便可在其上沉积导电层44。可以某种方式形成导电层44，使得其完全地覆盖电绝缘层，并且接着可移除若干部分(诸如通过蚀刻和/或其他材料移除技术)以形成金属迹线46和导电接触垫(接触垫)48，如图1至2所示。在其他实施中，电镀工序可用于仅在电绝缘层的若干部分上选择性地沉积导电材料以形成金属迹线和导电接触垫，而不需要涂覆整个绝缘层并且接着移除导电层的若干部分。
[0054]在一些实施中，可直接在导电接触垫48顶上放置焊料或铜凸块(凸块)56。图1至5所示的插图示出这种情况的实施。在此类实施中，可存在仅单个电绝缘层和仅单个导电层，形成重新分布层(在电容性区域顶上)。在其他实施中，重新分布层可包括不止一个导电层。如可从附图中看到，接触垫48和焊料凸块56位于电容性区域上方。用户可容易地构想出如下实施，其中重新分布层使得焊料凸块和/或接触垫仅部分地位于电容性区域18上方(SP，仅部分地位于由电容性区域界定的外周边20内)。重新分布层可被设计为使得接触垫和/或焊料凸块基本上在电容性区域上方(或基本上在外周边内)。重新分布层还可被设计为使得接触垫和/或焊料凸块完全地在电容性区域上方(或完全地在外周边内)。在示出的实施中，底部两个焊料凸块和接触垫完全地在电容性区域上方并且完全地在外周边内，而顶部两个焊料凸块和接触垫基本上在电容性区域上方并且基本上在外周边内。在附图所示的所有情况下，所有接触垫和焊料凸块完全地在管芯上方并且完全地在管芯的外边缘内。电绝缘层被耦接在PT IC的每个接触垫和/或焊料凸块与多个BST可调谐电容器之间。
[0055]—些常规PTIC以管芯上凸块方法制成，但焊料凸块被放置在管芯的不在电容性区域上方的位置上。一些常规PTIC使用四方扁平无引线(QFN)封装，其中带凸块的管芯被翻转到QFN引线框上，但同样，焊料凸块不位于电容性区域上方。因此，在常规PTIC实施中，一些晶片/管芯区域用于电容性区域，并且一些用于焊料凸块/互连件，但没有重叠，这导致需要更多的晶片/管芯区域。一些常规PTIC使用平面管芯上的无电镀镍/浸金(ENIG)凸块，但使用这些，正如上文所述的那些常规管芯，存在管芯尺寸限制，因为凸块不是放置在电容性区域上方并且必须因此留出一些管芯区域用于互连件/凸块而非用于电容性区域。
[0056]尽管普通技术人员可做出使用本文所公开的原理的许多变型，但以使得焊料凸块和接触垫部分地、基本上或完全地在电容性区域18上方(并且分别部分地、基本上或完全地在外周边20内)的方式形成重新分布层可实现以下一者、全部或任何组合:较小管芯尺寸、较小封装尺寸、更有效布局、较小凸块间距、无引线框、无焊线、无需使用四方扁平无引线封装结构;在PTIC级金属上方没有铜柱凸块(焊料或铜凸块可改为放置在电容性区域上方)；在PTIC级金属上方没有凸块(凸块可改为放置在电容性区域上方)、较小晶片空间(因为大部分或全部晶片空间通常用于电容性/有源区域而非用于互连)，以及较低的每管芯全部总生产成本。在实施中，与用于常规PTIC的管芯尺寸相比，可增大且/或减小管芯尺寸，因为除了需要由一个或多个凸块和在该一个或多个凸块之下的底层金属占据的电容性区域之外，没有其他重要区域(换句话讲，在本文所公开的PTIC上有很少或几乎没有需要单独分配给凸块和/或接触垫/互连件并且不由电容性区域“共享”的空间)。将凸块/电接触垫/其他电连接放置在电容性区域正上方的能力还可实现电容性区域的其他形状/配置，诸如正方形(或较正方形)、较宽或较薄、较高或较短等等。
[0057]在具有仅一个电绝缘层和仅一个导电层的实施中，具有仅一个重新分布层。在其他实施中，可存在多个电绝缘层和/或多个导电层，形成单个重新分布层且/或形成不止一个重新分布层。
[0058]图6至7示出PTIC6的实施。图6以穿透格式示出，并且在图6中为了易于查看剩余元件起见省略了图7所示的第三钝化层52WTIC 6包括沉积在管芯8顶上的第一电绝缘层32(第一钝化层49)和位于第一钝化层顶上并且与管芯的可变电容器中的一者或多者电连通的接触垫48。接着在接触垫和第一电绝缘层上方沉积第二电绝缘层32(第二钝化层50)，并且在其中制作开口 58，使得通过开口 58暴露接触垫的一部分而非全部。接着以某种方式沉积凸块下金属化(UBM) 54，使得其物理接触接触垫的暴露区域并且与接触垫电连通。可接着在第二钝化层和UBM上方沉积第三电绝缘层32 (第三钝化层52)，并且接着可移除第三钝化层的一部分以暴露UBM 54的一部分而非全部，从而形成开口 60。在各种实施中，可省略第三钝化层52。向UBM 54上沉积焊料凸块56，并且在一些情况下，该焊料凸块56接触第三钝化层52，如所见。还可在各种实施中沉积铜凸块。可通过蚀刻和其他图案化技术移除每个钝化层的若干部分，以便制作开口。任何上覆层26可由聚酸亚胺36形成，但一个或多个或全部上覆层还可由另一种聚合物或非聚合物(诸如陶瓷)或某种其他钝化材料(诸如SiN)形成。
[0059]因此，在各种实施中，多个钝化层和/或电绝缘层、导电层、凸块下金属化等等全部可形成一个或多个重新分布层的一部分，而在其他情况下，可仅存在单个电绝缘层和单个导电层，形成重新分布层。当第一导电层形成时，其通过触点开口 38接触电触点22。在使用多个导电层的情况下，可存在形成于每个电绝缘层(钝化层)中的触点开口(通孔)以使多个导电材料层通过电绝缘层彼此电连通。如附图中可见，每个导电层可具有至少在导电层层级上彼此电隔离的各种离散部分。例如，图3和图5各自示出三个单独金属迹线46—一一个在附图的顶部且位于两个焊料凸块之下，并且两个在附图的底部且各自位于单个焊料凸块之下。每个离散部分可因此与BST可调谐电容器16、PTIC等等的不同部分或元件电耦接。
[0060]附图中所示的每个凸块是“有源”凸块，该凸块在本文中被定义为与一个或多个可变电容器或与PTIC的某个其他电气元件电耦接的凸块。附图中所示的每个PTIC具有四个凸块，但在PTIC上可使用任何其他数量的凸块，这有时部分地取决于管芯尺寸、可变电容器数量等等。因此在实施中可存在多于四个或少于四个有源凸块，或者多于或少于四个总凸块。可存在PTIC的如下实施，其中并非所有凸块都是有源凸块，而是其中一个或多个被放置为不用于电连接而是用于实现结构对称性和物理稳定性(即，使得不存在“缺失”凸块的凸块位置)。在此类情况下，任何非有源凸块可被称为“虚拟”凸块并且可完全地与管芯的电气部件(诸如可变电容器、BST可调谐电容器等等)电隔离。这些虚拟凸块可允许PTIC具有结构完整性，在母板或印刷电路板(PCB)上保持水平，具有的物理应力小于较少凸块的情况下存在的物理应力，等等。
[0061]在具体实施(如附图所示的那些实施)中，PTIC包括至少基本上位于电容性区域上方的有源凸块。在其他实施中，PTIC可包括至少部分地位于电容性区域上方的有源凸块。在其他实施中，PTIC可包括完全地位于电容性区域上方的有源凸块。如本文中所描述并且如附图所示，在PTIC的实施中，至少一个凸块通过重新分布层(RDL)与多个BST可调谐电容器电耦接。如本文中还示出并描述，至少一个凸块通过电绝缘层与多个BST可调谐电容器物理耦接。
[0062]常规PTIC已经包括外覆层或上覆层，该外覆层或上覆层被用作保护层以保护管芯、可变电容器等等以防损坏。在实施中，基于BST的PTIC已经在BST电容器结构上方包括一个或多个上覆层作为钝化。常规PTIC中的这些上覆层已经用于保护性目的，但还已经在管芯中造成不期望的应力。在各种实施中，这些上覆层与本文所论述的一个或多个电绝缘层相同。例如，在常规的基于BST电容器的PTIC装置中，使用保护性聚酸亚胺上覆层已经在一些PTIC中造成显著的应力相关问题。例如，介电层/上覆层可造成有害的曲率、调谐范围差异、改性声共振、泄漏差异和电容值差异。
[0063]在本文所公开的PTIC的实施中，重新分布层可实现常规PTIC中已经使用的保护性外覆层/上覆层的功能。常规PTIC尚未包括重新分布层。
[0064]图3至5示出PTIC4的版本，该版本的PTIC 4在上覆层26中包括孔40的网状图案42。网状图案中的每个孔40从上覆层26的顶表面28延伸穿过到底表面30。网状图案在每个孔处提供应力消除，使得PTIC不会在应力下弯曲，或不会弯曲得像原本在没有这些孔造成的应力消除的情况下那么多。接着，孔边缘处的张力消除增大了上覆层的柔韧性。附图所示的网状图案包括布置成等距行和等距列的大体等距孔的图案，其中行被设置为与列成90度并且其中行和列还分别与管芯的外边缘对齐。在其他实施中，可使用其他网状图案，诸如从管芯中心向外延伸的星形或轮辐图案、螺旋图案、其中每个行或列与其相邻行/列错开且/或不对齐的有角或倾斜图案、波状或弯曲图案、不均匀随机图案、朝向中心的较高孔密度和朝向边缘的较低密度(或相反)以在整个管芯上实现均匀应力(根据管芯的特定应力特性一一例如，如果管芯在边缘处具有比在中心处大的应力，则可朝向边缘包括较多网状孔，反之亦然)，等等。
[0065]如本文所使用的短语“网状图案”不限于“孔”网络，因为附图所示的孔均不与任何其他孔“连网”一但在实施中，网状图案可包括此类网络。如附图所示，在网状图案的实施中，每个孔通过绝缘层的材料与所有其他孔隔离/分开。如本文所使用的短语“网状图案”还不限于仅“规则”或“重复”图案，而是如上文描述，包括随机孔图案/阵列。然而，如上文描述，在一些实施中，网状图案可包括规则的重复图案，并且一般来讲，此类规则的重复图案可比不规则图案实施起来更容易且成本更低，但针对PTIC的一些实施，不规则图案可具有实现较均匀应力分布的优点，如上所述。
[0066]应力消除孔的网状图案已经在沉积于大晶片上的上覆层中使用，其中使用背面研磨，以防止薄化晶片卷曲。
[0067]附图中所示的孔40具有背对页面的正方形横截面(并且因此具有可为立方体或非立方直角矩形立方体的立方体形状)，但在其他实施中，孔可具有:背对页面的圆形横截面和圆柱形三维形状;背对页面的圆形、椭圆形或卵形横截面和分别球形、椭圆体或卵形体三维形状;背对页面的三角形横截面和三角形棱柱三维形状;背对页面的任何规则或不规则多边形的横截面和对应的棱柱三维形状;和/或背对页面的任何其他规则或不规则封闭形状横截面和规则或不规则三维形状。
[0068]如图7示出，铺设在管芯上方的任何层可为上覆层26。在图7中，铺设在管芯8上方的第一电绝缘层32(第一钝化层49)是上覆层26，第二电绝缘层32(第二钝化层50)是上覆层26，并且第三电绝缘层32(第三钝化层52)也是上覆层26。这些层中的任何层和/或所有层可在其中具有网状图案以减小可由层对管芯造成的应力。
[0069]在存在多个钝化和/或电绝缘层的情况下，网状图案可包括对齐并且穿过所有钝化和/或电绝缘层的孔。例如，这些孔可全部在铺设所有上覆层之后通过化学或等离子体蚀刻或其他材料移除技术来形成，并且这些孔可被一直蚀刻穿过每个层(从最顶层的顶表面28到最底层的底表面30)—直到管芯。在其他实施中，各个层的孔可不需要对齐以提供恰当的应力消除，并且因此，每个层可具有其自身的网状图案，其不与任何其他层的网状图案对齐。在此类实施中，可在各个层中在沉积该层之后但在其上沉积另一个层之前形成网状图案一依次类推，在每个电绝缘层中在沉积该层之后并且在沉积下一个层之前形成网状图案。由于各个层中的网状图案可变化，所以任何特定层中的网状图案可根据那个层的特定应力分布来定制，并且可借助于应力建模软件来设计，设计中会考虑层、管芯等等之间的相互作用。
[0070]在包括一个或多个重新分布层(RDL)的PTIC实施中，钝化层和/或上覆层可包括通常用于(或以其他方式适用于)RDL和凸块构造的材料。
[0071]在各种PTIC实施中，电绝缘层耦接在PTIC的每个接触垫与多个BST可调谐电容器之间。
[0072]在各种实施中，至少一个凸块通过电绝缘层与多个BST可调谐电容器物理耦接。
[0073]BST可调谐电容器界定管芯的电容性区域，其中至少一个接触垫与凸块电耦接，并且其中凸块至少部分地位于电容性区域上方。
[0074]在各种PTIC实施中，PTIC的每个有源凸块基本上位于电容性区域上方。
[0075]在各种实施中，PTIC的每个有源凸块完全地位于电容性区域上方。
[0076]在以上描述提到PTIC的特定实施和相关方法以及实施部件、子部件、方法和子方法的地方，应当易于显而易见的是，可在不脱离其精神的情况下做出多种修改，并且这些实施、实施部件、子部件、方法和子方法可应用于其他PTIC和相关方法。
【主权项】
1.一种无源可调谐集成电路，其特征在于，包括: 半导体管芯，所述管芯具有多个钛酸锶钡可调谐电容器，所述多个钛酸锶钡可调谐电容器共同界定所述管芯的电容性区域； 至少一个电触点，所述至少一个电触点与所述多个钛酸锶钡可调谐电容器电耦接；以及 重新分布层，所述重新分布层将所述至少一个电触点与至少一个导电接触垫电耦接。2.根据权利要求1所述的无源可调谐集成电路，其特征在于，其中所述至少一个接触垫按以下一种方式定位:至少部分地位于所述电容性区域上方;基本上位于所述电容性区域上方；以及完全地位于所述电容性区域上方。3.根据权利要求1所述的无源可调谐集成电路，其特征在于，还包括与所述至少一个接触垫电耦接并且基本上位于所述电容性区域上方的凸块。4.根据权利要求1所述的无源可调谐集成电路，其特征在于，其中所述管芯不是使用引线框来封装的。5.根据权利要求1所述的无源可调谐集成电路，其特征在于，其中所述无源可调谐集成电路不包括不按以下方式之一定位的有源凸块:至少部分地位于所述电容性区域上方;基本上位于所述电容性区域上方；以及完全地位于所述电容性区域上方。6.一种无源可调谐集成电路，其特征在于，包括: 半导体管芯，所述管芯具有多个钛酸锶钡可调谐电容器，所述多个钛酸锶钡可调谐电容器共同界定所述管芯的电容性区域;以及 至少一个凸块，所述至少一个凸块与所述多个钛酸锶钡可调谐电容器电耦接并且基本上位于所述电容性区域上方。7.根据权利要求6所述的无源可调谐集成电路，其特征在于，其中所述至少一个凸块通过重新分布层与所述多个钛酸锶钡可调谐电容器电耦接。8.根据权利要求6所述的无源可调谐集成电路，其特征在于，其中所述无源可调谐集成电路不包括不按以下方式之一定位的有源凸块:至少部分地位于所述电容性区域上方；以及至少基本上位于所述电容性区域上方。9.根据权利要求6所述的无源可调谐集成电路，其特征在于，其中所述管芯不是使用引线框来封装。10.一种无源可调谐集成电路，其特征在于，包括: 半导体管芯，所述管芯具有钛酸锶钡可调谐电容器； 上覆层，所述上覆层耦接在所述钛酸锶钡可调谐电容器上方；以及 重新分布层，所述重新分布层将所述钛酸锶钡可调谐电容器的至少一个电触点与至少一个导电接触垫电耦接； 其中所述上覆层包括多个贯通的孔，所述多个孔布置成网状图案，每个孔从所述上覆层的顶表面穿过所述上覆层而延伸到所述上覆层的底表面;并且 其中所述多个孔适于通过所述网状图案来减小所述上覆层的应力。
【文档编号】H01L27/02GK205680682SQ201620584114
【公开日】2016年11月9日
【申请日】2016年6月16日 公开号201620584114.X, CN 201620584114, CN 205680682 U, CN 205680682U, CN-U-205680682, CN201620584114, CN201620584114.X, CN205680682 U, CN205680682U
【发明人】G·维埃莱
【申请人】半导体元件工业有限责任公司