静电防护电路的制作方法

文档序号:7485590阅读:563来源:国知局
专利名称:静电防护电路的制作方法
技术领域
本发明有关于一种静电防护电路,特别有关于一种适用于在输入端具有高电容值的内部电路,可避免在静电袭击时,在输入焊垫(pad)因高电容值等效电容短路,而直接形成放电路径或高电容值电容储存大量电荷而延迟静电放电效应而损害内部电路。
背景技术
图1显示一常规的静电防护电路。其中包括一主要被保护的内部电路11、一输出电路14、一输入焊垫(pad)12、一输出焊垫13、四个静电防护电路15a、15b、16、17及一电阻R。所有的有源元件(内部电路11及静电防护电路17中的反相器172)均由两个提供VDD及VSS电压的电压源驱动。
其中,由于内部电路11在输入端因电路所需或稳压要求而造成一等效电容,因此在图1中以虚线表示一电容18。电容18是连接于输入焊垫12与电压源VSS之间。
此外,输出电路14是由两个互补型的晶体管141及142组成;静电防护电路15a及15b分别由两个顺向串连的二极管151a、152a及151b、152b组成;静电防护电路16是由两个互补型的晶体管161及162组成,两个晶体管161、162的栅极连接至其源极,而形成按二极管连接的晶体管(diodeconnected transistor)。静电防护电路17则由晶体管171、反相器172、电阻173及电容174组成。
在静电防护电路17中,晶体管171的源极与VDD连接,漏极则与VSS连接。反相器172的输出端连接于晶体管171的栅极。电阻173,连接于VDD与反相器172输入端之间。电容174则连接于反相器172b的输入端与VSS之间。
静电防护电路15a与16建立了输入焊垫12至VSS及VDD的放电路径;静电防护电路15b建立输出焊垫13至VDD及VSS的静电放电路径;而静电防护电路17则用于建立自电压源端VDD至VSS的放电路径。因此,不论静电由输入、输出焊垫或电压源端产生时,均能由适当的路径流出,而不会损害内部电路11。
在上述的常规电路中,可能的静电放电路径应有自输入焊垫12经由二极管151a或晶体管161、晶体管171、再到达电压源VSS。然而,内部电路11在输入焊垫12与电压源VSS之间因电路需要加上一等效电容18,当静电袭击时,由于其可视为一高频的脉冲信号,电容18在高频脉冲信号下会形成一通路,使得静电电流直接经由电容18进行放电,亦即静电会大部分流经电容18到达电压源VSS。如此,静电防护电路15a、16、17便无法发生防护的功效而造成电容18的损害,并且电容18会在静电放电期间累积电荷而造成放电时间变长,亦造成内部电路11的损害。
为了解决上述问题,本发明提供一种适用于在输入端具有高等效电容值的内部电路的静电防护电路,可避免静电直接经由等效电容而进入内部电路进行放电,防止内部电路受损。

发明内容
本发明的目的在于提供一种静电防护电路,用于保护一内部电路,该内部电路由第一及第二电压源驱动,自一输入焊垫接收一输入信号且该内部电路在该输入焊垫与该第二电压源之间造成一等效电容,该静电防护电路包括一静电防护元件及一电感元件。静电防护元件连接于该输入焊垫与该第一电压源之间,当静电袭击时,该静电防护元件在该输入焊垫与该第一电压源之间形成一通路。电感元件连接于该输入焊接与该内部电路之间。其中,该电感元件在静电袭击时形成一断路,避免产生一自该输入焊垫经过该等效电容的放电路径。
藉此,本发明在输入焊垫与内部电路之间增加一电感元件,由于电感在高频脉冲信号下可形成断路,而阻挡静电经由内部电路的等效电容放电,避免产生在常规电路中的不当放电路径。
以下,结合


本发明的一种静电防护电路的实施例。

图1表示一常规的静电防护电路;图2表示本发明一实施例中的静电防护电路;图3A及3B表示本发明一实施例中的电感元件。符号说明11~内部电路;12~输入焊垫;13~输出焊垫;14~输出电路;15a、15b、16、17~静电防护电路;151a、151b、152a、152b~二极管;141、412、161、162、171~晶体管;172~反相器;173~电阻;174~电容;18~等效电容;31、32、19~电感。
具体实施例方式
图2显示本发明一实施例中的静电防护电路。图2与图1相同的元件是使用相同的符号,且不再对其进行详细描述。
图2中包括一主要被保护的内部电路11、一输出电路14、一输入焊垫(pad)12、一输出焊垫13、四个静电防护电路15a、15b、16、17及一电阻R。所有的有源元件(内部电路11及静电防护电路17中的反相器172)均由两个提供VDD及VSS电压的电压源驱动。
其中,由于内部电路11在输入端可造成一等效电容,因此在图1中以虚线表示一电容18。电容18连接于输入焊垫12与电压源VSS之间。
静电防护电路15a与16建立了输入焊垫12至VSS及VDD的放电路径;静电防护电路15b建立输出焊垫13至VDD及VSS的静电放电路径;而静电防护电路17则用于建立自电压源端VDD至VSS的放电路径。因此,不论静电由输入、输出焊垫或电压源端产生时,均能由适当的路径流出,而不会损害内部电路11。
比较图1与图2可知,本实施例是在图1的常规电路中加入一电感元件19,电感元件19的形态可如图3A及图3B所示的电感31及32,是由回旋的线圈所组成而在输入焊垫与内部之间造成一电感值。电感元件19的电感值可控制在电路正常操作时,对正常的输入信号形成一通路,使输入信号可以输入至内部电路11;而在高频的静电脉冲信号出现时,则形成一断路,阻挡静电电流经由等效电容18进入内部电路11而以正常的放电路径(输入焊垫→二极管151a或晶体管161→晶体管171→VSS)进行放电,使得常规电路中因等效电容18造成的不当放电路径被去除。举例来说,电感元件19的电感值在输入信号频率为4兆赫时,其值可选择为10纳亨。
综合上述,本发明是在输入焊垫与内部电路之间增加一电感元件,此电感元件具有一适当的电感值使得其在高频脉冲信号下可在输入焊垫与内部电路间形成断路,而阻挡静电经由输入端的等效电容进入内部电路,使静电经由其他的静电防护电路进行放电,避免产生在常规电路中的不当放电路径。
虽然本发明已以一较佳实施例公开如上,然其并非用于限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围的情况下,可作更动与变化,因此本发明的保护范围当视后附的权利要求所限定者为准。
权利要求
1.一种静电防护电路,用于保护一内部电路,该内部电路由第一及第二电压源驱动,自一输入焊垫接收一输入信号且该内部电路在该输入焊垫与该第二电压源之间造成一等效电容,该静电防护电路包括一静电防护元件,连接于该输入焊垫与该第一电压源之间,当静电袭击时,该静电防护元件在该输入焊垫与该第一电压源之间形成一通路;以及一电感元件,连接于该输入焊垫与该内部电路之间;其中,该电感元件在静电袭击时形成断路,避免产生自该输入焊垫经过该等效电容的放电路径。
2.如权利要求1所述的静电防护电路,其中当静电袭击时,形成一自该输入焊垫经过该静电防护元件的放电路径。
3.如权利要求1所述的静电防护电路,其中该第一及第二电压源分别提供VDD及VSS电压。
4.如权利要求1所述的静电防护电路,其中该静电防护元件是晶体管,该晶体管的源极连接至栅极。
5.如权利要求1所述的静电防护电路,其中该静电防护元件是二极管。
全文摘要
本发明提供一种静电防护电路,用于保护一内部电路,内部电路由第一及第二电压源驱动,自一输入焊垫接收一输入信号且内部电路在输入焊垫与第一电压源或第二电压源之间有一等效大电容。此静电防护电路包括一静电防护元件及一电感元件。其中,静电防护元件连接于输入焊垫与第一电压源及第二电压源之间,当静电袭击时,静电防护元件在输入焊垫与第一电压源或第二电压源之间形成一通路。电感元件则连接于输入焊垫与内部电路之间。电感元件在静电袭击时形成一断路,避免产生一自输入焊垫经过等效电容的放电路径,或使等效电容累积电荷而延迟静电放电效应,使得内部电路容易受损。
文档编号H02H9/00GK1428909SQ0114393
公开日2003年7月9日 申请日期2001年12月25日 优先权日2001年12月25日
发明者黄建章, 蓝正丰 申请人:原相科技股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1