专利名称：用于降低dc－dc转换器中损耗的方法和电路的制作方法
相关申请对照本申请要求2001年8月23日提交的美国申请No.60/314607标题为“Method andCircuit for Reducing Losses in DC-DC converters(用于降低DC-DC转换器中损耗的方法和电路)”的优先权，在此全文并入以供参考。
背景技术：
本发明一般涉及集成电路，尤其涉及用于实现更高效的DC-DC转换器的方法和电路。
一种类型的DC-DC转换器采用晶体管开关，控制该开关来周期性地将电荷从输入DC电压电源转移给建立输出DC电压的负载装置。虽然有不同的方法来实现这种类型的开关转换，但最普通技术是将电感器和电容器用作能量存储元件并将一个或多个MOSFET用作开关元件。
为了增加转换器的效率，尝试最小化开关元件(MOSFET)中的损耗。DC-DC转换器中有三种类型的损耗(i)传导损耗，(ii)动态损耗，和(iii)栅电容开关损耗。传导损耗正比于开关晶体管的通态电阻，在MOSFET的情况下该通态电阻将是其源极和漏极的通态电阻(RDSon)。传导损耗还正比于负载电流和驱动开关晶体管的控制信号的工作循环。动态损耗正比于控制信号的上升和下降时间以及输入DC电压和负载电流的量。栅电容开关损耗正比于栅极电荷Qg、开关频率和栅极电压。对于较大的负载电流，动态和传导损耗的量远大于栅电容开关损耗。但是，较低的负载电流时栅电容开关损耗变成主要的。
对于给定的输入DC电压、输出电压和较大的负载电流，为了降低传导损耗，需要降低RDSon。这通常是通过采用较大的或多个MOSFET来实现的。但是，较大的MOSFET具有较大的栅极电荷Qg，这减缓控制信号的上升和下降时间从而导致较大的动态损耗。相反地，为了降低动态损耗，需要降低栅极电荷Qg，这需要较小的MOSFET，而这又导致RDSon的增加从而增加了传导损耗。该权衡迫使常规设计在两种类型的损耗之间兼顾，从而导致效率方面逊于最优设计。同样，需要提供一种转换器，能控制它以便对于高和低负载电流都能使损耗最小。
发明概述根据本发明，开关转换器包括并联在两个端子之间的两个晶体管Q1和Q2。晶体管Q1被优化成降低动态损耗而晶体管Q2被优化成降低传导损耗。配置和操作Q1和Q2以使转换器的动态损耗主要由Q1支配而转换器的传导损耗主要由Q2支配。因此，消除了常规技术中存在的两种类型的损耗之间的权衡，允许独立地降低动态和传导损耗。此外，Q1和Q2的特殊结构和操作方式使得在低负载电流情况下工作时栅电容开关损耗降低。
在一个实施例中，电路包括第一开关和耦合到第一开关的控制器块。第一开关包括并联在第一和第二端子之间的第一和第二晶体管。第二晶体管的尺寸大于第一晶体管。如果通过第一开关转移的第一电流大于预定量，则控制器块就开始工作以通过(i)接通第一晶体管以使第二端子处的电压电平开始移向第一端子处的预定电压电平，和(ii)在第一端子处的电压电平达到基本等于预定电压电平的电压电平后接通第二晶体管，来接通第一开关。
在另一个实施例中，在第二晶体管接通后，通过第二晶体管转移第一电流的大部分。
在另一个实施例中，如果第一电流小于预定量，则控制器块通过接通第一晶体管并将第二晶体管保持在断开状态来接通第一开关从而第一电流仅通过第一晶体管转移。
在另一个实施例中，第一晶体管的栅电容小于第二晶体管，且第二晶体管的通态电阻小于第一晶体管。
在另一个实施例中，如果第一电流大于预定量，则控制器块就工作来通过(i)起初断开第二晶体管以使仅通过第一晶体管转移第一电流，和(ii)随后断开第一晶体管从而没有电流通过第一开关转移来断开开关。
在另一个实施例中，第一端子耦合到输入源而第二端子耦合到输出负载，电路还包括具有第三和第四晶体管并联在输出负载和参考源之间的第二开关。控制器块耦合到第二开关，从而当第一开关接通时第二开关断开，反之亦然。
在另一个实施例中，第三晶体管的尺寸小于第四晶体管，且如果第一电流大于预定量，则控制块通过(i)起初接通第三晶体管以使输出负载处的电压电平向参考源处的参考电位下降，和(ii)接着在输出负载处的电压电平达到基本等于参考电位的电压电平之后接通第四晶体管来接通第二开关。
在另一个实施例中，如果第一电流小于预定量，则控制器块仅通过接通第三晶体管和将第四晶体管保持在断开状态来接通第二开关。
在另一个实施例中，第三晶体管具有小于第四晶体管的栅电容而第四晶体管具有小于第三晶体管的通态电阻。
根据另一个实施例，转换器电路包括第一开关，该开关又包括并联在第一和第二端子之间的第一和第二晶体管。第一晶体管的尺寸小于第二晶体管。操作转换器电路的方法如下。在第一循环中断开第一开关，并在第二循环中接通。在从第一循环到第二循环的过渡期间，接通第一晶体管以使第二端子处的电压电平开始移向第一端子处的预定电压电平。如果要通过第一开关转移的第一电流大于预定量，则在第一端子处的电压电平达到基本等于预定电压电平的电压电平之后接通第二晶体管。
在另一个实施例中，在接通第一晶体管时，第一晶体管将第一电流从第一端子转移到第二端子，而在接通第二晶体管时，第二晶体管在第二循环的持续时间内将第一电流的大部分从第一端子转移到第二端子。
在另一个实施例中，在第三循环中断开第一开关，并在从第二循环到第三循环的过渡期间(i)断开第二晶体管从而仅通过第一晶体管将第一电流转移到第二端子，和(ii)在从断开第二晶体管起的预定时间延迟之后，断开第一晶体管从而没有电流通过第一开关转移。
在另一个实施例中，如果第一电流小于预定量，则在第二循环的持续时间内第二晶体管保持断开。
在另一个实施例中，第一晶体管的栅电容小于第二晶体管，而第二晶体管的通态电阻小于第一晶体管。
在另一个实施例中，转换器电路还包括第二开关。在第一循环中，断开第一开关和接通第二开关，而在第二循环中，接通第一开关和断开第二开关。
在另一个实施例中，第一端子耦合到输入源而第二端子耦合到输出负载。第二开关具有并联在输出负载和参考源之间的第三和第四晶体管。第三晶体管的尺寸小于第四晶体管。在从第一循环到第二循环的过渡期间，通过(i)接通第四晶体管；和(ii)在从断开第四晶体管起的预定时间延迟之后断开第三晶体管从而没有电流通过第二开关转移来断开第二开关。
在另一个实施例中，第三晶体管的栅电容小于第四晶体管而第四晶体管的通态电阻小于第三晶体管。
以下详细描述和附图提供了对本发明的性质和优点的较佳理解。
附图概述
图1a示出根据本发明实例性实施例的开关转换器的简化的实例；图1b示出用来描述图1a所示开关转换器的操作的时序图；图2a示出已知为同步Buck转换器的开关转换器，其中为了改善其效率而根据本发明对其进行了修改；图2b示出用来描述图2a所示的开关转换器工作的时序图；以及图3a、3b和3c示出许多不同类型的DC-DC转换器中的三种，并用来说明不同类型的转换器是如何根据本发明进行修改以改善其效率的。
具体实施例方式
根据本发明，提供了一种方法和电路，用于实现通过降低传导损耗、动态损耗和栅电容开关损耗改善开关效率的开关转换器。该开关转换器包括两个端子之间并联的两个晶体管Q1和Q2。晶体管Q1被优化成降低动态损耗而晶体管Q2被优化成降低传导损耗。配置和操作Q1和Q2以使转换器的动态损耗由Q1主要支配而转换器的传导损耗由Q2主要支配。因此，消除了常规技术中存在的两种类型的损耗之间的权衡，允许独立地降低动态和传导损耗。此外，Q1和Q2的特殊结构和操作方式使得在低负载电流情况下工作时栅电容开关损耗降低。
在一个实施例中，晶体管Q1制成相对较小并具有较小的Qg，并被控制来在开关周期期间提供负载电流。晶体管Q2制成大于Q1并被控制为在开关周期期间是断开的但在通态循环期间接通以提供大部分的负载电流。在这种情况中，通过在开关周期期间仅开关Q1的较小的栅极电荷，实现了较快的控制信号上升和下降时间并因此实现了较低的动态损耗。同时，采用相对尺寸较大的Q2，在开关是接通的持续时间内实现了较低的接通电阻并因此实现了较低的传导损耗。在较低的负荷电流情况下工作时，不需要较大晶体管Q2的高传导能力，因此总是保持断开。在这种方式中，在每个循环中仅开关Q1的小栅极电荷(而不是Q1和Q2两者的栅极电荷)。因此，在较低负载电流情况下，栅电容开关损耗降低。因此，独立地降低转换器的动态损耗、传导损耗和栅电容开关损耗而不彼此负面影响，从而显著地改善了转换器的效率。
图1a示出根据本发明实例性实施例的开关转换器100的简单实现。开关100包括耦合在输入源110和输出负载104之间的一对并联开关MOSFET Q1和Q2。Q2的尺寸大于Q1(即，具有较低的通态电阻)。在一个实施例中，Q2比Q1大几倍。控制器块102分开驱动晶体管Q1和Q2的栅极。接着使用图1b所示的时序图描述开关100的工作。
图1b中，通态循环(即开关100接通时的循环)用来描述开关100的工作。时间t1之前，开关100是断开的且节点112处的开关信号Vs处于较低的参考电位。时间t1时，控制器块102通过将Q1的栅极电压VG1升高来接通Q1。这就开始了从输入源110到输出负载104的电荷转移过程。在时间延迟之后，在时间t2时，控制器块102通过将Q2的栅极电压VG2升高来接通晶体管Q2。将电压信号VG1和VG2计时从而在输出电压Vs达到基本等于由输入源110提供的电压的电平之后将较大的晶体管Q2接通。以这种方式，到将Q2接通的时间为止，几乎由Q1完成开关动作。因此，在时间t2处接通时，Q2中小到几乎没有动态损耗产生。图1b中，时间t2处Vs的小阶跃表示由于Q2(具有较小的通态电阻)接通引起的开关100上的电压降减小。
如图1b中电流波形IQ1(通过Q1的瞬态电流)和IQ2(通过Q2的瞬态电流)所示，在时间t1和t2之间在只有Q1接通时，Q1将负载电流提供给负载104。在时间t2之后，在Q1和Q2都接通时，由于Q2与Q1相比是较大的晶体管并具有较低的通态电阻，所以由Q2提供负载电流的大部分。Q1仅提供小部分的负载电流(图1b中示作I1)。因此，转换器传导损耗主要产生于Q2内。
开关100将要断开时在工作循环的末端处，在时间t3处控制器块102首先通过降低其栅极电压VG2将Q2断开。因此，Q2停止向负载104提供负载电流。但是，此时晶体管Q1仍旧是接通的，因此晶体管Q2一断开它就开始向负载提供负载电流。如Vs波形所示，在时间t3处当负载电流从流经Q2转换为流经Q1时，Vs下降一小量，这表示Q1的通态电阻较高。时间t4处，断开Q1，因此断开了负载电流。由于Q1和Q2都处于断开状态，低侧开关(未示出)将Vs拉到较低的参考电位。因此，在工作循环的末端处，和工作循环的开始处一样，开关损耗主要产生于Q1中。
如图所示，这种技术允许优化Q1的尺寸以降低动态损耗并允许优化Q2的尺寸以降低传导损耗而彼此没有负面影响。因此，可以为MOSFET Q1选择较小的尺寸以获得较低的动态损耗而不引起传导损耗的增加，而为MOSFET Q2选择相对较大的尺寸以获得较小的传导损耗而不引起动态(或开关)损耗方面的恶化。
本发明的另一个有利方面在于它可以在很低到适度低的负载电流的情况时实现较高的效率，其中在上述情况下转换器损耗主要由栅电容开关支配。栅电容开关损耗约为Qg x栅极电压x开关频率如果在各时间仅开关Q1而保持Q2断开，则被开关的栅极电荷Qg的量降低到较小的晶体管Q1的栅极。因此，显著降低了轻负载电流情况下的转换器损耗。在便携式计算装置(例如，膝上计算机)中这是特别有利的，在上述便携式计算装置中便携式装置的主要时间(60％-70％)运行在很低负载电流的条件下。
在一个实施例中，MOSFET Q1和Q2形成于单个集成电路电源装置上，其中该集成电路电源装置具有耦合到Q1和Q2的漏极的漏极端子、耦合到Q1和Q2的源极的源极端子以及耦合到Q1和Q2的各自栅极的两个栅极端子。在可选实施例中，Q1和Q2形成作为分立的功率MOSFET部件。前述结合在一起的实施例产生较低的寄生电导、较低的PCB轨迹和较低的装置成本。
图1a示出本发明在高侧开关中的实现。对于本技术领域内熟练的技术人员来说，参考这里所揭示的内容，本发明在低侧开关中的实现或在具有一个或多个MOSFET开关的任何DC-DC转换器中的实现将变得显而易见。
图2a示出公知为同步Buck转换器的开关转换器，所述转换器中根据本发明进行了修改以改善其效率。其它类型的DC-DC转换器可以进行类似的修改以改善它们的效率。图2a中的转换器包括高侧开关200和低侧开关206，串联在输入源210和参考源212之间。高侧开关200包括一对MOSFET Q1和Q2，它们以类似于图1a中开关100内Q1和Q2的方式并联在输入源210和中间节点Vs208之间。耦合驱动器D1来驱动Q1的栅极，耦合驱动器D2来驱动Q2的栅极。低侧开关206包括并联在中间节点Vs208和参考源212之间的一对MOSFET Q3和Q4。在一个实施例中，参考源212是接地电位。耦合驱动器D3来驱动Q3的栅极，耦合驱动器D4来驱动Q4的栅极。中间节点Vs通过Buck转换器中一般使用的LC滤波器耦合到负载204。
上述相同技术用于每个高侧开关200和低侧开关206中以便使整个转换器的损耗最小。在高侧开关200中，Q1的尺寸小于Q2，在低侧开关206中，Q3的尺寸小于Q4。较小的Q1和Q3被优化来降低开关损耗，同时将较大的Q2和Q4优化来降低传导损耗。使用图2b描述图2a中转换器的操作。
再一次，通态循环用来描述图2a中转换器的工作。在工作循环开始处，在时间t1之前，Q1和Q2是断开的，同时Q3和Q4是接通的。因此，Vs基本等于参考源212处的电位。由于Q4大于Q3，Q4提供(source)远大于Q3的负载电流部分。在时间t1处，驱动器D4断开Q4，随后在时间t2处，驱动器D3断开Q3。因此，t1和t2之间，由于Q4断开，所以Q3提供(source)负载电流。在t1处Vs示为稍许增加，这表示Q3的通态电阻较高。因此在时间t2处，由于Q4预先断开，所以仅Q3工作来切断负载电流，因此开关损耗主要由较小的Q3支配。
在时间t3处，驱动器D1将Q1接通，随后在时间t4处驱动器D2接通Q2。Q1和Q2采用以上联系图1a的开关100所述的相同方式工作，因此，可以实现图1a中一样的效率。包含t2和t3之间的时间延迟来确保在从断开下侧开关206到接通上开关200的过渡期间不产生交叉电导(cross-conduc tance)(即没有电流从输入源210通过两个开关流到参考源212)。
在t4和t5之间的时间期间(工作循环的传导或非开关周期)，如上所述主要通过Q2将负载电流提供给负载204。由于Q2的较低通态电阻，显著降低了开关200的传导损耗。在通态循环的末端，就在时间t5之前，Q1和Q2是接通的而Q3和Q4是断开的。因此，此时Vs基本等于输入源210提供的电源电压。时间t5处，驱动器D2断开Q2，随后在时间t6处，驱动器D1断开Q1。如上联系图1a所述的，由于仅Q1工作来将负载电流断开，这导致较低的开关损耗。
时间t7处，驱动器D3将Q3接通，随后在时间t8处，驱动器D4将Q4接通。在这种方式中，起初，Q3用来提供负载电流以降低Vs，随后接通Q4以便在断开循环期间持续负载电流。再一次，开关损耗由较小尺寸的Q3控制，而传导损耗由较大尺寸的Q4控制。包括t6和t7之间的时间延迟以确保在从断开高侧开关200到接通低侧开关206的过渡期间不产生交叉电导(即没有电流从输入源110通过两个开关流到参考源212)。
在一个实施例中，MOSFET Q1、Q2、Q3和Q4形成于单个集成电路电源装置上，该装置具有耦合来接收输入源的输入端、耦合来接收参考源的参考端、耦合来驱动负载的输出端以及每一个都耦合来从四个驱动器中的分别一个接收信号的四个栅极端。在可选实施例中，MOSFET Q1、Q2、Q3和Q4形成为如图2a所示互连的四个分立的集成电路部件以形成DC-DC转换器。在又一个实施例中，Q1和Q2形成于一个集成电路上而Q3和Q4形成于第二集成电路上。
Buck转换器的其它实现也是可以的。例如，低侧开关206可以修改为仅具有一个MOSFET而不是两个，或者，高侧开关200可以修改为仅具有一个MOSFET而不是两个。这些实现在需要以效率的一定损耗为代价获得较低面积消耗的情况下是有用的。
虽然使用特定类型的DC-DC转换器(即Buck转换器)描述了本发明，但本发明不限于此。本技术领域内熟练的技术人员可以参考所揭示的内容修改其它类型的转换器以基本改善其效率。图3a-3c示出了可以进行修改来改善其效率的不同类型转换器的三个实例。图3a示出Boost转换器。这里开关306可以用一对并联MOSFETQ1和Q2代替。二极管308可以类似地用一对并联MOSFET Q3和Q4代替，其栅极可以由PWM300控制。在这种情况中，Q1和Q2以类似于图2a中的Q1和Q2调整尺寸和进行工作，而Q3和Q4以类似于图2a中的Q3和Q4调整尺寸和进行工作。
图3b示出Flyback转换器。这里，开关310可以用一对并联MOSFET Q1和Q2代替。二极管312可以类似地由一对并联MOSFET Q3和Q4代替，其棚极将由PWM 300控制。在这种情况中，Q1和Q2类似于图2a中的Q1和Q2调整尺寸和进行工作，而Q3和Q4以类似于图2a中的Q3和Q4调整尺寸和进行工作。
图3c示出Forward转换器。这里，开关314可以由一对并联MOSFET Q1和Q2代替。二极管316a可以类似地由一对并联MOSFET Q3和Q4代替，其栅极将由PWM300控制。此外，二极管316b可以由一对并联MOSFET Q5和Q6代替，其栅极将由PWM300控制。在这种情况中，在尺寸和功能上Q1和Q3对应于图2a中的Q1，而在尺寸和功能上Q2和Q4对应于图2a中的Q2。但是，分开的驱动器必须用于每个Q1和Q3，类似地，分开的驱动器必须用于每个Q2和Q4。Q5和Q6以类似于图2a中Q3和Q4的方式调整尺寸和功能。
可以类似地修改许多其它类型的转换器以改善其效率。
虽然以上是本发明实施例的完整描述，但可以使用各种可选方案、修改和等效物。例如，虽然本发明使用MOSFET技术进行描述，但对于本技术领域内熟练的技术人员来说，参考所揭示的内容以诸如双极或砷化镓的其它类型技术实现本发明也是显而易见的。因此，本发明的范围不由以上描述限定，而应参考所附权利要求书及其等效物的全部范围加以确定。
权利要求
1.一种电路，其特征在于，包括第一开关，具有并联在第一和第二端子之间的第一和第二晶体管，所述第二晶体管的尺寸大于第一晶体管；以及控制器块，它耦合到第一开关，其中如果即将通过第一开关转移的第一电流大于预定量，则控制器块就工作以通过(i)接通第一晶体管以使第二端子处的电压电平开始向第一端子处的预定电压电平移动，和(ii)在第一端子处的电压电平达到基本等于预定电压电平的电压电平处之后接通第二晶体管来接通第一开关。
2.如权利要求1所述的电路，其特征在于，在接通第二晶体管之后，所述第一电流相当大的部分通过第二晶体管转移。
3.如权利要求1所述的电路，其特征在于，如果所述第一电流小于预定量，则控制器块通过接通第一晶体管并将第二晶体管保持在断开状态来接通第一开关，从而仅通过第一晶体管转移第一电流。
4.如权利要求1所述的电路，其特征在于，所述第一晶体管具有比第二晶体管小的栅电容，而第二晶体管具有比第一晶体管低的通态电阻。
5.如权利要求1所述的电路，其特征在于，如果所述第一电流大于预定量，则控制器块工作以便通过(i)初始断开第二晶体管以使第一电流仅通过第一晶体管转移，和(ii)随后断开第一晶体管从而没有电流通过第一开关转移来断开开关。
6.如权利要求1所述的电路，其特征在于，所述控制器块包括第一驱动器，耦合来控制所述第一晶体管；和第二驱动器，耦合来控制所述第二晶体管。
7.如权利要求1所述的电路，其特征在于，所述第一和第二晶体管是分立的集成电路部件。
8.如权利要求1所述的电路，其特征在于，所述第一和第二晶体管形成于集成电路电源装置中，所述电源装置具有一漏极端子、一源极端子和两个栅极端子，所述源极端子耦合到第一和第二晶体管的源极，所述漏极端子耦合到第一和第二晶体管的漏极，而两个栅极端子中的每一个耦合到第一和第二晶体管各栅极。
9.如权利要求1所述电路，其特征在于，所述电路是DC-DC转换器。
10.如权利要求1所述电路，其特征在于，所述第一端子耦合到输入源而所述第二端子耦合到输出负载，所述电路还包括具有并联在输出负载和参考源之间的第三和第四晶体管的第二开关，所述控制器块耦合到第二开关从而在第一开关处于接通状态时第二开关是断开的，反之亦然。
11.如权利要求10所述的电路，其特征在于，所述第三晶体管的尺寸小于第四晶体管，且如果第一电流大于预定量，则控制器块通过(i)初始接通第三晶体管以使输出负载处的电压电平向参考源处的参考电位降低，和(ii)随后在输出负载处的电压电平达到基本等于参考电位的电压电平之后接通第四晶体管来接通第二开关。
12.如权利要求11所述的电路，其特征在于，如果所述第一电流小于预定量，则控制器块通过仅接通第三晶体管而将第四晶体管保持在断开状态来接通第二开关。
13.如权利要求10所述的电路，其特征在于，所述第三晶体管的栅电容比第四晶体管的小而第四晶体管的通态电阻比第三晶体管的小。
14.如权利要求10所述的电路，其特征在于，所述第一、第二、第三和第四晶体管是分立的集成电路部件。
15.如权利要求10所述的电路，其特征在于，所述第一和第二晶体管形成于第一集成电路电源装置中，所述第三和第四晶体管形成于第二集成电路电源装置中，所述第一和第二集成电源装置各自都具有一漏极端子、一源极端子和两个栅极端子。
16.如权利要求10所述的电路，其特征在于，所述第一、第二、第三和第四晶体管形成于一个集成电路电源装置中，所述电源装置具有配置来接收输入源的第一端子、配置来接收参考源的第二端子、耦合到输出负载的第三端子、以及每一个都被配置来从控制器块接收单独的驱动信号的四个栅极端子。
17.如权利要求10所述的电路，其特征在于，所述控制器块还包括第一驱动器，它被耦合以控制所述第一晶体管；第二驱动器，它被耦合以控制所述第二晶体管；第三驱动器，它被耦合以控制所述第三晶体管；以及第四驱动器，它被耦合来控制所述第四晶体管。
18.一种转换器电路，其特征在于，包括第一开关，它具有并联在第一和第二端子之间的第一和第二晶体管，第一晶体管的尺寸小于第二晶体管；以及控制器块，它耦合到第一开关以便在第一循环中断开第一开关并在第二循环中接通第一开关，其中在从第一循环到第二循环的过渡期间，控制器块仅接通第一晶体管以使第二端子处的电压电平开始向第一端子处的预定电压电平移动，而当第一端子处的电压电平达到基本等于预定电压电平的电压电平时，控制器块接通第二晶体管。
19.如权利要求18所述的转换器电路，其特征在于，在所述过渡期间当仅第一晶体管处于接通状态时，所述第一晶体管将第一电流从第一端子转移到第二端子，而当第二晶体管被接通时，第二晶体管在第二循环的持续时间内将所述第一电流的大部分从第一端子转移到第二端子。
20.如权利要求19所述的转换器电路，其特征在于，所述控制器块在第三循环中断开第一开关，且在从第二循环到第三循环的过渡期间，控制器块(i)断开第二晶体管以使第一电流仅通过第一晶体管转移到第二端子，和(ii)在从断开第二晶体管起的预定时间延迟后，断开第一晶体管，从而没有电流通过第一开关转移。
21.如权利要求19所述的转换器电路，其特征在于，如果第一电流小于预定量，则控制器块在第二循环的持续时间内保持第二晶体管断开。
22.如权利要求18所述的转换器电路，其特征在于，所述第一晶体管的栅电容比第二晶体管的小，而所述第二晶体管的通态电阻比第一晶体管的小。
23.如权利要求18所述的转换器电路，其特征在于，所述控制器块还包括第一驱动器，它被耦合来控制所述第一晶体管；和第二驱动器，它被耦合来控制所述第二晶体管。
24.如权利要求18所述的转换器电路，其特征在于，所述第一和第二晶体管是分立的集成电路部件。
25.如权利要求18所述的转换器电路，其特征在于，所述第一和第二晶体管形成于集成电路电源装置中，所述电源装置具有一漏极端子、一源极端子和两个栅极端子，所述源极端子耦合到第一和第二晶体管的源极，所述漏极端子耦合到第一和第二晶体管的漏极，而所述两个栅极端子中的每一个分别耦合到第一和第二晶体管的栅极。
26.如权利要求18所述的转换器电路，其特征在于，所述转换器电路是DC-DC转换器。
27.如权利要求18所述的转换器电路，其特征在于，还包括耦合到控制器块的第二开关，其中所述控制器块在第一循环内断开第一开关和接通第二开关，而在第二循环内接通第一开关和断开第二开关。
28.如权利要求27所述的转换器电路，其特征在于，所述第一端子耦合到输入源而所述第二端子耦合到输出负载，所述第二开关具有并联在输出负载和参考源之间的第三和第四晶体管。
29.如权利要求28所述的转换器电路，其特征在于，所述第三晶体管的尺寸小于第四晶体管，其中在从第一循环到第二循环的过渡期间，控制器块通过(i)断开第四晶体管，和(ii)在从断开第四晶体管起的预定时间延迟后断开第三晶体管从而没有电流通过第二开关转移来断开第二开关。
30.如权利要求28所述的转换器电路，其特征在于，所述第三晶体管的栅电容比第四晶体管的小而所述第四晶体管的通态电阻不第三晶体管的小。
31.如权利要求28所述的转换器电路，其特征在于，所述第一、第二、第三和第四晶体管是分立的集成电路部件。
32.如权利要求28所述的转换器电路，其特征在于，所述第一和第二晶体管形成于第一集成电路电源装置内，而所述第三和第四晶体管形成于第二集成电路电源装置中，第一和第二集成电源装置各自都具有一漏极端子、一源极端子和两个栅极端子。
33.如权利要求28所述的转换器电路，其特征在于，所述第一、第二、第三和第四晶体管形成在一个集成电路电源装置中，所述电源装置具有配置来接收输入源的第一端子、配置来接收参考源的第二端子、耦合到输出负载的第三端子、以及每一个都被配置来从控制器块接收单独的驱动信号的四个栅极端子。
34.如权利要求28所述的转换器电路，其特征在于，所述控制器块还包括第一驱动器，它被耦合来控制第一晶体管；第二驱动器，它被耦合来控制第二晶体管；第三驱动器，它被耦合来控制第三晶体管；以及第四驱动器，它被耦合来控制第四晶体管。
35.一种操作具有第一开关的转换器电路的方法，所述第一开关具有并联在第一和第二端子之间的第一和第二晶体管，第一晶体管的尺寸小于第二晶体管，其特征在于，所述方法包括在第一循环中断开第一开关；在第二循环中接通第一开关；在从第一循环到第二循环的过渡期间，接通第一晶体管以使第二端子处的电压电平开始向第一端子处的预定电压电平移动；和如果要通过第一开关转移的第一电流大于预定量，则在第一端子处的电压电平达到基本等于预定电压电平的电压电平之后接通第二晶体管。
36.如权利要求35所述的方法，其特征在于，在接通第一晶体管时，第一晶体管将第一电流从第一端子转移到第二端子，并在接通第二晶体管的动作中第二晶体管在第二循环的持续时间内将第一电流的大部分从第一端子转移到第二端子。
37.如权利要求36所述的方法，其特征在于，包括在第三循环中断开第一开关；和在从第二循环到第三循环的过渡期间断开第二晶体管以使第一电流仅通过第一晶体管转移到第二端子；和在从断开第二晶体管起的预定时间延迟后断开第一晶体管，从而没有电流通过第一开关转移。
38.如权利要求36所述的方法，其特征在于，还包括如果第一电流小于预定量，在第二循环的持续时间内保持第二晶体管断开。
39.如权利要求35所述的方法，其特征在于，所述第一晶体管的栅电容比第二晶体管的小，而第二晶体管的通态电阻比第一晶体管的小。
40.如权利要求35所述的方法，其特征在于，所述转换器电路是DC-DC转换器。
41.如权利要求17所述的方法，其特征在于，所述转换器电路还包括第二开关，所述方法还包括在第一循环中，断开第一开关和接通第二开关；以及在第二循环中，接通第一开关和断开第二开关。
42.如权利要求40所述的方法，其特征在于，所述第一端子耦合到输入源而所述第二端子耦合到输出负载，所述第二开关具有并联在输出负载和参考源之间的第三和第四晶体管，所述第三晶体管的尺寸小于第四晶体管，所述方法还包括在从第一循环到第二循环的过渡期间，通过以下步骤断开第二开关断开第四晶体管；以及在从断开第四晶体管起的预定时间延迟后，断开第三晶体管，从而没有电流通过第二开关转移。
43.如权利要求41所述转换器电路，其特征在于，所述第三晶体管的栅电容比第四晶体管的小而所述第四晶体管的通态电阻比第三晶体管的小。
全文摘要
根据本发明，一种开关转换器(100)包括并联在两个端子之间的两个晶体管Q1和Q2。晶体管Q1被优化来降低动态损耗而晶体管Q2被优化来降低传导损耗。配置和操作Q1和Q2从而转换器的动态损耗基本由Q1支配而转换器(100)的传导损耗基本由Q2支配。因此，消除了常规技术中存在的两种类型的损耗之间的权衡，允许独立地降低动态和传导损耗。此外，Q1和Q2的特殊结构和操作方式使得在低负载(104)电流情况下工作时栅电容开关损耗降低。
文档编号H02M3/155GK1568568SQ02820215
公开日2005年1月19日 申请日期2002年8月21日 优先权日2001年8月23日
发明者A·埃尔班哈维 申请人:费查尔德半导体有限公司