专利名称：步进电机集成电路的制作方法
技术领域：
本实用新型涉及一种集成电路，特别涉及一种步进电机集成电路。
背景技术：
现有步进电机脉冲分配器的电路如图1所示，其主要功能是为三相步进电机脉冲控制而设计的，在配合适当的三组功能驱动电路后，可以控制三相步进电机的双三拍或单六拍正转或反转。然而这种步进电机脉冲分配器不能提供自动复位与保持功能以满足不同需求，同时亦不能提供足够的输出驱动能力以保证推动电机正常运转。
实用新型内容本实用新型的目的在于提供一种步进电机集成电路，实现电机单六拍正转或反转功能的同时，实现自动复位与保持功能并增加其输出驱动能力。
为实现上述目的，本实用新型提供一种步进电机集成电路，包括第一、第二及第三D触发器，其特征在于其第一时钟脉冲输入端经带保护的反相器及一反相器接入第一或门，第一时钟允许端经施密特触发器接入第一或门，第二时钟脉冲输入端经带保护的反相器及一反相器接入第二或门，保持控制端经带保护的反相器接入第一与非门，第二时钟允许端经施密特触发器接入第一与非门，第一与非门的输出端接入第二或门，第一或门的输出端与第二或门的输出端接入第二与非门，该第二与非门的输出端接入第一、第二及第三D触发器的C时钟脉冲输入端，该第二与非门的输出端经反相器接入第一、第二及第三D触发器的XC时钟脉冲输入端。
其所述第一时钟允许端经施密特触发器接入第一与门、第三与门、第五与门，第一时钟允许端经施密特触发器和反相器接入第二与门、第四与门、第六与门，第三D触发器的输出端接入第一与门、第四与门，第二D触发器的输出端接入第二与门、第五与门，第一D触发器的XQ输出端接入第三与门、第六与门，第一与门的输出端与第二与门的输出端接入第一或非门，第三与门的输出端与第四与门的输出端接入第二或非门，第五与门的输出端与第六与门的输出端接入第三或非门，该第一或非门、第二或非门、第三或非门的输出端分别经反相器接入第一D触发器、第D触发器、第三D触发器的D输入端。
所述第一、第二及第三D触发器的Q输出端接入第三与非门，该第三与非门的输出端接入第一D触发器的直接置1端XS、第二D触发器的直接置0端XR 第三D触发器的直接置0端XR。
所述第一D触发器、第二D触发器及第三D触发器的XQ输出端分别经两个反相器及带保护的反相器接入电路输出端。
本实用新型提供一种实现单六拍正转或反转功能的步进电机集成电路，通过一套CMOS门电路的设置，可以实现电路自动复位与保持功能，并能够增加输出驱动能力以推动电机正常运转。
以下结合附图与实施例对本实用新型作进一步的说明。
图1为现有技术的电路接线图。
图2为本实用新型的电路接线图。
图3为本实用新型的电路工作原理波形图。
图4为本实用新型的封装外形图。
具体实施方式
如图2所示，本实用新型步进电机集成电路包括第一D触发器1，第二D触发器2，第三D触发器3，并通过一套C MOS门电路设置与第一、第二、第三D触发器1、2、3的输出信号一起提供第一、第二、第三D触发器1、2、3的各输入信号。
图2中CMOS的D触发器用符号FF2表示，C MOS二输入端与非门用符号ON2表示，CMOS三输入端与非门用符号AN3表示，CMOS反相器用符号11、13表示，CMOS二输入端与门用符号A1表示，CMOS二输入端或非门用符号AN2表示，CMOS二输入端或门用符号A2表示，CMOS施密特触发器用符号IP表示，CMOS带保护功能的反相器用符号IP2、IOB、OB表示。
本实用新型的第一时钟脉冲输入端CL1经带保护的反相器IOB及一反相器11接入第一或门41，第一时钟允许端CN1经施密特触发器IP接入第一或门41。第二时钟脉冲输入端CL2经带保护的反相器IOB及一反相器11接入第二或门42，保持控制端DL经带保护的反相器IP2接入第一与非门51，第二时钟允许端CN2经施密特触发器IP接入第一与非门51，第一与非门51的输出端接入第二或门42。第一或门41的输出端与第二或门42的输出端接入第二与非门52。该第二与非门52的输出端接入第 、第二及第三D触发器1、2、3的C时钟脉冲输入端，该第二与非门52的输出端经反相器11接入第一、第二及第三D触发器1、2、3的XC时钟脉冲输入端。
第一时钟允许端CN1经施密特触发器IP接入第一与门61、第三与门63、第五与门65。第一时钟允许端CN1经施密特触发器IP和反相器11接入第二与门62、第四与门64、第六与门66。第三D触发器3的XQ输出端接入第一与门61、第四与门64，第二D触发器2的XQ输出端接入第二与门62、第五与门65，第一D触发器1的XQ输出端接入第三与门63、第六与门66。第一与门61的输出端与第二与门62的输出端接入第一或非门71，第三与门63的输出端与第四与门64的输出端接入第二或非门72，第五与门65的输出端与第六与门66的输出端接入第三或非门73。该第一或非门71、第二或非门72、第三或非门73的输出端分别经反相器11接入第一D触发器1、第二D触发器2、第三D触发器3的D输入端。
第一、第二及第三D触发器1、2、3的Q输出端接入第三与非门53，该第三与非门53的输出端接入第一D触发器1的直接置1端XS、第二D触发器2的直接置0端XR及第三D触发器3的直接置0端XR。
第一D触发器1、第二D触发器2及第三D触发器3的XQ输出端分别经两个反相器11、13及带保护的反相器OB接入电路输出端QA、OB、QC。
用“1”表高电平，“0”表低电平，则本实用新型中当时钟脉冲输入端CL1与CL2为上升沿脉冲时，时钟允许端CN1与CN2必须接“1”；当时钟脉冲输入端CL1与CL2为下降沿脉冲时，时钟允许端CN1与CN2必须接“0”。本实用新型的电路工作原理波形图如图3所示，设初始状态为第一D触发器、第二D触发器及第三D触发器的Q输出端依次输出为“1”、“0”、“0”，即A相。
根据本实用新型电路接线图2并结合图3所示CL1、CL2、CN1、CN2及DL波形，分析本实用新型工作原理。图3所示各电路工作点工作状态例举如下(D1、D2、D3分别为第一、第二、第三D触发器的D输入信号，Q1、Q2、Q3与XQ1、XQ2、XQ3分别为第一、第二、第三D触发器的Q输出信号与XQ输出信号)L1点工作状态当时钟脉冲CL1＝“0”、CL2＝“1”、CN1＝“1”、CN2＝“1”、DL＝“0”时，图2中A＝“1”、B＝“1”、C1＝“0”、D＝“0”、E＝“1”、F＝“1”、G＝“1”、H＝“1”、I＝“0”、J＝“1”、K＝“0”、C＝“0”、XC＝“1”、D1＝“1”、D2＝“1”、D3＝“0”，因为C＝“0”，所以电路的输出保持原状态，即QA＝“1”、QB＝“0”、QC＝“0”即A相。
L2点工作状态当时钟脉冲CL1＝“1”、CL2＝“0”、CN1＝“1”、CN2＝“1”、DL＝“0”时，A＝“0”、B＝“1”、C 1＝“1”、D＝“1”、E＝“1”、F＝“0”、G＝“1”、H＝“1”、I＝“0”、J＝“0”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q1＝“1”、XQ 1＝“0”、Q2＝“0”、XQ2＝“1”、Q3＝“0”、XQ3＝“1”，所以D1＝“1”、D2＝“0”、D3＝“1”，电路输出为QA＝“1”、QB＝“0”、QC＝“1”，即AC相。
L3点工作状态当时钟脉冲CL1＝“1”、CL2＝“0”、CN1＝“1”、CN2＝“1”、DL＝“0”时，A＝“0”、B＝“1”、C1＝“1”、D＝“1”、E＝“1”、F＝“0”、G＝“1”、H＝“1”、I＝“0”、J＝“0”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q1＝“1”、XQ1＝“0”、Q2＝“0”、XQ2＝“1”、Q3＝“1”、XQ3＝“0”，所以D1＝“0”、D2＝“0”、D3＝“1”，电路输出为QA＝“0”、QB“0”、＝QC“1”，即C相。
L4点工作状态当时钟脉冲CL1＝“1”、CL2＝“0”、CN1＝“1”、CN2＝“1”、DL＝“0”时，A＝“0”、B＝“1”、C1＝“1”、D＝“1”、E＝“1”、F＝“0”、G＝“1”、H＝“1”、I＝“0”、J＝“0”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q1＝“0”、XQ1＝“1”、Q2＝“0”、XQ2＝“1”、Q3＝“1”、XQ3＝“0”，所以D1＝“0”、D2＝“1”、D3＝“1”，电路输出为QA＝“0”、QB＝“1”、QC＝“1”，即BC相。
L5点工作状态当时钟脉冲CL1＝“1”、CL2＝“0”、CN1＝“1”、CN2＝“1”、DL＝“0”时，A＝“0”、B＝“1”、C1＝“1”、D＝“1”、E＝“1”、F＝“0”、G＝“1”、H＝“1”、I＝“0”、J＝“0”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q1＝“0”、XQ1＝“1”、Q2＝“1”、XQ2＝“0”、Q3＝“1”、XQ3＝“0”，所以D1＝“0”、D2＝“1”、D3＝“0”，电路输出为QA＝“0”、QB＝“1”、QC＝“0”，即B相。
L6点工作状态当时钟脉冲CL1＝“1”、C L2＝“0”、CN1＝“1”、CN2＝“1”、DL＝“0”时， A＝“0”、B＝“1”、C1＝“1”、D＝“1”、E＝“1”、F＝“0”、G＝“1”、H＝“1”、I＝“0”、J＝“0”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q 1＝“0”、XQ 1＝“1”、Q2＝“1”、XQ2＝“0”、Q3＝“0”、XQ3＝“1”，所以D1＝“1”、D2＝“1”、D3＝“0”，电路输出为QA＝“1”、QB＝“1”、QC＝“0”，即AB相。
L7点工作状态当时钟脉冲CL1＝“1”、CL2＝“0”、CN1＝“1”、CN2＝“1”、DL＝“0”时，A＝“0”、B＝“1”、C1＝“1”、D＝“1”、E＝“1”、F＝“0”、G＝“1”、H＝“1”、I＝“0”、J＝“0”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q1＝“1”、XQ1＝“0”、Q2＝“1”、XQ2＝“0”、Q3＝“0”、XQ3＝“1”，所以D 1＝“1”、D2＝“0”、D3＝“0”，电路输出为QA＝“1”、QB＝“0”、QC＝“0”，即A相。
……L12点工作状态当时钟脉冲CL1＝“1”或CL1＝“0”、CL2＝“0”或CL2＝“1”、CN 1＝“1”、CN2＝“1”、DL＝“1”时，A＝“0”或“0”、B＝“1”、C1＝“1”或“0”、D＝“1”或“0”、E＝“1”、F＝“0”或“1”、G＝“0”、H＝“1”、I始终等于“1”、J始终等于“0”、K始终等于“0”、C始终等于“0”、XC始终等于“1”，不管原状态是什么，一律保持原来状态，如波形所示原状态为QA＝“0”、QB＝“1”、QC＝“1”，将一直保持这一状态，直到DL＝“0”为止。
……L13点工作状态当时钟脉冲CL1＝“0”、CL2＝“1”、CN1＝“0”、CN2＝“0”、DL＝“0”时，A＝“1”、B＝“0”、C1＝“0”、D＝“0”、E＝“0”、F＝“1”、G＝“1”、H＝“0”、I＝“1”、J＝“1”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q1＝“0”、XQ1＝“1”、Q2＝“0”、XQ2＝“1”、Q3＝“1”、XQ3＝“0”，所以D 1＝“1”、D2＝“0”、D3＝“1”，电路输出为QA＝“1”、QB＝“0”、QC＝“1”，即AC相。
L14点工作状态当时钟脉冲CL1＝“0”、CL2＝“1”、CN1＝“0”、CN2＝“0”、DL＝“0”时，A＝“1”、B＝“0”、C1＝“0”、D＝“0”、E＝“0”、F＝“1”、G＝“1”、H＝“0”、I＝“1”、J＝“1”、K＝“1”、C＝“1”、XC＝“0”，由于原状态Q 1＝“1”、XQ 1＝“0”、Q2＝“0”、XQ2＝“1”、Q3＝“1”、XQ3＝“0”，所以D 1＝“1”、D2＝“0”、D3＝“0”，电路输出为QA＝“1”、QB＝“0”、QC＝“0”，即A相。
……由此，当时钟允许端CN1、CN2接“0”，保持控制端DL接“0”时，加入时钟脉冲输入端CL1、CL2的时钟脉冲，本实用新型的输出端QA、QB、QC状态为正转，即A-AB-B-B C-C-AC-A。当时钟允许端CN1、CN2接“1”，保持控制端DL接“0”时，加入时钟脉冲输入端CL1、CL2的时钟脉冲，本实用新型的输出端QA、QB、QC状态为反转，即A-CA-C-BC-B-AB-A。从而达到步进电机三相六拍的正转和反转目的。
当时钟允许端CN1、CN2接“1”，保持控制端DL接“1”时，无论时钟脉冲输入端CL1、CL2为“1”还是“0”，D触发器1、2、3的C时钟脉冲输入端信号始终为“0”，XC时钟脉冲输入端信号始终为“1”，所以无论原来状态是什么，一律保持原来状态，直到DL为“0”为止，从而实现本实用新型步进电机集成电路的保持功能。
此外，当第一、第二及第三D触发器1、2、3的Q输出端的输出信号均为“1”时，其输出信号经第三与非门5 3后输出“0”信号至第一D触发器1的直接置1端XS、第二D触发器的直接置0端XR及第三D触发器3的直接置0端XR。根据D触发器的工作原理，第一、第二及第三D触发器1、2、3的Q输出端直接依次输出为“1”、“0”、“0”，即A相，也就是当第一、第二及第三D触发器1、2、3的Q端输出信号依次为“1”、“1”、“1”时，可使第一、第二及第三D触发器1、2、3自动复位至初始状态下。而无论D触发器1、2、3的Q端输出信号为其他任意状态，其经与非门后的输出信号始终为“1”，保证了第一、第二及第三D触发器1、2、3能够正常工作。因而本实用新型可以实现自动复位的功能。
而且，根据反相器的工作原理，第一、第二及第三D触发器1、2、3的XQ输出端输出的电平经过两次反相后仍保持原有的电平，但其输出电流却增大了，从而使本实用新型步进电机集成电路的驱动能力大大增加，即使原输出电流由300μA增大到5mA以上。
本实用新型中的施密特触发器IP主要用于对电路的波形整形；带保护的反相器IP2、IOB、OB具倒相作用，主要用于电路输入、输出端信号的保护。
本实用新型的封装外形如图4所示，其引出脚为14脚，采用DIP14封装。
权利要求1.一种步进电机集成电路，包括第一、第二及第三D触发器(1)、(2)、(3)，其特征在于其第一时钟脉冲输入端C L 1经带保护的反相器IOB及一反相器(11)接入第一或门(41)，第一时钟允许端CN1经施密特触发器IP接入第一或门(41)，第二时钟脉冲输入端CL2经带保护的反相器IOB及一反相器(11)接入第二或门(42)，保持控制端DL经带保护的反相器IP2接入第一与非门(51)，第二时钟允许端CN2经施密特触发器IP接入第一与非门(51)，第一与非门(51)的输出端接入第二或门(42)，第一或门(41)的输出端与第二或门(42)的输出端接入第二与非门(52)，该第二与非门(52)的输出端接入第一、第二及第三D触发器(1)、(2)、(3)的C时钟脉冲输入端，该第二与非门(52)的输出端经反相器(11)接入第一、第二及第三D触发器(1)、(2)、(3)的XC时钟脉冲输入端；其所述第一时钟允许端CN 1经施密特触发器IP接入第一与门(61)、第三与门(63)、第五与门(65)，第一时钟允许端CN1经施密特触发器IP和反相器(11)接入第二与门(62)、第四与门(64)、第六与门(66)，第三D触发器(3)的XQ输出端接入第一与门(61)、第四与门(64)，第二D触发器(2)的XQ输出端接入第二与门(62)、第五与门(65)，第一D触发器(1)的XQ输出端接入第三与门(63)、第六与门(66)，第一与门(61)的输出端与第二与门(62)的输出端接入第一或非门(71)，第三与门(63)的输出端与第四与门(64)的输出端接入第二或非门(72)，第五与门(65)的输出端与第六与门(66)的输出端接入第三或非门(73)，该第一或非门(71)、第二或非门(72)、第三或非门(73)的输出端分别经反相器(11)接入第一D触发器(1)、第二D触发器(2)、第三D触发器(3)的D输入端。
2.根据权利要求1所述的步进电机集成电路，其特征在于所述第一、第二及第三D触发器(1)、(2)、(3)的Q输出端接入第三与非门(53)，该第三与非门(53)的输出端接入第一D触发器(1)的直接置1端XS、第二D触发器(2)的直接置0端XR及第三D触发器(3)的直接置0端XR。
3.根据权利要求1或2所述的步进电机集成电路，其特征在于所述第一D触发器(1)、第二D触发器(2)及第三D触发器(3)的XQ输出端分别经两个反相器(11)、(13)及带保护的反相器OB接入电路输出端QA、OB、QC。
专利摘要本实用新型涉及一种步进电机集成电路，包括第一D触发器，第二D触发器，第三D触发器，并通过一套CMOS门电路设置与第一、第二、第三D触发器的输出信号一起提供第一、第二、第三D触发器的各输入信号。该步进电机集成电路实现了单六拍正转或反转功能，并通过所述CMOS门电路的设置，可以实现电路自动复位与保持功能，并能够增加输出驱动能力以推动电机正常运转。
文档编号H02P8/14GK2626131SQ0323128
公开日2004年7月14日 申请日期2003年5月20日 优先权日2003年5月20日
发明者黄建浩 申请人:上海双岭电子有限公司