专利名称：一种电压跟随电路的制作方法
技术领域：
本发明涉及开关电源，具体地说是一种新颖的开关电源多路电压输出的电压跟随电路。
背景技术：
近几年迅速发展的系统集成芯片(SoC，System on Chip)，大多以DSP core和MCU core为核心。因此，DSP技术也已经成为集成电路设计的核心技术之一。DSP系统包括内核单元和I/O设备，内核与外围的I/O设备由不同的电源电压供电，以便在优化性能的同时降低功耗。但是，用户必须将这些电源电压加到器件上，并按预定的顺序上电，以防损坏器件。
这样，为了达到较高的上电时序要求，电压跟随就成了有效的解决方法。现有的电压跟随电路，能做到如图1(a)和图1(c)的电压启动波形，这样的电压启动波形只能满足一般系统的上电时序要求。对DSP系统来说，往往需要更高的上电时序要求。如在这样的一个实例中当内核电压Vcore上升到设定值的90％时，对应的时间为T，此时外设电压VI/O上升的电压对应为V1，内核电压Vcore上升的电压对应为V2，在从电压上升的0到T时间段内，对应的电压V2与V1差的绝对值不大于0.5V。显然在上述实例中图1(a)和图1(c)的电压启动波形已经不能满足其上电时序要求了。图1(b)中，在启动过程中内核电压Vcore与外设电压VI/O紧贴着同步上升，V2与V1的压差为零，这样的启动波形就较好的满足上述实例中的上电时序要求。这种上电时序的最大优点是可以解决DSP在上电过程中因不同的上电时序要求而带来的较大功耗和干扰。
图2中的电压跟随电路方案能实现图1(b)中的启动波形，该电路包括两个MOS管和开关时序控制电路。电源模块的外设电压VI/O和内核电压Vcore分别通过MOS管S1和MOS管S2给DSP的I/O设备及内核供电。在启动过程中，控制电路会不断检测外设电压VI/O与内核电压Vcore的大小，以决定S1与S2的开通与关断。在完成启动后，由MOS管S1与MOS管S2传送电流。但是这种解决方案很难满足较高的上电时序要求，并且在低压大电流的情况下，MOS管S1与MOS管S2上的损耗及压降也将变得不可忽视，同时DSP较为精确的工作电压范围将给电源系统的设计带来较大难度。加上长时间工作，MOS管S1与MOS管S2使用寿命也会缩短，系统的可靠性将大大降低。同时为满足较高的上电时序要求往往需要较为复杂的控制电路，这将会导致系统的设计成本增加。
发明内容
本发明的目的是为了实现图1(b)中的电压启动波形，提供一种控制方式简单、成本低且可靠性高的电压跟随电路。
本发明的电压跟随电路是通过下述方案实现一种电压跟随电路，包括一个MOS管Q1和一个电压比较电路，所述电压比较电路包括一个基准源Vref和一个比较器U1，在启动过程中所述的MOS管S是开通的，内核电压Vcore与外设电压VI/O同时上升，当Vcore的电压超过设定值时MOS管Q1关断，MOS管Q1关断后VI/O继续上升，直到设定值。
本发明的电压跟随电路，所述的MOS管Q1只是在启动时工作了一小段时间，在完成启动过程后一直处于关断状态。即我们只需要控制当内核电压Vcore超过某个设定电压点时关断MOS管Q1就可以了，控制方式非常简单、易于实现；在完在启动后，MOS管Q1就一直处于关断状态，其可靠性显然要比图2的控制方式高得多。更为重要的是，这种电压跟随电路的控制方式极其简单，这个特点使得电路省掉了不少元器件，大大的节省了PCB有限的面积，同时也较大程度地降低了成本。
所述的MOS管Q1为N沟道型；所述的基准信号Vref通过电阻R2与比较器U1的正输入端相连；内核电压Vcore通过电阻R3引到比较器U1负输入端；比较器U1的输出端与MOS管Q1的门极相连；比较器U1的输出端通过R1与电源Vcc相连为比较器U1提供电压偏置。所述的电阻R1两端并联加速电容C1。
作为本发明的进一步改进，所述的电压跟随电路还包括一个比较器U2、电阻R5、电阻R4、电阻R6和一个NPN的三极管Q12；所述的比较器U2的正输入端通过电阻R4连接到内核电压Vcore，负输入端通过电阻R5连接到外设电压VI/O，输出端通过电阻R6连接到电源Vcc；所述的三极管Q12的基极连接到比较器U2的输出端，发射极连到地，集电极连到U1的负输入端。改进后的电路比原先的电路多了一级比较电路和一个NPN的三极管Q12，很好地解决了外设电压VI/O在分离点附近掉落的现象。
下面结合附图和实例对本发明作进一步说明。
图1(a)为内核电压Vcore滞后于外设电压VI/O的启动波形；图1(b)为内核电压Vcore与外设电压VI/O同斜率同步上升的启动波形；图1(c)为内核电压Vcore超前于外设电压VI/O的启动波形；图1(d)为外设电压VI/O出现电压下掉现象的启动波形；图2为常用的电压跟随电路方案；图3为本发明的电压跟随电路方案；图4为本发明的电压跟随实际电路；图5为本发明用于隔离电源的各关键点电压波形时序图；图6为本发明用于非隔离电源各关键点电压波形时序图；图7为本发明改进后的电路。
图8为本发明改进后的电路用于隔离电源各关键点的电压波形时序图；图9为本发明改进后的电路用于非隔离电源各关键点的电压波形时序图。
图10为本发明在非隔离升压电路中的应用图11为本发明在非隔离降压电路中的应用图12为本发明在隔离式反激电路中的应用图13为本发明在隔离式正激电路中的应用具体实施方式
参照图3、4，本发明的电压跟随电路包括一个MOS管Q1和电压检测比较电路。所述电压比较电路包括一个基准信号Vref、一个比较器U1、一个电容C1及电阻R1、电阻R2和电阻R3。基准信号Vref通过电阻R2与比较器U1的正输入端相连；内核电压Vcore通过电阻R3引到比较器U1负输入端；比较器U1的输出端与N沟道型MOS管Q1的门极相连；比较器U1的输出端通过电阻R1与电源Vcc相连为比较器U1提供电压偏置；加速容C1与电阻R1并联。
在隔离电源中电源Vcc的建立完全决定于内核电压Vcore或外设电压VI/O，只是电源Vcc幅值要大得多；在非隔离电源中，电源Vcc较内核电压Vcore和外设电压VI/O先建立。在加电压跟随电路之前，我们事先把电源模块的两路输出调到内核电压Vcore稍超前于外设电压VI/O，如图1(C)所示。
上述电压跟随电路在隔离电源中的工作原理如下1)参照图5，在t＝T1时刻，Vcc与内核电压Vcore一起上升，由于MOS管Q1的源极S与内核电压Vcore相连，故Vgs上升得要比Vcc缓得多。在Vgs不足以使MOS管Q1完全导通之前的一小段时间内，内核电压Vcore主要通过MOS管Q1的体内二极管向外设电压VI/O灌电流，使外设电压VI/O跟着内核电压Vcore一起上升。当MOS管Q1完全导通后，内核电压Vcore通过MOS管Q1的沟道向外设电压VI/O灌电流，使外设电压VI/O与内核电压Vcore同步上升。
2)在t＝T2时刻，内核电压Vcore超过了设定电压值，触发比较器U1翻转使MOS管Q1关断；完成电压跟随过程。此后，内核电压Vcore正常输出，外设电压VI/O脱离内核电压Vcore继续上升。
3)在t＝T3时刻，外设电压VI/O到达设定电压值，正常输出给I/O设备供电。此时整个启动过程完成。
上述电压跟随电路在非隔离电源中的工作原理如下1)参照图6，在t＝T1时刻，Vcc与Vgs建立。
2)在t＝T2时刻，Vcc与内核电压Vcore开始一起上升。同样由于内核电压Vcore的上升，Vgs的电压会有所下降。
3)在t＝T3时刻，内核电压Vcore超过了设定电压值，触发比较器翻转使MOS管Q1关断；完成电压跟随过程。此后内核电压Vcore正常输出，外设电压VI/O脱离内核电压Vcore继续上升。
4)外设电压VI/O到达设定电压值，正常输出给I/O设备供电。此时整个启动过程完成。
本发明的电压跟随电路，在电源空载或轻载情况下均能得到较好的电压跟随波形。但在负载较重的情况下，外设电压VI/O在启动波形分离点附近会出现先掉一下再起来的情况如图1(d)所示。这是由于在跟随启动过程中，内核电压Vcore一直有向外设电压VI/O灌电流；即外设电压VI/O对负载输出的电流包括两部分一部分是外设电压VI/O自己的，另一部分则是由内核电压Vcore提供的。所以当MOS管Q1关断后，由内核电压Vcore提供的那部分电流被切断了，而负载需要的电流并没有减少。对外设电压VI/O来说，相当于瞬间加大了负载，类似于一个动态过程。
为了解决外设电压VI/O在分离点附近掉的现象，我们对本发明的电压跟随电路做了改进，如图7所示。改进后的电路比原先的电路多了一级比较电路和一个NPN的三极管Q12。所述比较电路包括一个比较器U2和三个电阻R5、电阻R4及电阻R6。比较器U2的正输入端通过R4连接到内核电压Vcore；负输入端通过电阻R3连接到外设电压VI/O；输出端通过电阻R6连接到电源Vcc。三极管Q12的基极连接到比较器U2的输出端，发射极连到地，集电极连到比较器U1的负输入端。
上述改进后的电压跟随电路在隔离电源中的工作原理如下1)参照图8，在t＝T1时刻，Vcc与内核电压Vcore一起上升。由于我们事先将两路启动波形调整到如图1(c)所示，因此在上升过程中比较器U2始终输出高信号，使三极管Q12一直处于开通状态，比较器U1的负输入端电压一直被三极管Q12拉得很低。
2)在t＝T2时刻，内核电压Vcore超过了设定电压值，此时新增的比较电路开始发挥作用了。当内核电压Vcore电压低于外设电压VI/O时，比较器U2将输出高电位，将比较器U1的负输入端电位拉低，保持MOS管Q1处于开通状态，维持电压跟随状态。
3)在t＝T3时刻，外设电压VI/O高于内核电压Vcore，触发比较器U2输出翻转，关断三极管Q12；进而触发比较器U2输出翻转，关断MOS管Q1，完成电压跟随过程。此后，内核电压Vcore正常输出，外设电压VI/O脱离内核电压Vcore继续上升。
4)在t＝T4时刻，外设电压VI/O到达设定电压值，正常输出给I/O设备供电。此时整个启动过程完成。
上述改进后的电压跟随电路在非隔离电源中的工作原理如下1)参照图9，在t＝T1时刻，在t＝T1时刻，Vcc与Vgs建立。
2)在t＝T2时刻，Vcc与内核电压Vcore开始一起上升。
3)在t＝T3时刻，内核电压Vcore超过了设定电压值，但MOS管Q1继续保持开通状态。
4)在t＝T4时刻，外设电压VI/O高于内核电压Vcore，MOS管Q11关断，完成电压跟随过程。此后，内核电压Vcore正常输出，外设电压VI/O脱离内核电压Vcore继续上升。
5)在t＝T5时刻，外设电压VI/O到达设定电压值，正常输出给I/O设备供电。此时整个启动过程完成。
以上对本发明进行了详细说明，这种电压跟随电路在各种隔离和非隔离电源都有着较为广泛的应用，而对电源模块本身的拓扑机构无特殊要求。本发明并不限定于此，凡在不违背发明的精神和内容所作的改进或替换，应被视为属于本发明的保护范围。
权利要求
1.一种电压跟随电路，包括一个MOS管Q1和一个电压比较电路，其特征在于所述电压比较电路包括一个基准源Vref和一个比较器U1，在启动过程中所述的MOS管S是开通的，内核电压Vcore与外设电压VI/O同时上升，当Vcore的电压超过设定值时MOS管Q1关断，MOS管Q1关断后VI/O继续上升，直到设定值。
2.如权利要求1所述的电压跟随电路，其特征在于所述的MOS管Q1为N沟道型；所述的基准信号Vref通过电阻R2与比较器U1的正输入端相连；内核电压Vcore通过电阻R3引到比较器U1负输入端；比较器U1的输出端与MOS管Q1的门极相连；比较器U1的输出端通过R1与电源Vcc相连为比较器U1提供电压偏置。
3.如权利要求1或2所述的电压跟随电路，其特征在于所述的电阻R1两端并联加速电容C1。
4.如权利要求3所述的电压跟随电路，其特征在于还包括一个比较器U2、电阻R5、电阻R4、电阻R6和一个NPN的三极管Q12；所述的比较器U2的正输入端通过电阻R4连接到内核电压Vcore，负输入端通过电阻R5连接到外设电压VI/O，输出端通过电阻R6连接到电源Vcc；所述的三极管Q12的基极连接到比较器U2的输出端，发射极连到地，集电极连到U1的负输入端。
全文摘要
本发明公开了一种电压跟随电路，包括一个MOS管Q1和一个电压比较电路，所述电压比较电路包括一个基准源Vref和一个比较器U1，在启动过程中所述的MOS管S是开通的，内核电压Vcore与外设电压V
文档编号H02M5/00GK1822481SQ20051006173
公开日2006年8月23日 申请日期2005年11月28日 优先权日2005年11月28日
发明者张从峰, 章浩, 华桂潮 申请人:伊博电源(杭州)有限公司