专利名称：交流转直流电压稳压器的制作方法
技术领域：
本发明是有关于一种电源转换器，特别是指一种电压稳压器。
背景技术：
请参阅图1，其为习用电压稳压器的电路图。如图所示，电压稳压器接收一线电压(line voltage)VAC并提供一调整电压VZ。一整流电路10，其耦接于线电压VAC并整流以产生一输入电压VIN。一电容11，其耦接于整流电路10而接收该输入电压VIN并耦接一电容15，以产生调整电压VZ。一稽纳二极体16，其耦接于电容15与接地端以用于调整。一电阻12，其用于对电容11放电。此种型式的电压稳压器已被广泛应用于家庭装置，例如咖啡机、冷却风扇以及遥控器等。然而，此种形式的电压稳压器具有高功率损耗的缺点，特别是在轻负载与无负载状态下。上述的电阻12与稽纳二极体16会导致显著的功率损耗，为了节省电源必须降低功率损耗。
因此，本发明即针对上述问题而提供一种高效率的电压稳压器，以在轻负载与无负载状态下可降低电源损耗，以有效解决上述问题。
发明内容
本发明的主要目的，在于提供一种电压稳压器，其可降低功率损耗而节省电源，进而提高效率。
本发明的电压稳压器，其包含有一输入电晶体，输入电晶体耦接一电压源以提供一供应电压；一侦测电路，其耦接于电压源与供应电压，以依据电压源的电压准位与供应电压的电压准位产生一控制讯号与一致能讯号；一充电泵电路，其耦接于侦测电路与输入电晶体，以依据控制讯号导通输入电晶体；一控制电晶体，其耦接于侦测电路与输入电晶体，以依据控制讯号截止输入电晶体。侦测电路的控制讯号在电压源的电压准位高于一高输入电压准位及/或供应电压的电压准位高于一高输出电压准位时，截止输入电晶体；侦测电路的致能讯号在供应电压的电压准位低于一低输出电压准位时截止电压稳压器的输出。
根据本发明所述的一种电压稳压器，可以降低功率损耗，节省电源，进而提高效率。
图1为传统电压稳压器的电路图；图2为本发明的电压稳压器的一较佳实施例的电路图；图3为本发明的电压稳压器的供应电路的一较佳实施例的电路图；图4为本发明的供应电路的侦测电路的一较佳实施例的电路图；
图5为本发明的电压稳压器的另一较佳实施例的电路图；图6为本发明图5的电压稳压器的输入电压的波形图；图7为本发明图5的电压稳压器的供应电路的一较佳实施例的电路图；图8为本发明图7的供应电路的侦测电路的一较佳实施例的电路图；图9为本发明的低压降稳压器的一较佳实施例的电路图。
图号说明10 整流电路11 电容12 电阻15 电容16 稽纳二极体 20 供应电路30 供应电路40 分压电路41 电阻42 电阻50 电容55 电容60 输入电晶体 61 充电泵电路62 第一二极体 63 第二二极体65 控制电晶体 70 电容80 反相缓冲电路100侦测电路110稽纳二极体 112稽纳二极体115电阻116电阻117电阻120电晶体125电晶体 129缓冲电路140电晶体稽纳二极体155电阻
156电阻165电晶体170电晶体 200侦测电路210稽纳二极体 212稽纳二极体215电阻216电阻217电阻220电晶体225电晶体 230或闸缓冲电路240电晶体 250稽纳二极体255电阻256电阻265电晶体 270电晶体300低压降稳压器310运算放大器320传输元件325电阻351电阻352电阻DET侦测端 EN 致能端GND接地端 IN 输入端VAC线电压 VC供应电压VIN输入电压 VO输出电压VREF参考电压 VT临界电压VZ调整电压 OUT第二输出端OV 控制端 SW 第一输出端SEN致能讯号 SOV控制讯号具体实施方式
为使审查员对本发明的结构特征及所达成的功效更有进一步的了解与认识，谨佐以较佳的实施例图及配合详细的说明，说明如后。
请参阅图2，其为本发明的电压稳压器的电路图。如图所示，整流电路10，其耦接于一供应电路20的一输入端IN并接收线电压VAC，以产生输入电压VIN并传送至供应电路20的输入端IN。输入电压VIN为一电压源且经由整流电路10整流。供应电路20将在一第一输出端SW产生一供应电压VC，以及在一第二输出端OUT产生一输出电压VO。供应电路20的一接地端GND耦接至接地。一电容50，其耦接于第一输出端SW。此外，更有一电容55耦接于第二输出端OUT以保持能量。电压稳压器可为调整电路或稳压器。
请参阅图3，其为本发明电压稳压器的供应电路20的一较佳实施例的电路图。供应电路20包含有一输入电晶体60，其耦接于输入端IN而接收输入电压VIN，以提供该供应电压VC至第一输出端SW。一侦测电路100，其耦接于第一输出端SW，用于侦测供应电压VC，以依据供应电压VC的电压准位而在侦测电路100的一控制端OV产生一控制讯号SOV。
一充电泵电路61，其耦接于侦测电路100以及输入电晶体60，以依据控制讯号SOV导通输入电晶体60。充电泵电路61包含有一反相缓冲电路80，其耦接于侦测电路100以接收控制讯号SOV。一电容70，其耦接于反相缓冲电路80。一第二二极体63，其耦接于电容70与供应电压VC之间，用于在输入电晶体60截止时对电容70充电。电容70的电压准位会被充电到同于供应电压VC。一第一二极体62，其耦接于电容70与输入电晶体60之间，以依据控制讯号SOV导通输入电晶体60。
当反相缓冲电路80输出一逻辑高准位讯号时，反相缓冲电路80的输出电压是同于供应电压VC的电压准位。所以，用于导通输入电晶体60的电压为供应电压VC的电压准位的两倍。当供应电压VC高于一高输出电压准位时，控制讯号SOV会经由一控制电晶体65传送至输入电晶体60以截止输入电晶体60。控制电晶体65，其耦接于侦测电路100与输入电晶体60之间。一低压降(Low Drop-Out，LDO)稳压器300，其耦接于第一输出端SW，以依据供应电压VC产生输出电压VO并传送至第二输出端OUT。此外，侦测电路100依据供应电压VC的电压准位，而在侦测电路100的一致能端EN产生一致能讯号SEN。致能讯号SEN传送至低压降稳压器300，以在供应电压VC的电压准位低于一低输出电压准位时，截止供应电路20的输出电压VO。
请参阅图4，其为本发明侦测电路100的一较佳实施例的电路图。如图所示，稽纳二极体110、112是串联。稽纳二极体112更耦接于供应电路20的第一输出端SW，以侦测供应电压VC。稽纳二极体110耦接于一电阻115，电阻115更耦接于一电晶体120。电阻115用于在供应电压VC的电压准位高于稽纳二极体110以及112的电压时导通电晶体120。一电晶体125，其并联于稽纳二极体112。当电晶体120导通时，电晶体125将短路稽纳二极体112，以达到一迟滞(hysteresis)的目的，以用于侦测供应电压VC是否过高。稽纳二极体110、112的电压决定该高输出电压准位。
一电晶体140，其耦接于电晶体120以及第一输出端SW。电晶体140依据电晶体120的导通状态而导通。一电阻116，其耦接于第一输出端SW、电晶体125、140，进而提供一偏压至电晶体125、140。一电阻117，其耦接于电晶体140以及一缓冲电路129，以用于在电晶体120导通时驱动缓冲电路129。缓冲电路129更耦接于供应电路20的控制电晶体65，以在供应电压VC的电压准位高于该高输出电压准位时，产生控制讯号SOV而截止输入电晶体60。
一稽纳二极体150，其亦耦接于第一输出端SW以侦测供应电压VC。一电阻155，其耦接于稽纳二极体150以及一电晶体165，一旦供应电压VC的电压准位高于该低输出电压准位时则导通电晶体165。稽纳二极体150的稽纳电压是决定该低输出电压准位。一电阻156，其耦接于第一输出端SW以及一电晶体170。电晶体170更耦接于第一输出端SW以及电晶体165，电晶体170在供应电压VC的电压准位低于低输出电压准位时产生致能讯号SEN。
请参阅图5，其为本发明的电压稳压器的另一较佳实施例的电路图。此实施例耦接于整流电路10的一供应电路30的导通与截止是同步于线电压VAC。供应电路30仅能在输入电压VIN低于一高输入电压准位时被导通，如此可降低输入电晶体60的切换损耗以及增进电压稳压器的效率。
请参阅图6，其为输入电压VIN的波形。当输入电压VIN低于一临界电压VT时，输入电压VIN的电源可以传送至第一输出端SW。临界电压VT与高输入电压准位相关。供应电路30包括有一侦测端DET，其经由一分压电路40而耦接于输入电压VIN。分压电路40耦接于输入电压VIN以及侦测端DET。分压电路40包括有电阻41、42，电阻41、42是相互串联。电阻41、42是决定高输入电压准位。
请参阅图7，其为图5电压稳压器的供应电路30的一较佳实施例的电路图。如图所示，供应电路30包含有输入电晶体60，其耦接于输入端IN而接收输入电压VIN，以在第一输出端SW提供该供应电压VC。上述的输入电压VIN为电压源。一侦测电路200，其耦接于第一输出端SW以及侦测端DET，以在控制端OV产生控制讯号SOV。侦测电路200是依据侦测端DET的一电压VDET以及供应电压VC的电压准位产生控制讯号SOV。侦测端DET的电压VDET是与输入电压VIN相关。充电泵电路61，其耦接于侦测电路200以及输入电晶体60，以依据控制讯号SOV导通输入电晶体60。
充电泵电路61，其包含有反相缓冲电路80，其耦接于侦测电路200以接收控制讯号SOV。电容70，其耦接于反相缓冲电路80。第二二极体63，其耦接于电容70与供应电压VC之间，用于在输入电晶体60截止时对电容70充电。电容70的电压准位会被充到与供应电压VC相同。第一二极体62，其耦接于电容70与输入电晶体60之间，以依据控制讯号SOV导通输入电晶体60。当反相缓冲电路80输出逻辑高准位讯号时，反相缓冲电路80的输出电压是同于供应电压VC的电压准位。所以，用于导通输入电晶体60的电压为供应电压VC的电压准位的两倍。当供应电压VC的电压准位高于高输出电压准位或者/以及输入电压VIN的电压准位高于高输入电压准位时，控制讯号SOV会经由控制电晶体65传送至输入电晶体60以截止输入电晶体60。
低压降稳压器300，其耦接于第一输出端SW，以依据供应电压VC产生输出电压VO，并传送于第二输出端OUT。此外，侦测电路200依据供应电压VC的电压准位，而在侦测电路200的致能端EN产生致能讯号SEN。致能讯号SEN传送至低压降稳压器300，以在供应电压VC的电压准位低于低输出电压准位时，截止供应电路30的输出电压VO。
请参阅图8，其为本发明侦测电路200的一较佳实施例的电路图。如图所示，稽纳二极体210、212是串联。稽纳二极体212更耦接于第一输出端SW，以侦测供应电压VC。稽纳二极体210耦接于一电阻215。电阻215更耦接于一电晶体220。电阻215用于在供应电压VC的电压高于稽纳二极体210以及212的电压时导通电晶体220。一电晶体225，其并联于稽纳二极体212。当电晶体220导通时，电晶体225将短路稽纳二极体212，以达到迟滞(hysteresis)的目的，进而侦测供应电压VC是否过高。稽纳二极体210、212的电压决定该高输出电压准位。
一电晶体240，其耦接于电晶体220。电晶体240依据电晶体220的导通状态而导通。一电阻216，其耦接于第一输出端SW、电晶体225、240，以提供一偏压至电晶体225、240。一电阻217，其耦接于电晶体240以及一或闸缓冲电路230的一输入端，以用于在电晶体220导通时驱动或闸缓冲电路230。或闸缓冲电路230的另一输入端是耦接于侦测电路200的侦测端DET，或闸缓冲电路230的一输出端则耦接于供应电路30的控制电晶体65，以在供应电压VC的电压准位高于该高输出电压准位及/或输入电压VIN的电压准位高于该高输入电压准位时，产生控制讯号SOV以截止供应电路30的输入电晶体60。
一稽纳二极体250，其亦耦接于第一输出端SW以侦测供应电压VC。一电阻255，其耦接于稽纳二极体250以及一电晶体265，一旦供应电压VC的电压准位高于该低输出电压准位时则导通电晶体265。稽纳二极体250的稽纳电压是决定该低输出电压准位。一电阻256，其耦接于第一输出端SW以及一电晶体270。电晶体270更耦接于第一输出端SW以及电晶体265，电晶体270在供应电压VC的电压准位低于低输出电压准位时产生致能讯号SEN。
请参阅图9，其为本发明的低压降稳压器300的电路图。如图所示，其包括有一运算放大器310、一传输元件320与电阻325、351、352。运算放大器310，其包括有一参考电压VREF，参考电压VREF耦接于运算放大器310的一负输入端。电阻352，其耦接于运算放大器310的一正输入端。致能讯号SEN传送至运算放大器310，以提供电源至运算放大器310让运算放大器310运作。传输元件320，其耦接于运算放大器310、第一输出端SW以及第二输出端OUT。一旦，致能讯号SEN禁能时，运算放大器310与传输元件320亦随之禁能。电阻351，其耦接于运算放大器310的正输入端、传输元件320以及第二输出端OUT。电阻325，其耦接于传输元件320，传输元件320可为电晶体。
以上所述，仅为本发明一较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利范围内。
权利要求
1.一种电压稳压器，其特征在于，其包含有一输入电晶体，耦接一电压源并提供一供应电压；一侦测电路，耦接于该电压源与该供应电压，并依据该电压源的电压准位与该供应电压的电压准位产生一控制讯号与一致能讯号；一充电泵电路，耦接于该侦测电路与该输入电晶体，并依据该控制讯号导通该输入电晶体；一控制电晶体，耦接于该侦测电路与该输入电晶体，并依据该控制讯号截止该输入电晶体；其中，该致能讯号控制该电压稳压器的输出。
2.如权利要求1所述的电压稳压器，其特征在于，该侦测电路的该控制讯号将在该电压源的电压准位高于一高输入电压准位时截止该输入电晶体。
3.如权利要求1所述的电压稳压器，其特征在于，该侦测电路的该控制讯号将在该供应电压的电压准位高于一高输出电压准位时截止该输入电晶体。
4.如权利要求1所述的电压稳压器，其特征在于，该侦测电路的该致能讯号将在该供应电压的电压准位低于一低输出电压准位时截止该电压稳压器的输出。
5.如权利要求1所述的电压稳压器，其特征在于，该侦测电路经由一分压电路耦接于该电压源。
6.如权利要求1所述的电压稳压器，其特征在于，该充电泵电路包含有一反相缓冲电路，接收该控制讯号；一电容，耦接于该反相缓冲电路；一第一二极体，耦接于该电容与该输入电晶体，并依据该控制讯号导通该输入电晶体；一第二二极体，耦接于该电容与该供应电压，并在该输入电晶体截止时对该电容充电。
7.一种电压稳压器，其特征在于，其包含有一输入电晶体，耦接一电压源并提供一供应电压；一侦测电路，耦接于该供应电压，并依据该供应电压的电压准位产生一控制讯号；一充电泵电路，耦接于该侦测电路与该输入电晶体，并依据该控制讯号导通该输入电晶体；一控制电晶体，耦接于该侦测电路与该输入电晶体，并依据该控制讯号截止该输入电晶体。
8.如权利要求7所述的电压稳压器，其特征在于，该侦测电路更依据该供应电压的电压准位产生一致能讯号，该致能讯号开启/截止该电压稳压器的输出。
9.如权利要求8所述的电压稳压器，其特征在于，该侦测电路的该致能讯号在该供应电压的电压准位低于一低输出电压准位时截止该电压稳压器的输出。
10.如权利要求7所述的电压稳压器，其特征在于，该侦测电路的该控制讯号在该供应电压的电压准位高于一高输出电压准位时截止该输入电晶体。
11.如权利要求7所述的电压稳压器，其特征在于，该充电泵电路包含有一反相缓冲电路，接收该控制讯号；一电容，耦接于该反相缓冲电路；一第一二极体，耦接于该电容与该输入电晶体，并依据该控制讯号导通该输入电晶体；一第二二极体，耦接于该电容与该供应电压，并在该输入电晶体截止时对该电容充电。
12.一种电压稳压器，其特征在于，其包含有一输入电晶体，耦接一电压源并提供一供应电压；一侦测电路，耦接于该电压源，并依据该电压源的电压准位产生一控制讯号；一充电泵电路，耦接于该侦测电路与该输入电晶体，并依据该控制讯号导通该输入电晶体；一控制电晶体，耦接于该侦测电路与该输入电晶体，并依据该控制讯号截止该输入电晶体。
13.如权利要求12所述的电压稳压器，其特征在于，该侦测电路的该控制讯号将在该电压源的电压准位高于一高输入电压准位时截止该输入电晶体。
14.如权利要求12所述的电压稳压器，其特征在于，该侦测电路经由一分压电路耦接于该电压源。
15.如权利要求12所述的电压稳压器，其特征在于，该充电泵电路包含有一反相缓冲电路，接收该控制讯号；一电容，耦接于该反相缓冲电路；一第一二极体，耦接于该电容与该输入电晶体，并依据该控制讯号导通该输入电晶体；一第二二极体，耦接于该电容与该供应电压，并在该输入电晶体截止时对该电容充电。
全文摘要
本发明是有关于一种高效率的电压稳压器，其包含有一输入电晶体，输入电晶体耦接一电压源以提供一供应电压；一侦测电路，其耦接于电压源与供应电压，以依据电压源的电压准位与供应电压的电压准位产生一控制讯号与一致能讯号；一充电泵电路，其耦接于侦测电路与输入电晶体，以依据控制讯号导通输入电晶体；一控制电晶体，其耦接于侦测电路与输入电晶体，以依据控制讯号截止输入电晶体。
文档编号H02M7/04GK1908841SQ20061010971
公开日2007年2月7日 申请日期2006年8月7日 优先权日2006年8月7日
发明者杨大勇, 黄伟轩 申请人:崇贸科技股份有限公司