Dc-dc转换器的制作方法

专利名称：Dc-dc转换器的制作方法
技术领域：
本发明涉及一种可以降低泄露磁通及寄生电感、且散热性出色的小型 DC—DC转换器。
背景技术：
移动电话、便携信息终端PDA、笔记本型计算机、便携式音乐/视频 播放器、数码相机、摄像机等各种便携式电子设备，大多具备DC—DC转 换器作为将电源电压变换成工作电压的装置。作为DC—DC转换器的电路 的一个例子，图26表示了由输入电容器Cin、输出电容器Cout、输出电 感Lout以及包含控制电路CC等的半导体集成电路IC构成的降压型DC 一DC转换器的电路。在降压型DC—DC转换器中，根据控制信号对半导 体集成电路IC内的开关元件(例如场效应晶体管)进行开关，将直流输 入电压Vin降压为输出电压Vout[=Ton/(Ton+Toff) XVin(Ton是导通开关 元件的时间，Toff是截止的时间)]。即使输入电压Vin变动，通过调整 Ton与Toff的比率，也能够稳定地输出一定的输出电压Vout。
图27表示了半导体集成电路IC内的开关元件的电路的一个例子。在 硅半导体基板上形成有控制电路CC，所述控制电路CC用于控制使MOS 晶体管SW1、 SW2交替导通/截止的开关动作。由于控制电路CC自身是 公知的，所以省略其说明。输入电容器Cin的设置目的在于使输入电压 Vin过渡时稳定化、及防止电压脉冲(spike)，但能够省略。用于输出直 流电压Vout的滤波电路(平滑电路)通过进行电流能量的蓄积和放出的 输出电感Lout、和进行电压能量的蓄积和放出的输出电容器Cout的组合 而构成。
为了DC—DC转换器的小型化等，开关频率日益增高，当前正在使用 以lMHz的频率进行开关的DC—DC转换器。而且，对于CPU等半导体 装置而言，与高速化及高功能化一同，工作电压的降低及高电流化也在不
断发展，因此，DC — DC转换器的输出也被要求低电压化及高电流化。但
是，如果工作电压降低，则半导体装置容易受到DC—DC转换器的输出电
压的变动(脉动)的影响。为了防止这种情况，还提出了一种将开关频率
进一步提升到2 10MHz程度的DC—DC转换器。
图28表示了升压型DC—DC转换器的电路构成例。该DC—DC转换 器由输入电感Lin、输出电容器Cout及包含控制电路CC的半导体集成电 路IC构成。通过对导通、截止开关元件的时间进行调整，可得到比输入 电压Vin高的输出电压Vout。
作为DC—DC转换器的其他例子，图29表示了由输入电容器Cin、 输出电容器Cout、输出电感Loutl、 Lout2及包含控制电路CC的半导体集 成电路IC构成的多相降压型DC—DC转换器。多态型DC—DC转换器具 有多个开关电路，按照开关周期不重合的方式以不同的相位使开关电路多 相动作，由平滑电路合成各开关电路的输出电流。由此，不仅可使各路径 低电流化，而且能够抑制脉动。
在这样的电路构成中，由于表观动作频率是开关频率的n倍，所以， 可以将开关频率设为1/n。因此，不需要使用高频特性出色的输出电感 Loutl、 Lout2，可以利用Q值高的电感等，使得部件的选择范围变宽。对 于多态型DC—DC转换器而言，在2相型中以180。的相位差动作，在3 相型中以120°的相位差动作。随着相数m的增加，电感的数量也要增加， 但由于必要的电感为1/m，所以，可利用小型的电感或Q值高的电感，由 此，DC—DC转换器不会显著增大。
这样的DC—DC转换器， 一般将含有开关元件及控制电路CC的半导 体集成电路IC (有源元件)、电感或电阻等无源元件，作为分立电路构成 在形成有连接线路的印刷电路基板等电路基板上。无源元件中至少需要几 yH左右电感的电感器，占有电路基板很大的面积，难以实现小型化。并 且，由于电路基板上需要连接有源元件和无源元件的图案，所以，作为分 立电路而构成的DC—DC转换器的小型化存在限制。
为了小型化，提出了一种将半导体集成电路与电感器复合一体化的方 案。例如特开2004 — 063676号公开了一种DC—DC转换器(参照图30)， 其具备具有连接端子(柱状端子)ST的印刷电路基板PB、与连接端子ST连接的芯片电感器CI、以及安装在印刷电路基板PB的半导体集成电 路IC，芯片电感CI与半导体集成电路IC被上下重叠配置。而且，特开
2005 — 124271号也公开了一种DC—DC转换器(参照图31)，其在内置 有平滑用电感器SI的玻璃环氧多层基板MS的上面配置半导体集成电路 IC及平滑用电容器SC，通过多层基板MS上的布线来连接平滑用电感器 SI、平滑用电容器SC及半导体集成电路IC。
在特开2004 — 063676号及特开2005 — 124271号的DC—DC转换器 中，由于不需要用于连接有源元件及无源元件的布线图案，所以，可以减 小安装面积，但存在下述问题。
第一个问题是，无法将需要几y H左右电感的电感器CI像半导体集 成电路IC那样小型化。对于特开2004 — 063676号的DC—DC转换器而言， 由于必须使印刷电路基板PB比大型的芯片电感器CI大一圈，所以，无法 实现小型化，而且，会相应地增加印刷电路基板PB及柱状端子ST的厚 度量。在特开2005—124271号的DC—DC转换器中，构成为在玻璃环氧 多层基板MS的横向产生磁通的电感器SI，由于磁路截面积小，所以为了 得到希望的电感就必须增加层叠线圈绕数，因此，难以实现小型化。另外， 对应层叠线圈绕数的增加，直流电阻也会增大，将导致输出电压Vout降 低，从而存在着DC—DC转换器的变换效率降低的问题。
第二个问题是电感的泄露磁通。在特开2004 — 063676号及特开2005 —124271号的DC—DC转换器中，由于半导体集成电路和电感器接近配 置，所以，必须充分降低电感器的泄露磁通。图32表示了从层叠电感器 (通过电绝缘层(虚设绝缘层)与线圈图案交替层叠，且线圈图案的端部 顺次连接而形成层叠线圈，最外侧的端部与外部电极连接)产生的磁通。 由层叠线圈产生的磁通通过虚设绝缘层，但如果虚设绝缘层不是非磁性 的、或不充分厚，则磁通会泄露一部分。泄露磁通会作为噪声作用于半导 体集成电路等的周围电子部件。并且，当如特开2005 — 124271号那样， 在多层基板上具有连接有源元件及无源元件的图案时，泄露磁通还会在连 接图案中感应电流，产生噪声。
为了防止泄露磁通，需加厚虚设绝缘层。而且，为了防止磁通向侧面 泄露，需要减小层叠线圈直径、或增厚虚设绝缘层、或者增大层叠线圈外
周的区域。但是，如果减小层叠线圈直径，则由于相应地线圈图案的层数 增多，所以，导致层叠电感器变厚，工时也增加，并且还增大了直流电阻。 如果加厚虚设绝缘层，则层叠电感器变厚。另外，如果增大层叠线圈外周 的区域，则多层基板将大型化。
第三个问题是寄生电感。电路元件的连接线路自身也具有寄生电感。
例如在图27所示的降压型DC—DC转换器中，如果寄生电感与晶体管开 关SW1的源极侧串联连接，则在晶体管开关SW1截止时，会在具有寄生 电感的连接电路中产生逆起电力，使得晶体管开关SW1的源极端子的电 压上升。因此，导通损失变大，导致变换效率降低。
当如特开2004 — 063676号及特开2005 — 124271号那样，在印刷电路 基板形成线路图案时，不形成使变化效率降低程度的电感器，但在利用了 磁性体的多层基板10上设置线路图案时，会产生大的电感。
第四个问题是在半导体集成电路中产生的热。如果散热不充分，则晶 体管开关有可能因为热而失控。而且，当在构成电感器的绝缘层中使用了 磁性体时，电感会变动，导致变换效率降低。

发明内容
因此，本发明的目的在于，提供一种可降低泄露磁通及寄生电感、且 散热性出色的小型DC—DC转换器。
本发明的DC—DC转换器，在具备连接多个导体线路而成的层叠线圈 的软磁性多层基板上，安装有包括开关元件及控制电路CC的半导体集成 电路部件，其中，所述半导体集成电路部件，具备输入端子、输出端子、 用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行 可变控制的第二控制端子和多个接地端子，所述多层基板，具备形成在 第一主面的第一外部端子、形成在第一主面及/或其附近的内层的第一连接 布线、在所述多层基板的侧面与所述层叠线圈的外周之间形成的第二连接 布线、和形成在第二主面的第二外部端子，所述半导体集成电路部件的端 子，与所述多层基板的第一外部端子连接，所述第一外部端子的至少一部 分通过所述第一连接布线及所述第二连接布线与所述第二外部端子电连 接，所述输入端子或所述输出端子通过所述层叠线圈与所述第二外部端子 连接。
优选在多层基板的外表面形成覆盖涂层玻璃，并优选在内部形成绝缘层。
还可以形成是所述半导体集成电路部件的多个输出端子与不同的层 叠线圈的一方端部连接、所述层叠线圈的另一方端部与公共的第二外部端 子连接的多态型DC — DC转换器。为了降低多个层叠线圈的磁耦合，优选 多个层叠线圈在多层基板的水平方向排列，相邻的线圈的巻绕方向不同。
所述半导体集成电路部件具备负反馈端子，和与所述输出端子连接的 层叠线圈的另一方端部连接。可以借助电阻连接负反馈端子和层叠线圈的 另一方端部。所述电阻可以是芯片电阻、也可以是形成于多层基板的印刷 电阻。
在多层基板的第一主面形成的第一外部端子上，安装作为用于防止电 压脉冲与输出直流电压的滤波电路(平滑电路)而使用的电容元件，将所 述半导体集成电路部件的输入端子及/或输出端子与地线连接。通过将电容
元件安装到多层基板，可以降低DC—DC转换器占有电路基板的面积。而 且，通过安装电容元件，可降低基于第一及第二连接布线等的寄生电感的 影响。
多层基板具备连接半导体集成电路部件的多个接地端子的公共第一 连接布线，优选所述公共第一连接布线通过多个第二连接布线与第二外部 端子连接。根据该构成，不仅可以降低半导体集成电路部件与地线之间的 寄生电感，而且，可有效地使由半导体集成电路部件产生的热散失。
优选第二连接布线由形成在多层基板的侧面的带状导体形成。根据该 构成，与在多层基板内设置第二连接布线的情况相比，会减少寄生电感。 从多层基板的第一主面开始遍及第二主面形成凹层(凹陷)，在其底部以 带状导体或侧面通孔形成第二连接布线。由此，能够降低寄生电感、将其 他安装部件配置在多层基板侧面附近，从而可提高电路基板上部件的安装 密度。
第二连接布线可以通过连接沿厚度方向重合的多个通孔而形成。如果 在多层基板内形成通孔，则寄生电感会增大，但可以提高电路基板上部件 的安装密度。由于降低了寄生电感，所以，可以使通孔的至少一部分露出
在多层基板的侧面。
也可以按照一部分露出在所述多层基板的侧面的方式，将第二连接布 线形成在多层基板内。例如在降压型DC — DC转换器中，使输入端子与半 导体集成电路部件之间的第二连接布线、与半导体集成电路部件的负反馈 端子连接的第二连接布线等露出在侧面，可以降低电感，即使寄生电感串 联连接，也会在多层基板内形成在特性上不会产生问题的第二连接布线的 部分，从而，可防止因寄生电感引起的特性劣化、能够提高部件的安装密 度。
多层绝缘基板是具有4个侧面的方形状，优选在所有的侧面具有连接 地线的第二外部端子。根据这样的构成，可防止从多层基板的侧面泄露磁 通。
可以使第一连接布线的宽度朝向第二连接布线变宽。根据这样的构 成，由半导体集成电路部件产生的热可经由第一连接布线被释放，并且， 经由与第一连接布线连接的第二外部端子向电路基板放出。
优选多层基板在层叠线圈的至少内侧区域具有阻碍磁通的通过、使层 叠线圈的直流重叠特性提高的磁隙。
优选多层基板具备层叠线圈形成部、和位于其上下的上绝缘层部及下 绝缘层部。在上下绝缘层部没有形成层叠线圈用的导体线路。通过至少在 上绝缘层部或下绝缘层部内，于层叠线圈内侧区域设置磁隙，可以阻碍磁 通向外部通过，降低泄露磁通。磁隙可以是空隙，也可以由非磁性体、电 介质或导磁率比形成多层基板的磁性材料低的磁性体形成。
根据本发明优选的其他实施方式，为了降低泄露磁通，在上绝缘层部 具备以导体图案形成的磁屏蔽。优选所述磁屏蔽形成在多层基板的表面、 或在上绝缘层部或下绝缘层部内形成在层叠线圈的内侧区域。根据本发明 又一优选实施方式，在多层基板的至少第一主面，于层叠线圈的内侧区域 内设置凹部。
优选半导体集成电路部件安装在层叠线圈的内侧区域。半导体集成电 路部件可以是裸片和封装的任意一种。优选半导体集成电路部件与多层基 板的连接通过引线结合或倒装芯片法安装来进行。
优选在多层基板的至少第一主面具备由覆盖涂层玻璃、电介质、或低
导磁率的磁性体构成的绝缘体层。在绝缘层之上或之间形成第一连接布 线。
优选由树脂层、或与接地的第一连接布线连接的金属壳覆盖多层基板 的第一主面。根据这样的构成，可使装配工对部件的操作变得容易，不仅 能够保护安装部件，还可以降低外部噪声的影响。
发明效果
将半导体集成电路IC与电感器复合一体的本发明DC — DC转换器， 可以实现小型化，降低来自多层基板的泄露磁通，降低寄生电感，并使得 半导体集成电路ic的散热性等出色。


图1是表示本发明一个实施方式的DC—DC转换器的立体图。 图2是表示本发明一个实施方式的DC—DC转换器所使用的多层绝缘 基板的立体图。
图3是表示本发明一个实施方式的DC—DC转换器所使用的多层绝缘 基板的内部构造的立体图。
图4是表示由本发明一个实施方式的DC—DC转换器所使用的多层绝
缘基板上形成的层叠线圈产生的磁通的流动的剖面图。
图5是表示本发明一个实施方式的DC—DC转换器所使用的多层绝缘
基板的分解立体图。
图6是表示本发明另一个实施方式的DC—DC转换器所使用的多层绝 缘基板的内部构造的剖面图。
图7是表示本发明又一实施方式的DC—DC转换器所使用的多层绝缘
基板的内部构造的剖面图。
图8是表示本发明又一实施方式的DC—DC转换器所使用的多层绝缘 基板的内部构造的剖面图。
图9是表示本发明又一实施方式的DC—DC转换器所使用的多层绝缘 基板的内部构造的剖面图。
图10是表示本发明又一实施方式的DC—DC转换器所使用的多层绝 缘基板的内部构造的剖面图。图11是表示本发明又一实施方式的DC —DC转换器所使用的多层绝 缘基板的内部构造的剖面图。
图12是表示本发明又一实施方式的DC—DC转换器所使用的多层绝 缘基板的立体图。
图13是表示本发明又一实施方式的DC—DC转换器所使用的多层绝 缘基板的立体图。
图14是表示本发明又一实施方式的DC—DC转换器所使用的多层绝
缘基板的局部分解立体图。
图15是表示由本发明又一实施方式的DC—DC转换器所使用的多层
绝缘基板上形成的层叠线圈产生的磁通的流动的剖面图。
图16是表示本发明又一实施方式的DC—DC转换器所使用的多层绝
缘基板的立体图。
图17是表示图16的多层绝缘基板的一部分的放大立体图。
图18是表示本发明又一实施方式的DC—DC转换器所使用的多层绝
缘基板的局部分解立体图。
图19是表示由本发明又一实施方式的DC—DC转换器所使用的多层
绝缘基板上形成的层叠线圈产生的磁通的流动的剖面图。
图20是表示本发明又一实施方式的DC—DC转换器的立体图。
图21是表示本发明又一实施方式的DC—DC转换器所使用的多层绝
缘基板的立体图。
图22是表示本发明又一实施方式的DC—DC转换器的立体图。
图23是表示本发明又一实施方式的DC—DC转换器所使用的多层绝
缘基板的局部分解立体图。
图24是表示本发明又一实施方式的DC—DC转换器的图。
图25是表示本发明又一实施方式的DC—DC转换器所使用的多层绝
缘基板的立体图。
图26是表示DC—DC转换器的电路的一个例子的图。 图27是表示DC—DC转换器的电路的另一个例子的图。 图28是表示DC—DC转换器的电路的又一例子的图。 图29是表示DC—DC转换器的电路的又一例子的图。图30是表示现有的其他DC — DC转换器的立体图。
图31是表示现有的DC—DC转换器的立体图。
图32是表示在多层基板内设置的层叠电感器的泄露磁通的剖面图。
具体实施例方式
图1表示本发明一个实施方式的DC—DC转换器，图2表示DC—DC 转换器所使用的多层基板，图3表示多层基板的内部构造，图4表示由形 成在多层基板的层叠线圈产生的磁通的流动，图5表示多层基板的层构成。 该DC—DC转换器具有与图26所示的降压型DC—DC转换器相同的等效 电路。
多层基板10通过层叠具有线圈图案的磁性绝缘层而成，具有对置的 第一主面及第二主面和连接二者的侧面。在第一主面上形成有用于安装 半导体集成电路部件IC的第一外部端子50a 50h、用于安装电容元件的 第一外部端子65a 65d、和第一连接布线60a 60g、 70a、 70b。在第二主 面上形成有用于和印刷电路基板连接的第二外部端子90(Vcon、Ven、Vdd、 Vin、 Vout、 GND)。在本实施方式中，第二外部端子90具有LGA (Land Grid Array)型的端子构造。
而且，还可以按照对安装在第一主面的半导体集成电路部件IC与电 容元件进行覆盖的方式，配置与第一连接布线70a、 70b连接的金属壳(未 图示)。金属壳，例如是将由不锈钢等钢材构成的薄板按照具有与顶板部 对置的壁部的方式形成为帽状，可以在不阻碍安装稳定性的程度下使壁部 的一部分开口。金属壳的表面被实施了镀Ni或镀Sn等导电性镀层。通过 利用焊锡或导电性粘结剂连接金属壳的壁部和第一连接布线70a、 70b，可 以遮断噪声、保护安装部件。
磁性绝缘层，由在树脂中分散了软性铁素体等烧结磁性体、或软性铁 素体、非晶质或微结晶软磁性合金等磁性粉末而形成的磁性粉末一树脂复 合材料等构成。软性铁素体优选是相对电阻率为1X103Q cm以上的Ni —Cu系、Ni—Zn系、Ni — Cu—Zn系、Mg—Zn系、Li一Zn系的尖晶石铁素 体、或高频特性出色的六方晶铁素体。
由软性铁素体构成的多层基板10优选通过LTCC(Low—Temperature Co—Fired Ceramics)法及印刷法形成。例如，通过刮板(doctor blade) 法、压延辊法等将软性铁素体的膏成形为生料薄板，在其上以规定的图案 印刷或涂敷Ag、 Cu或含有它们的合金导电膏。对这些生料薄板进行层叠， 根据导电膏及铁素体，以期望的温度(IO(TC以下)进行烧结。
由磁性粉末一树脂复合材料构成的多层基板10，在磁性粉末一树脂复 合材料的板上形成了通孔之后，通过镀敷法等在薄板表面形成Cu等金属 薄层。在其上涂敷光致抗蚀剂，进行图案化曝光，从布线及通孔以外的部 分除去光致抗蚀层，通过化学蚀刻除去金属薄层。由此，得到了具有通孔 并具有所希望的线圈图案的磁性粉末一树脂复合材料板。对具有线圈图案 的多个磁性粉末一树脂复合材料板进行层叠，通过加压，热压接，得到了 多层基板10。
线圈图案借助通孔(图中由黑圆球表示)等连接机构连接，构成层叠 方向的线圈(电感器)。多层基板IO所具有的多个绝缘层S1 S13中， 绝缘层S3 S12具有线圈图案。将绝缘层S3 S12与它们上下的绝缘层 Sl、 S2、 S13—同层叠，并依次借助通孔Lg3 Lg11连接线圈图案的端部。 绝缘层S3 S12构成层叠线圈形成部，绝缘层S1、 S2构成上绝缘层部， 绝缘层S12、 S13构成下绝缘层部。
层叠线圈的一端经由通孔Lgl、 Lg2从第一主面延伸出，与第一外部 端子50h连接。层叠线圈的另一端经由通孔V120、 V13o从第二主面延伸 出，与第二外部端子Vout连接，并且，经由通孔Vlo Vllo及第一连接 布线60e，与lC安装用的第一外部端子50e (与半导体集成电路部件的负 反馈端子连接)及电容器搭载用的第一外部端子65a连接。
在第二外部端子90上，对应于所连接的半导体集成电路部件IC的端 子，安装有Vcon、 Ven、 Vdd、 Vin、 Vout、 GND。第二外部端子90 (Vcon) 与半导体集成电路部件IC的输出电压可变控制用端子(第二控制端子) Vcon连接。第二外部端子卯(Ven)与半导体集成电路部件IC的输出的 ON/OFF控制用端子Ven连接。第二外部端子90 (Vdd)与半导体集成电 路部件IC的用于对开关元件进行ON/OFF控制的端子(第一控制端子) Vdd连接。第二外部端子90 (Vin)与半导体集成电路部件IC的输入端子 Vin连接。第二外部端子Vout与半导体集成电路部件IC的输出端子Vout
连接。第二外部端子90 (GND)与半导体集成电路部件IC的接地端子 GND连接。
在各层的线圈图案的外侧区域形成有多个通孔Vla V13p。各绝缘层 的通孔沿着多层基板的厚度方向(由层叠线圈产生的磁场方向)连接，形 成了连接第一连接端子50a 50h和第二连接端子90的第二连接布线80。
在本实施方式中，由于多个第二连接布线80包围层叠线圈的侧面(全 部四条边)、与第二外部端子90 (GND)连接，所以，可发挥磁屏蔽效 果，能够防止磁通从多层基板10的侧面漏出。
在多层基板10的上表面近似中央处安装着半导体集成电路部件IC， 并在其周围安装有输入电容器Cin及输出电容器Cout。第一外部端子50a 50h的配置由半导体集成电路部件IC的端子的位置决定，优选从第一主面 侧观察多层基板10时，在层叠线圈图案上形成在其内侧。第一连接布线 60a 60g按照尽量縮短的方式，从第一外部端子50a 50g朝向侧面方向 以放射状延伸，与通孔Vld Vlg、 Vlm Vlo连接。通过这样的构成， 即使当层叠线圈的磁通在第一主面泄露时，也能够降低泄露磁通与第一连 接布线交联(交鎖)，从而减少噪声。
多层基板10的第二主面上，在包括其中央部的广阔区域形成有第二 外部端子90 (GND)。通过包括另一个第二外部端子90的磁屏蔽效果， 会降低磁通向第二主面的泄露。第二外部端子90 (GND)与电路基板焊 锡连接，使从半导体集成电路部件IC产生的热有效地逃逸到电路基板。
本实施方式中，在上绝缘层部中具备磁隙GP1。磁隙GP1是空隙，或 由非磁性材料、电介质或低导磁率的磁性材料构成。空隙可以通过对板进 行冲压的方法、或由烧失性碳膏或树脂形成应该形成空隙的部分并进行烧 成的方法等，形成。另外，也可以通过对非磁性材料、电介质或低导磁率 的磁性材料的膏进行印刷或使其薄板化，来形成磁隙。形成磁隙GP1的材 料有8203系玻璃、Al203 — Si02系玻璃等玻璃类，Zn铁素体、Zr02、 Li20 A1203 4Si02、 Li20 A1203 2Si02、 ZrSi04、 CaZr03、 Si02、 Ti02、 W03、 Ta2Os、 Nb20s等。
由于磁隙GP1会增大磁阻，磁通。会主要从层叠线圈的内侧区域向层 叠线圈的外侧区域流动，使得在第一主面泄漏的磁通O的量减少。由于通
过磁隙GP1后的磁通在外侧的绝缘体层内流动，流向层叠线圈的外侧区域， 所以，与没有磁隙GP1的情况相比，泄露磁通相当程度地减少。
磁隙GP1的宽度为5um以上，优选为20ym以上。磁隙GP1形成在 包含层叠线圈的中心轴的区域，其面积优选是层叠线圈的内侧区域的1/2 以上。也可如图6所示，在多层基板10的几乎整个面形成磁隙GP1。
磁隙GP1也可如图7及8所示，设置在层叠线圈形成部。图7表示在 层叠线圈的内侧区域形成了磁隙GP1的情况，图8表示在多层基板10内 部的整个水平面(包括层叠线圈的内侧区域)形成了磁隙GP1的情况。这 些情况下，层叠线圈具有稳定的直流重叠特性。
磁隙GP1也可如图9及10所示，由平面分散的多个磁隙构成。图9 表示层叠线圈的内侧区域及外侧区域分别形成了磁隙的情况，图10表示 在层叠线圈的内侧区域于层叠方向的不同位置分散配置了多个磁隙GP1的 情况。此外，还可如图11所示，在多层基板中形成多个层叠线圈的情况 下，在层叠线圈间配置磁隙GP1与磁屏蔽SG1。
图12表示本发明另一实施方式的DC—DC转换器所使用的多层基板。 与第二外部端子90连接的第二连接布线80，是在多层基板的4个侧面形 成的带状电极图案。第二连接布线80可以由露出的通孔形成，也可以通 过导电膏的印刷或转印等形成。由于其他的构造与上述实施方式相同，因 此省略说明。通过在多层基板的表面形成第二连接布线80，可以降低寄生 电感。该DC—DC转换器模块不仅可以实现小型化，而且便显出优越的电 压变换效率。
图13表示本发明另一个实施方式的DC—DC转换器所使用的多层基 板。可以由通孔形成与第二外部端子卯连接的第二连接布线80，通孔从 形成在多层基板的4个侧面的阶差部露出到遍及第二主面的侧面。由于能 够焊接在露出于侧面的通孔，所以，与印刷电路基板的接合更加牢靠。而 且，还可以降低寄生电感。另外，本实施方式中在4个侧面具有阶差部， 但如果寄生电感串联连接，则也可以仅在设置有特性上不会产生问题的路 径的侧面设置阶差部。
本实施方式的另一个特征在于，在多层基板10的上绝缘层部具备以 导体图案形成的磁屏蔽SG1。图14表示多层基板中的层的一部分，图15
表示磁通的流动。磁屏蔽SG1与各线圈图案同样，通过导电膏的印刷形成。 如图15所示，由于磁通因磁屏蔽SG1而不向外漏出，所以可抑制泄露磁 通。本实施方式中仅在层叠线圈的内侧区域形成了磁屏蔽，但也可以形成
为广阔地覆盖通孔以外的部分。利用了这样的多层基板的DC—DC转换器
也可以实现小型化，且具有出色的电压变换效率。
图16表示本发明另一个实施方式的DC—DC转换器所使用的多层基 板。与第二外部端子90连接的第二连接布线80由通孔形成，但在多层基 板的4个侧面形成有遍及第一及第二主面间的凹层，在其凹陷处露出了通 孔。图17放大表示了图16的多层基板中由A表示的部分。由于在多层基 板的侧面形成的凹陷的底部，通孔以带状露出，所以，能够比图13的多 层基板以更宽的面积进行焊接连接，使得与电路基板的接合更加稳固。并 且，寄生电感也可与图12相同程度地降低。
本发明的另一个特征在于，在多层基板的第一主面及第二主面的层叠 线圈的内侧区域具备凹部。图18表示构成多层基板的层的一部分，图19 表示磁通的流动。多层基板的凹部hol、 ho2由在绝缘体层开设的贯通孔 形成。磁通O从层叠线圈的内侧区域通过位于其上下的上绝缘层部与下绝 缘层部，向层叠线圈的外侧区域流动，但如图19所示，凹部hol、 ho2宛 如磁隙一样发挥功能，抑制磁通贯通绝缘层向外部泄露。另外，图示的例 子中在第一及第二主面分别形成了凹部，但只要至少在安装半导体集成电 路部件的主面形成即可。利用这样的多层基板而构成的DC—DC转换器， 也可以实现小型化且具有出色的电压变换效率。
图20表示本发明又一实施方式的DC—DC转换器，图21表示上述 DC—DC转换器所使用的多层基板。本实施方式的DC—DC转换器是在多 层基板上具备2个层叠线圈的多态型。该多态型DC—DC转换器具有与图 29同样的电路构成。在多层基板内并列形成有2个层叠线圈(未图示)。 安装于层叠基板的半导体集成电路部件IC具有并联驱动开关电路部的控 制电路CC。形成于多层基板的第二外部端子90中的Vcon、 Ven、 Vdd、 Vin、 Vout及GND的表示与以上的说明同样，表示所连接的半导体集成 电路部件IC的端子。除了第二外部端子Vout隔着2个层点线圈(未图示) 与第一外部端子50hl、 50h2连接之外，本实施方式的DC—DC转换器与
上述实施方式几乎相同，因此，省略说明。利用了这样的多层基板的DC 一DC转换器，也能够实现小型化且可发挥出色的变换效率。
图22表示本发明又一实施方式的DC—DC转换器，图23表示上述 DC—DC转换器所使用的多层基板，图24表示DC—DC转换器的电路。 在本实施方式中，使第一连接布线的一部分朝向第二连接布线变宽。而且， 由多个通孔形成第二连接布线，对第一连接布线和第二外部电极进行连 接。通过如此构成，不仅会降低寄生电感，而且可有效释放从半导体集成 电路部件发出的热。而且，在本实施方式中，通过第一连接布线60z将与 层叠线圈的一端侧连接的第一外部端子50h与第二外部端子NC连接，以 便可容易地测定层叠线圈的电感。第二外部端子NC是不进行与形成在电 路基板的连接线路的连接的端子。
如果使多层基板小型化，则来自开关电路的噪声会经由地线侵入到控 制信号的路径，引起误动作。因此，本实施方式使连接开关元件SW2的 地线(功率系的地线)，与控制信号的路径的地线(源极系的地线)相分 离，与不同的第二外部端子PGND、 SGND连接。本实施方式的DC—DC 转换器也能够实现小型化且发挥出色的电压变换效率。
由LTCC法等形成的绝缘层优选由具有IO(TC以上的居里温度的软性 铁素体构成。这样的铁素体的组成可以根据电感器所要求的磁性特性(初 导磁率、损失、品质系数等)而适当选定，例如，优选以40 50摩尔％的 FeA、 20 40摩尔％的NiO、 10 20摩尔％的CuO、 2 20摩尔％的ZnO、 0. 3 7摩尔％的0)304为主要成分，相对于所述主成份的总量，含有4质量％以下 的Bi203，摩尔比满足l《NiO/Cu0《4， 0. 5《Cu0/Zn0《10，及1《Ni0/Zn0 《20的条件。该软性铁素体能够在95(TC以下烧结，具有12(TC以上的居 里温度Tc及10以上的初导磁率(频率100kHz)。而且，1 200腿z频率 范围下的复数导磁率的实数项为10以上，虚数项小于5。
在这样的软性铁素体中添加粘接剂、可塑剂、溶剂等作为料浆，通过 刮板法成形为生料薄板。在通过激光对各板进行开孔之后，网板印刷导电 膏(例如Ag: 100%)，形成线圈图案、第一外部端子图案、第一连接布 线图案、第二连接布线用通孔、第二外部端子图案等。
优选磁隙GP1所利用的铁素体具有一4(TC以下的居里温度Tc。由于
居里温度Tc根据铁素体的主成份、即Fe^及ZnO的量会发生变化，所以， 考虑与形成绝缘层的铁素体的烧成收縮的匹配，来决定FeA及ZnO的量， 以使居里温度为一4(TC以下。作为这样的磁隙GP1用的铁素体，可举出由 主要成分为40 55摩尔％的Fe203、 40摩尔％以上的ZnO、剩余为Cu0构成 的Cu—Zn系铁素体(居里温度小于一4(TC，室温下不表现磁性)。通过 印刷这种铁素体的膏，可以形成磁隙GP1。
以下的实施例更加详细地说明了本发明，但本发明不限定于此。
实施例l、比较例l
制造具有图1 图5的构造的DC — DC转换器
利用主要成分由47.0摩尔％的Fe203、 36. 7摩尔呢的NiO、 11.0摩尔％ 的CuO、 5.0摩尔y。的Zn0及0. 3摩尔％的0)304构成，相对于主要成分的总 量含有1. 0质量％的81203的铁素体[居里温度Tc: 14(TC及初导磁率(频率 100kHz) : 25]，在通过LTCC法形成的各板上由Ag膏形成规定的线圈图 案。对绝缘层进行层叠，并进行压接及烧结，从而在绝缘层S2中形成 由45. 7摩尔％的Fe203、 4. 0摩尔％的Zn0、剩余为Cu0构成主要成分，以及 相对于主要成分的总量含有0. 3质量％的BiA的Cu—Zn系铁素体(居里 温度一6(TC)所构成的GP1，制作成连接有多个多层基板的母基板，所 述多层基板具有电感为3.3uH的层叠线圈。烧结在大气气氛的电炉中紧 接着脱脂进行，升温为15(TC/hr，在以900'C保持了一个小时之后，以约 300°C/hr降温。
对通过电镀在母基板的外面形成的导体图案实施Ni — P镀敷及Au镀 敷，形成了第一外部端子。通过焊接将半导体集成电路部件IC、电容器 Cin (IOiiF) 、 Cout (4.7uF)与各第一外部端子连接。然后，通过环氧 树脂密封部件搭载面，沿着预先形成于母基板的分割槽进行分割，得到了 4. 5mmX 3. 2mmX 1. 4mm的DC—DC转换器。
从上面观察多层基板时，层叠线圈的内侧区域的面积为4.2mm2，外 侧区域的面积为4.3mm2。层叠线圈形成部的厚度为0.3mm，上绝缘层部 及下绝缘层部的厚度都为0.2mm。磁隙为20wm，其形成面积为2. lmm2。 在对所得到的DC—DC转换器进行驱动，以便从3.6V的输入电压Vi获得 3.2V的输出电压Vo时，输出电流Io为150MA时的电压变换效率超过了 95%。
通过将具有鼓型铁素体磁芯的绕组型电感器(电感3.3 y H)与实施例 1相同的半导体集成电路部件IC及电容器Cin、 Cout —同安装于印刷电路 基板，制成了比较例1的DC—DC转换器。以与实施例1同样的条件对比 较例1的DC—DC转换器进行测定时，得到了与超过95%大致同等的电 压变换效率。
但是，实施例1的DC—DC转换器通过安装电容元件，可降低基于第 一及第二连接布线等的寄生电感的影响，并且在同等程度的电压变换率 下，大小不足比较例1的DC—DC转换器的约五分之一。而且，可抑制来 自电感器的泄露磁通，通过LGA等的端子构造，能够接近DC—DC转换 器地将其他的电路元件配置到印刷电路基板上，实现高密度的安装。
以上参照附图，对本发明的DC—DC转换器进行了说明，但本发明不 限定于图示的例子，还能够在本发明的思想范围内实施各种变更。例如图 25所示，可以由覆盖涂层覆盖多层基板的第一主面，在多层基板的第一主 面附近的内层形成第一连接布线。通过这样的构成，即使第一主面的第一 连接布线的间隔狭窄，也能够防止镀层的延伸、因剩余的悍锡引起的短路。 而且，即使增大第一外部端子，也不会与第一连接布线干涉。
由于使用与多层基板相同的绝缘体作为覆盖涂层，会增加寄生电感， 因此不优选。可以使用玻璃、电介质等非磁性材料或低导磁率的磁性材料 作为覆盖涂层。另外，如果在覆盖涂层上形成第一外部端子及第一连接布 线，则能够进一步降低基于第一连接布线的寄生电感，因此优选。
权利要求
1、一种DC-DC转换器，在具备连接多个导体线路而成的层叠线圈的软磁性多层基板上，安装有包括开关元件及控制电路的半导体集成电路部件，其中，所述半导体集成电路部件具备输入端子、输出端子、用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行可变控制的第二控制端子和多个接地端子，所述软磁性多层基板，具备形成在第一主面的第一外部端子、形成在第一主面及/或其附近的内层的第一连接布线、在所述多层基板的侧面与所述层叠线圈的外周之间形成的第二连接布线、和形成在第二主面的第二外部端子，所述半导体集成电路部件的端子，与所述多层基板的第一外部端子连接，所述第一外部端子的至少一部分通过所述第一连接布线及所述第二连接布线与所述第二外部端子电连接，所述输入端子或所述输出端子通过所述层叠线圈与所述第二外部端子连接。
2、 根据权利要求1所述的DC—DC转换器，其特征在于， 是所述半导体集成电路部件的多个输出端子与不同的层叠线圈的一方端部连接、所述层叠线圈的另一方端部与公共的第二外部端子连接的多 态型。
3、 根据权利要求1或2所述的DC—DC转换器，其特征在于， 所述半导体集成电路部件具备负反馈端子，与所述负反馈端子连接的所述第一外部端子和与所述输出端子连接的层叠线圈的另一端连接。
4、 根据权利要求1 3中任意一项所述的DC —DC转换器，其特征在于，在所述多层基板的第一主面形成的第一外部端子上连接着电容元件， 所述半导体集成电路部件的输入端子及/或输出端子与地线连接。
5、 根据权利要求1所述的DC—DC转换器，其特征在于， 所述多层基板具备连接所述半导体集成电路部件的多个接地端子的公共第一连接布线，所述公共第一连接布线与多个第二连接布线连接。
6、 根据权利要求1所述的DC — DC转换器，其特征在于， 所述第二连接布线，由形成在所述多层基板的侧面的带状导体形成。
7、 根据权利要求1所述的DC—DC转换器，其特征在于， 所述第二连接布线，由在厚度方向连通多个基板的通孔形成。
8、 根据权利要求7所述的DC—DC转换器，其特征在于， 所述通孔的至少一部分露出在所述多层基板的侧面。
9、 根据权利要求1所述的DC—DC转换器，其特征在于， 所述第二连接布线的一部分露出在所述多层基板的侧面，另外的第二连接布线形成在多层基板内。
10、 根据权利要求1所述的DC—DC转换器，其特征在于， 所述第一连接布线的宽度朝向所述第二连接布线变宽。
11、 根据权利要求1所述的DC—DC转换器，其特征在于， 在形成于所述多层基板的所述层叠线圈的至少内侧具有磁隙。
12、 根据权利要求11所述的DC—DC转换器，其特征在于， 所述多层基板具备层叠线圈形成部、和位于其上下的上绝缘层部及下绝缘层部，至少在所述上绝缘层部设置有所述磁隙。
13、 根据权利要求11或12所述的DC—DC转换器，其特征在于， 所述磁隙是空隙。
14、 根据权利要求11或12所述的DC—DC转换器，其特征在于， 所述磁隙由非磁性体、低导磁率的磁性体或电介质构成。
15、 根据权利要求1所述的DC—DC转换器，其特征在于， 所述多层基板具备层叠线圈形成部、和位于其上下的上绝缘层部及下绝缘层部，所述上绝缘层部具有以导体图案形成的磁屏蔽。
16、 根据权利要求1所述的DC—DC转换器，其特征在于， 所述多层基板，具备层叠线圈形成部、和位于其上下的上绝缘层部及下绝缘层部，至少在所述上绝缘层部的所述第一主面形成有凹部。
17、 根据权利要求1 16中任意一项所述的DC —DC转换器，其特征 在于，所述半导体集成电路部件被安装在所述第一主面的层叠线圈内侧区
18、 根据权利要求1 17中任意一项所述的DC—DC转换器，其特征在于，在所述多层基板的至少第一主面具备由玻璃、电介质、或低导磁率的 磁性体构成的绝缘体层。
19、 根据权利要求1 18中任意一项所述的DC—DC转换器，其特征 在于，所述多层基板的第一主面由树脂覆盖。
20、 根据权利要求1 19中任意一项所述的DC—DC转换器，其特征 在于，具备形成在所述多层基板的第一主面、且与第一连接布线连接的金属 壳，所述第一连接布线与地线连接。
全文摘要
本发明公开一种DC-DC转换器，在具备连接多个导体线路而成的层叠线圈的软磁性多层基板上，安装有包括开关元件及控制电路的半导体集成电路部件，其中，半导体集成电路部件具备输入端子、输出端子、用于控制所述开关元件的ON/OFF的第一控制端子、用于对输出电压进行可变控制的第二控制端子和多个接地端子，软磁性多层基板，具备形成在第一主面的第一外部端子、形成在第一主面及/或其附近的内层的第一连接布线、在所述多层基板的侧面与所述层叠线圈的外周之间形成的第二连接布线、和形成在第二主面的第二外部端子，半导体集成电路部件的端子，与多层基板的第一外部端子连接，第一外部端子的至少一部分通过第一连接布线及第二连接布线与第二外部端子电连接，输入端子或输出端子通过层叠线圈与第二外部端子连接。
文档编号H02M3/155GK101341646SQ20068004031
公开日2009年1月7日 申请日期2006年10月30日 优先权日2005年10月28日
发明者渡边光弘 申请人:日立金属株式会社