专利名称：低电容的静电放电保护设计的制作方法
技术领域：
本发明有关于低电容静电放电保护电路，特别有关于将静电放电保护检
测电路设置于VDD和VSS之间的低电容静电放电保护电路。
背景技术：
通常而言，集成电路需要静电放电保护(electrostatic discharge, ESD) 电路的保护，以避免内部电路结构被突来的静电放电电压破坏。图1表示公 知技术的静电放电保护电路100的电路图。如图1所示，静电放电保护电路 100包含一第一静电放电保护元件101、 一第二静电放电保护元件103、 一电 阻元件105。第一静电放电保护元件101以及第二静电放电保护元件103通 常可利用金属氧化物半导体晶体管、二极管或硅控整流器(Silicon Controlled. Rectifier, SCR)等实施。静电放电保护电路100连接于一连接 焊点107以及一内部电路109,用以防止静电放电电流从连接焊点107流至 内部电路109。 一般而言，从连接焊点107进入的静电放电电压会从第一静 电放电保护元件101或第二静电放电保护元件103被导掉，然而若电阻105 太小时电流会流经电阻105而进入内部电路109，进而造成内部电路109的 损坏，反之若电阻105太大，虽然内部电路109可较易被保护，但同时也造 成电路延迟增加不易高速操作的问题。
除了上述的缺点外，随着电路设计的进步，原先的静电放电保护电路已 经无法提供妥善的保护，因此新的静电放电保护电路不断的发展出来。图2 表示另一公知技术的静电放电保护电路200的电路图，其公开于美国专利公开号US 2003/0042498的专利中。如图2所示，静电》丈电保护电路200包含 一静电放电检测电路201，其连接至一输入焊点203以及一内部电路205，用 以检测是否有一静电放电电压产生，若有的话则产生一触发信号(电压或电 流)使静电放电保护元件207导通以把静电放电电压排除。在此例中，静电 放电保护元件207包含一N型金属氧化物半导体211以及一硅控整流器213。 静电放电保护电路200的其他详细动作与结构已公开于上述美国专利中，故
在此不再赘述。
然而，如图2所示，静电放电检测电路201具有一电容209,且N型金 属氧化物半导体211亦会具有一电容C。因此会影响从输入焊点203输入的 信号质量，且这样的情况在高速传输的电路特别明显。
发明内容
因此，本发明提出一种静电放电保护电路，其将静电放电检测电路置于 VDD和VSS之间以降低寄生电容。
本发明的实施例提供了一种静电放电保护电路，其包含 一静电放电检 测电路，连接于一第一电压源和一第二电压源之间，用来4企测一静电;^电电 压以产生一触发信号；以及一静电放电保护元件，具有一端连接第一电压源 和第二电压源其中之一，以及另一端连接一输入焊点，静电放电保护元件依 据触发信号进行静电放电保护。此静电放电保护电路可还包含一静电放电箝 制元件，连接于第一电压源、第二电压源以及静电放电检测电路，用来依据 触发信号动作。
通过上述的电路，可降低静电放电检测电路的寄生电容对输入焊点输入 信号的影响，使此电路可应用于高速输入输出接口电路。
图1表示公知技术的静电放电保护电路100的电路图。 图2表示公知技术的静电放电保护电路200的电路图。 图3表示根据本发明的第一较佳实施例的低电容静电放电保护电路的电 路图。
图4表示图3所示的低电容静电放电保护电路的详细图。 图5表示根据本发明的第二较佳实施例的低电容静电放电保护电路的电 路图。
图6表示根据本发明的第三较佳实施例的低电容静电放电保护电路的电 路图。
主要元件符号说明
100， 200静电》文电保护电路
300， 600低电容静电放电保护电路
101第一静电放电保护元件
103第二静电放电保护元件
105电阻元4牛
107， 203， 309输入焊点
109, 205， 311内部电3各
201， 301, 503, 605静电放电检测电路
207静电放电保护元件
209电容
211 N型金属氧化物半导体
213硅控整流器
303静电放电箝制元件
305, 503 P型硅控整流器
307, 603 二才及管
401 P型金属氧化物半导体晶体管
403 N型金属氧化物半导体晶体管
405电阻
407电容
501,601 N型硅控整流器
具体实施例方式
在说明书及权利要求当中使用了某些词汇来指称特定的元件。所属领域 中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同 一个 元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是 以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求当中 所提及的"包含，，为一开放式的用语，故应解释成"包含但不限定于"。以夕卜， "连接" 一词在此包含任何直接及间接的电气连接手段。因此，若文中描述 一第一装置连接于一第二装置，则代表该第一装置可直接电气连接于该第二 装置，或透过其他装置或连接手段间接地电气连接至该第二装置。
图3表示根据本发明的第一较佳实施例的低电容静电放电保护电路300 的电路图，其使用低电容的静电放电保护设计。如图3所示，低电容静电放 电保护电^各300包含一静电^:电^r测电路301、 一静电;^文电箝制元件303、 一P型硅控整流器305以及一二才及管307,用以防止静电》文电电流流入内部电^各 311。静电放电检测电路301连接至一第一电压源VDD以及一第二电压源VSS， 用来检测一静电放电电压(亦即一静电放电现象发生时)以产生一触发信号 Strig。 P型硅控整流器305依据触发信号Strig进行静电放电保护(亦即导 出静电放电电流)，在此实施例中触发信号Strig为一触发电流，用以控制P 型硅控整流器305。然而，P型硅控整流器305亦可以其他静电放电保护元件 代替，若P型硅控整流器305为其他静电放电保护元件，则触发信号Strig 不限定为触发电流。在本实施例中，静电放电箝制元件303亦用以排除静电 放电电压所产生的静电放电电流，亦由静电放电检测电路301的触发信号 Strig所控制。
低电容静电放电保护电路300的详细动作可如下所述当一静电放电事 件发生，而输入焊点309相对第二电压源Vss为一正电压时，静电放电电流 由输入焊点309进入并经由二极管307至第一电压源VDD,再经由静电放电 检测电路301流入静电放电箝制元件303 (亦即由静电放电检测电路301产 生一触发信号Strig给静电放电箝制元件303)，并同时输送静电放电电流至 P型硅控整流器305 (亦即由静电放电检测电路301产生一触发信号Strig给 P型硅控整流器305)。此时静电放电箝制元件303得以导通以有效地排除由 第一电压源VDD至第二电压源VSS的静电放电电流，而P型硅控整流器305 则利用静电放电检测电路301输送的静电放电电流降低了导通所需的触发电 压而加速导通速度，以更有效地排除由输入焊点309至第二电压源VSS的静 电》文电电 流。
图4表示图3所示的低电容静电放电保护电路的详细图，其使用低电容 的静电放电保护设计。在此例中，静电放电箝制元件303为一P型硅控整流 器，因此用以控制静电放电箝制元件303的触发信号Strig亦为一触发电流。 而静电放电检测电路301包含一 P型金属氧化物半导体晶体管401、 一 N型 金属氧化物半导体晶体管403、 一电阻405以及一电容407。 P型金属氧化物 半导体晶体管401的源极连接于第一电压源VDD。 N型金属氧化物半导体晶体 管403的源极连接于第二电压源VSS,且其栅极连接于P型金属氧化物半导 体晶体管401的初財及。电阻405的一端连接于第一电压源VDD，另一端连接 于P型金属氧化物半导体晶体管401以及N型金属氧化物半导体晶体管403 的栅极。电容407其一端连接于第二电压源VSS，另一端连接于P型金属氧
化物半导体晶体管401以及N型金属氧化物半导体晶体管403的栅极。须注 意的是，图4所示的结构仅用以举例，并非用以限定本发明，其他可实现相 同功能的结构亦应包含在本发明之内。
除了图3所示的静电保护电路300的外，根据本发明的静电保护电路还 可以其他方式呈现。举例来说，图3所示的静电保护电路300中的二极管307 可如图5所示般以一 N型硅控整流器501取代。在此例中，P型硅控整流器 503以及N型硅控整流器501皆为静电放电4企测电路505的触发信号Strig (触发电流)所控制。
或者，本发明的静电保护电路亦可以图6所示的结构实现，如图6所示， 静电保护电路600具有一 N型硅控整流器601以及一二极管603。 N型硅控整 流器601连接至第一电压源VDD以及输入焊点602，其亦由才全测电3各605所 产生的触发信号Strig而导通。二极管603连接至输入焊点602以及第二电 压源VSS之间。图5和图6的动作方式可由图3的描述轻易推得，故在此不 再赘述。
须注意的是，虽然上述皆以P型或N型硅控整流器作说明，但并非用以 限定本发明，其他可受静电放电检测电路所控制的静电放电保护元件如金属 氧化物半导体场效晶体管等皆可运用在本发明中。此外，由于静电放电箝制 元件用以协助排除静电放电电流，并非本发明的必要元件，因此根据本发明 的低电容静电放电保护电路亦可不包含静电放电箝制元件。
根据上述的电路，由于静电放电检测电路从输入焊点与VSS之间被移至 VDD和VSS之间。因此可降低静电放电检测电路的寄生电容对输入焊点输入 信号的影响，使根据本发明的静电放电检测电路具备低寄生电容特性，可应 用于高速输入输出接口电路。而且，由于静电放电检测电路从输入焊点与VSS 之间被移除，故可节省芯片的使用面积。
而且，若使用硅控整流器作为静电放电保护元件时，因相关技术已相当 成熟(例如0. 13或更先进CMOS制程)，因此不会受到传统CMOS制程栓锁作用 (Latch-up)的影响。而且，因为硅控整流器的低维持电压(Holding Voltage) 已高于芯片工作中的最小电压，因此将不再受到栓锁的作用而影响整体芯片 的正常工作。更好的是，若使用P型硅控整流器，其耐受度比二极管来得佳， 且寄生电容比二极管更低。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所进行的等效变化与修改，皆应属本发明的涵盖范围。
权利要求
1. 一种低电容静电放电保护电路，其使用低电容的静电放电保护设计，包含一静电放电检测电路，连接于一第一电压源和一第二电压源之间，用来检测一静电放电电压以产生一触发信号；以及一静电放电保护元件，具有一端连接该第一电压源和该第二电压源其中之一，以及另一端连接一输入焊点，该静电放电保护元件依据该触发信号进行静电放电保护。
2. 如权利要求1所述的低电容静电放电保护电路，其中该静电放电保护 元件为一硅控整流器。
3. 如权利要求2所述的低电容静电放电保护电路，其中该硅控整流器为 一P型硅控整流器，其一端连接于该第二电压源，且该低电容静电放电保护 电路还包含一二极管连接于该第一电压源以及该P型硅控整流器之间。
4. 如权利要求2所述的低电容静电放电保护电路，其中该硅控整流器为 一P型硅控整流器，其一端连接于该第二电压源，且该低电容静电放电保护 电路还包含一 N型硅控整流器连接于该第一电压源以及该P型硅控整流器之 间。
5. 如权利要求2所述的低电容静电放电保护电路，其中该硅控整流器为 一N型硅控整流器，其一端连接于该第一电压源，且该低电容静电放电保护 电路还包含一二极管连接于该第二电压源以及该N型硅控整流器之间。
6. 如权利要求1所述的低电容静电放电保护电路，其还包含有 一静电放电箝制元件，连接于该第一电压源、该第二电压源以及该静电;改电检测电^各，用来依据该触发信号动作。
7. 如权利要求1所述的低电容静电放电保护电路，其中该静电放电检测 电^各包含一 P型金属氧化物半导体晶体管，其源极连接于该第一电压源； 一N型金属氧化物半导体晶体管，其源极连接于该第二电压源，且其栅极连接于该P型金属氧化物半导体晶体管的栅极；一电阻，其一端连接于该第一电压源，另一端连接于该P型金属氧化物半导体晶体管以及该N型金属氧化物半导体晶体管的栅极；以及一电容，其一端连接于该第二电压源，另一端连接于该P型金属氧化物 半导体晶体管以及该N型金属氧化物半导体晶体管的栅极。
8.如权利要求1所述的低电容静电放电保护电路，其中该触发信号为一 触发电流。
全文摘要
一种低电容静电放电保护电路，其使用低电容的静电放电保护设计，其包含一静电放电检测电路，连接于一第一电压源和一第二电压源之间，用来检测一静电放电电压以产生一触发信号；以及一静电放电保护元件，具有一端连接第一电压源和第二电压源其中之一，以及另一端连接一输入焊点，静电放电保护元件依据触发信号进行静电放电保护。
文档编号H02H9/00GK101394081SQ200710154308
公开日2009年3月25日 申请日期2007年9月17日 优先权日2007年9月17日
发明者曾玉光, 柯明道, 俊 黄 申请人:智原科技股份有限公司