开关控制电路的制作方法

专利名称：开关控制电路的制作方法
技术领域：
本发明涉及一种开关控制电路。
背景技术：
在各种电子仪器中，使用了根据输入电压生成目标电平的输出电压的电压生成电^各。下面，参照图7、图8i兌明例如降压 型电压生成电路100。电压生成电路100包括P型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:金属氧化物半导体 场效应晶体管)101、 二极管102、感应器(inductor)103、电容器 104。对P型MOSFET 101的源电极施加输入电压Vin。并且，当 P型MOSFET 101导通时，对感应器103施加约输入电压Vin,电 容器104被充电，输出电压Vout上升。另外，当P型MOSFET101 截止时，由于蓄积在感应器103中的能量，在由二极管102、感 应器103、电容器104构成的环中流过电流，电容器104被放电， 输出电压Vout下降。这样，电压生成电^各100通过以合适的定时 使P型MOSFET 101导通以及截止，进行控制4吏得输出电压Vout 成为目标电平。并且，为了控制P型MOSFET 101的开关，电压生成电^各100 除了上述结构之外还包括开关控制电路105、电阻106、 107。另 外，开关控制电路105包括误差放大电路111、电源112、比较电 路113、三角波生成器114、切换电路124、 P型MOSFET115、 N 型MOSFET 116。关于误差放大电路lll, 一个极性(+)的输入端子(下面称为 +输入端子)被施加来自电源U2的与目标电平相应的基准电压 Vr e f 1,另 一 个极性(-)的输入端子(下面称为-输入端子)被施加 将输出电压Vout以电阻106、 107的电阻比进4亍分压得到的反馈 电压Va。误差放大电路111输出将基准电压Vref 1和反馈电压Va 之间的误差进行放大得到的误差电压Vb(图8的Vb)。关于比较 电路113， +输入端子被施加误差电压￥13,-输入端子被施加由 三角波生成器114生成的以规定频率变化的三角波状的电压 Vt(图8的Vt)。比较电路113在误差电压Vb高于电压Vt的期间输 出H电平的电压Vc,在误差电压Vb低于电压Vt的期间输出L电 平的电压Vc(图8的Vc)。此外，H电平是指足以使N型MOSFET 116导通的电压，是足以使P型MOSFET 115截止的电压。另夕卜， L电平是指足以使P型MOSFET 115导通的电压，是足以使N型 MOSFET 116截止的电压。切换电路124在后述的比4交电路121 输出H电平的电压Ve的期间，切换到比4交电^^113侧。因此，才艮 据H电平的电压Vc, P型MOSFET 115截止，N型MOSFET116导 通，P型MOSFET 101导通，从而4吏车lr出电压Vout上升。另一方 面，根据L电平的电压Vc, P型MOSFET 115导通，N型MOSFET 116截止，P型MOSFET 101截止，乂人而4吏输出电压Vout下降。即， 随着反馈电压Va和基准电压Vref 1的误差变大，误差电压Vb上 升，比较电路113输出H电平的电压Vc的期间变长，输出电压 Vout上升。另外，随着反馈电压Va和基准电压Vrefl的误差变小， 误差电压Vb下降，比较电路113输出L电平的电压Vc的期间变 长，输出电压Vout下降。这样，在开关控制电^各105中，比较电 路113的输出电压Vc被进行所谓PWM(Phase Width Modulation: 脉宽调制)控制，使得反馈电压Va与基准电压Vrefl —致。另外，由于尘埃、焊锡等附着在施加输出电压Vout的电源 线109上，因此有时电源线109短路从而使输出电压Vout例如成 为接地电平。在这种情况下，基准电压Vrefl和反馈电压Va之间 的误差变大，导致持续P型MOSFET 101的导通状态，继续向P
型MOSFET 101、感应器103、电容器104#是供电流。其结果， 有可能导致破坏P型MOSFET IOI等。因此，为了在电源线109 短路的情况下使P型MOSFET IOI截止，电压生成电路100具备 电容器108。并且，开关控制电路105具备比较电路117、电源118、 N型MOSFET 119、电流源120、比4交电^各121、电源122、锁存 电路123。关于比较电路117， +输入端子被施加基准电压Vref2(图8的 Vref2)，-输入端子被施加误差电压Vb。基准电压Vref2是低于 电源线109短^各的情况下的误差电压Vb(图8的tl 05 tl 06期间) 的电压，是比在输出电压Vout是目标电平的情况下的误差电压 Vb(例如到tlOl为止的直线状误差电压Vb)高的电压。此外，在 图8的tl01 U02期间、tl03 tl04期间所示的i吴差电压Vb，表示 在从电源线109、电阻106、 107等或电阻106和电阻107的连接点 起到误差放大电路111的-输入端子为止的连接线上重叠了噪声 的情况、在以比电容器108的充电电压达到基准电压Vref3为止 的期间T(图8的1105 tl06期间)短的期间解除了电源线109的短 路状态的情况下(下面称为噪声等的产生)的误差电压Vb。比较 电路117在误差电压Vb低于基准电压Vref2的期间输出H电平， 在误差电压Vb高于基准电压Vref2的期间输出L电平。此外，H 电平是指足以使N型MOSFET 119导通的电压，L电平是指足以 使N型MOSFET 119截止的电压。即，比较电^各117在由于电源 线109的短路以及噪声等的产生而使误差电压Vb高于基准电压 Vref2的期间输出L电平。并且，通过基于L电平使N型MOSFET 119截止，将来自电流源120的电流提供给电容器108,对电容器 108进行充电。关于比较电路121, +输入端子被施加基准电压 Vref3(图8的Vref3),-输入端子被施加连接线1 IO的电压Vd(图8 的电压Vd)。此外，向连接线110施加电容器108的充电电压。
另外，基准电压Vref3是例如比电容器108充满电时的充电电压 低规定电平的电压。比较电路121在施加到-输入端子上的电压 Vd低于基准电压Vref3的期间输出H电平的电压Ve,在施加到-输入端子上的电压Vd高于基准电压Vref3的期间输出L电平的 电压Ve(图8的Ve)。在此，如图8所示的1101 tl 02期间、tl03 tl04 期间那样，由于产生噪声等而使误差电压V b高于基准电压Vr e f 2 的期间比电容器108的充电电压达到基准电压Vref3为止的期间 T短的情况下，比较电路12 1的输出依旧成为L电平的电压Ve。 并且，通过使锁存电路123根据H电平的电压Ve而输出H电平，误差电压Vb由于产生噪声等而暂时高于基准电压Vref2的情况 下，也根据比较电路113的输出电压Vc来控制P型MOSFET ]01 的导通以及截止。另一方面，如tl05 tl06期间那^^，在由于电 源线10 9的短路而使误差电压V b高于基准电压V r e f2的期间达到 使电容器10 8的充电电压成为基准电压Vr e f 3为止的期间T的情 况下，比较电路121的输出变成L电平的电压Ve。并且，根据L 电平的电压Ve，使锁存电路123锁存L电平并进行输出，从而使 切换电路124切换到锁存电路123侧。因此，才艮据经由切换电路 124的L电平，P型MOSFET 115导通，N型MOSFET 116截止，P 型MOSFET 101保持截止状态。其结果，切断经由P型MOSFET 101的向感应器103、电容器104的电流提供，从而能够防止破坏 P型MOSFET 101等。即，在误差电压Vb高于基准电压Vref2的 期间持续到电容器108的充电电压达到基准电压Vref3的期间T 为止时，锁存电^各123锁存L电平，P型MOSFET 101保持截止状专利文献l:日本特开2002-171749号公报 发明内容发明要解决的问题然而，在对于连接线110、电容器108产生了使如图9的t107 所示的电压Vd高于基准电压Vref3的噪声的情况下，比较电路 121输出L电平的电压Ve， P型MOSFET IOI保持截止状态。即， 在现有的电压生成电^各100中，对于向电源线109等产生临时的 噪声等，通过设置电容器108、比较电路121等来防止P型 MOSFET 101保持截止状态，但是对于向该电容器108、连接线 IIO产生临时的噪声，没有实施防止P型MOSFET IOI保持截止 状态的措施。其结果，在高于基准电压Vref3的电压Vd被施加到 比较电路121的-输入端子上的情况下，尽管电源线109没有短 路，P型MOSFET IOI也保持截止状态，有可能从输入电压Vin 无法生成目标电平的输出电压Vout。因此，本发明的目的在于 提供 一 种能够解决上述问题的开关控制电路。用于解决问题的方案用于解决上述问题的发明是开关控制电路，其通过使被施 加输入电压的晶体管导通以及截止，对根据上述输入电压生成 目标电平的输出电压的电压生成电路的、上述晶体管的导通以 及截止进行控制，该开关控制电路的特征在于，具备误差放 大电路，其输出将与上述输出电压相应的电压和与上述目标电 平相应的第1基准电压之间的误差进行放大得到的误差电压；第 l比较电路，其将上述误差电压和以规定频率变化的第2基准电 压进行比较，输出用于使上述晶体管导通以及截止的第l控制电 压；充放电电路，其对电容器进行充放电；第2比较电路，其将 上述误差电压和第3基准电压进行比较，当上述误差电压比上述 第3基准电压高时将用于使上述电容器充电的电压输出到上述 充放电电路，当上述误差电压比上述第3基准电压低时将用于使
上述电容器放电的电压输出到上述充放电电路；第3比较电路，其将上述电容器的充电电压和与上述电容器的容量相应的第4 基准电压进行比较；以及控制电路，当上述电容器的充电电压 比上述第4基准电压高时的上述第3比较电路的比较结果持续了 规定期间时，输出与上述第l控制电压无关地用于使上述晶体管 截止的第2控制电压。 发明的效果根据本发明，例如能够与噪声的产生无关地根据输入电压 生成目标电平的#T出电压。


图l是表示应用了与本发明有关的开关控制电路的电压生 成电路结构的图。图2是表示锁存电路结构的一例的图。图3是表示应用了与本发明有关的开关控制电路的电压生 成电路动作的时序图。图4是表示与本发明有关的开关控制电路的其它方式的图。 图5是表示延迟电路结构的 一 例的图。图6是表示应用了图4所示开关控制电路的电压生成电路动 作的时序图。图7是表示现有电压生成电路结构的图。 图8是表示现有电压生成电路动作的时序图。 图9是用于说明现有电压生成电路问题的时序图。 附图标记说明1、 100:电压生成电路；2、 16、 101、 115: P型MOSFET; 3、 102: 二极管；4、 103:感应器；5、 9、 104、 108:电容器； 6、 60、 105:开关控制电路；7、 8、 106、 107:电阻；10、 110:
连接线；11、 111:误差》丈大电3各；12、 19、 23、 112、 118、 122: 电源；13、 18、 22、 113、 117、 121: 比4支电3各；14、 114:三 角波生成器；15、 124:切换电^各；17、20、 116、 119: N型MOSFET; 21、 120:电流源；24、 25: D-FF电i 各；26:三角波变换电^各； 27、 65A、 65B、 65C、 65D:倒相器；28、 123:锁存电3各；31A、 31B: NAND电3各；50、 109:电源线；61:延迟电3各；62: OR 电路。
具体实施方式
通过本说明书以及附图的记载，至少可明确下面的事项。 电压生成电^各1的结构下面，参照图l、图2说明应用了与本发明有关的开关控制 电路6的电压生成电路l的结构。图l是表示具备与本发明有关的 开关控制电路6的电压生成电路l结构的一例的图。图2是表示图 l所示锁存电路28结构的一例的图。此外，开关控制电路6作为 集成电路(IC(Integrated Circuit))来进行说明。<<电压生成电路1的结构〉>电压生成电路l具备P型MOSFET(晶体管)、二极管3、感应 器4、电容器5、开关控制电路6、电阻7、 8、电容器9。关于P型MOSFET 2，栅电极与开关控制电路6的A端子连 接，源电极被施加输入电压Vin,漏电极与感应器4的一端以及 二极管3的阴极连接。P型MOSFET 2通过经由A端子的栅电极被 施力口L电平而^皮导通，通过4皮施力口H电平而截止。二极管3的阳极接地。感应器4的另一端与电容器5的一端 以及电阻7的一端连接。电容器5的另一端接地。此外，存在感 应器4的另 一端和电容器5的一端之间的连接点的电源线50的电 压、即电容器5的充电电压变成输出电压Vout。
电阻7、 8串联连接在电源线50和接地之间。电阻7和电阻8 之间的连接点连接在开关控制电路6的B端子上。因此，在开关 控制电^各6的B端子上施加有将输出电压Vout以电阻7、 8的电阻 比进行分压得到的反馈电压Va 。电容器9的一端与开关控制电路6的C端子连接，另 一端接 地。电容器9具有成为后述的电源23所产生的基准电压Vref3的 基础的容量。<<开关控制电^各6的结构>>开关控制电^各6具备误差》文大电^各11、电源12、比较电^各 13(第1比较电路)、三角波生成器14、切换电路15、 P型MOSFET 16、 N型MOSFET 17、比较电路1 8(第2比较电路)、电源19、 N 型MOSFET20、电流源21、比较电路22(第3比较电路)、电源23、 D-FF(Delay Flip Flop:延迟触发器)电路24、 25、三角波变换电 路26(生成电路)、倒相器27、锁存电路28(保持电路)、A D端子。 此外，三角波生成器14、 D-FF电路24、 25、倒相器27构成控制 电路。N型MOSFET20、电流源21构成充》文电电^各。D-FF电路 24、 25、倒相器27构成输出电路。关于误差放大电路ll, +输入端子被施加与来自电源12的 目标电平相应的基准电压Vrefl(第l基准电压)，-输入端子与B 端子连接，输出端子连接在比较电路13的+输入端子以及比较 电路18的-输入端子上。例如在电阻7、 8的电阻比是1: l的情况 下，以目标电平的输出电压Vout的1/2的电压来设定基准电压 Vrefl。而且，误差i文大电^各ll输出将基准电压Vrefl和经由B端 子的反馈电压Va之间的误差进行放大得到的误差电压V b 。三角波生成器14生成以规定频率变化的三角波状的电压 Vt(第2基准电压)，输出到比较电路13的-输入端子以及三角波 变换电路26。
比较电路13的输出端子与切换电路15连接。比较电路13在 误差电压Vb比电压Vt高的期间输出H电平的电压Vc(第l控制电控制电压)。此外，H电平是指足以使N型MOSFET 17导通的电 压，是足以使P型MOSFET 16截止的电压。另外，L电平是指足 以使P型MOSFET 16导通的电压，是足以使N型MOSFET 17截止 的电压。切换电路15在一皮输入来自锁存电路28的H电平的期间切换 到比较电路13侧，将比较电路13的输出端子与P型MOSFET 16 及N型MOSFET 17的各栅电极进行连接，向P型MOSFET 16以及 N型MOSFET 17的各栅电极施加电压Vc。另夕卜，切换电路15在 被输入来自锁存电路28的L电平的期间切换到锁存电路28侧， 将锁存电路28与P型MOSFET 16及N型MOSFET 17的各栅电极 进行连接，向P型MOSFET 16以及N型MOSFET 17的各栅电极施 加该L电平。D端子一皮施加输入电压Vin。 P型MOSFET16、 N型MOSFET 17构成CMOS(Complementary Metal Oxide Semiconductor: 互补 金属氧化物半导体)倒相器电路。P型MOSFET 16的源电极与D 端子连接，漏电极连接在N型MOSFET 17的漏电极及A端子上。 P型MOSFET 16通过栅电极被施加L电平而导通，漏电极变成H 电平。此外，P型MOSFET 16的漏电极的H电平是足以使P型 MOSFET2截止的电压。另外，P型MOSFET 16通过栅电极被施 加H电平而截止。N型MOSFET 17的源电极接地。N型MOSFET 17通过才册电才及3皮施加H电平而导通，漏电才及变成L电平。此夕卜， N型MOSFET 17的漏电极的L电平是足以使P型MOSFET 2导通 的电压。另夕卜，N型MOSFET 17通过栅电极一皮施加L电平而截止。关于输出电^各18, +输入端子被施加来自电源19的基准电
压Vref2(第3基准电压)，输出端子连接在N型MOSFET 20的栅电 极上。基准电压Vref2是比电源线50短路的情况下的误差电压 Vb(参照图3的t7 tl 1期间)低的电压，是比电压Vt的最大值高的 电压。比较电路1 8在误差电压V b比基准电压Vr e f 2低的期间输出 H电平(用于使电容器放电的电压)，在误差电压Vb比基准电压 Vref2高的期间输出L电平(用于使电容器充电的电压)。此外，II 电平是足以使N型MOSFET 20导通的电压，L电平是足以使N型 MOSFET 20截止的电压。关于N型MOSFET 20，漏电才及连4妾在电流源21 、比较电^各 22的-输入端子以及C端子上，源电极接地。N型MOSFET20通 过栅电招j皮施加H电平而导通，,人电流源21流出的电流从漏电 极流向源电极，电容器9被放电。另夕卜，N型MOSFET 20通过栅 电极被施加L电平而截止，乂人电流源21流出的电流一皮4是供给电 容器9，电容器9被充电。关于比较电路22， +输入端子被施加来自电源23的基准电 压Vref3(第4基准电压)，输出端子连接在D-FF电路24 、 25的复 位(R)端子上。该基准电压Vref3是与例如电容器9为充满电时的 充电电压相比低规定电平的电压。比较电路22在施加到-输入端 子上的C端子的电压Vd比基准电压Vref3低的期间输出H电平的 电压Ve。另外，比较电路22在C端子的电压Vd比基准电压Vref3 高的期间输出L电平的电压Ve。此外，C端子一皮施加电容器9的 充电电压。三角波变换电路26根据电压Vt生成以身见定频率变化的矩 形波状的电压Vf(二值信号，参照图3的Vf)，输出到D-FF电路 24、 25的时钟(Cpl、 Cp2)端子。此外，本实施方式中的三角波 变换电路26,例如生成在三角波状的电压Vt的最大值处下降、 在电压Vt的最小值处上升的电压Vf电。 关于D-FF电路24，输入(D1)端子被施加H电平，输出(Q1) 端子连接在D-FF电路25的输入(D2)端子上。关于D-FF电路24, 在R端子一皮施加H电平的电压Ve的期间变成复位状态，与向D1 端子施加H电平、向Cpl端子施加电压Vf无关i也从Ql端子^T出L 电平。另夕卜，D-FF电路24在R端子被施加L电平的电压Ve的期 间复位状态被解除，Cpl端子的电压Vf的例如上升沿处变成锁 存状态，锁存此时输入到D1端子中的H电平并从Q1端子输出。D-FF电路25的输出(Q2)端子连接在倒相器27的输入端子 上。D-FF电路25在R端子被输入H电平的电压Ve的期间变成复 位状态，与向D2端子施加来自Q1端子的输出电压、向Cp2端子 施加电压Vf无关地，从Q2端子输出L电平。另夕卜，D-FF电^各25 在R端子被施加L电平的电压Ve的期间解除复位状态，C p 2端子 的电压V f的例如上升沿处变成锁存状态，锁存此时施加到D 2端 子上的Q1端子的输出端子而从Q2端子输出。即，关于来自Q2 端子的H电平的输出，以各R端子被施加R电平的电压Ve的状 态，在D-FF电路24在电压Vf的上升沿锁存H电平后经过下 一 电 压Vf的上升沿后输出。倒相器27的输出端子连接在锁存电路28上。倒相器27输出 将施加到输入端子上的L电平进行反转得到的H电平。另外，倒 相器27输出将施加到输入端子上的H电平进行反转得到的L电 平(第2控制电压)。例如如图2所示，锁存电路28由NAND电路31A、 31B构成。 关于NAND电路31A，例如在开关控制电路6起动的同时NAND 电路31A的一个输入端子被施加H电平，NAND电路31A的另一 输入端子连接在NAND电路3]B的输出端子上，NAND电路31A 的输出端子连4姿在N A N D电3各3 1B的 一 个输入端子以及切换电 路15上。NAND电路31A在一个以及另 一个输入端子的任何一个
都被施加H电平时输出L电平，除此之外的情况下输出H电平。此外，H电平是指能够将切换电路15切换到比较电路13侧的电 压，L电平是指能够将切换电路15切换到锁存电路28侧的电压， 并且是足以使P型MOSFET 16导通、N型MOSFET 17截止的电 压。NAND电^各31B的另 一输入端子连4妻在倒相器27的输出端子 上。NAND电路31B在一个以及另 一输入端子中的任何一个都一皮 施加H电平时lt出L电平，除此之外的情况下^T出H电平。即， 利用上述结构的锁存电路2 8 ,如果倒相器2 7 —旦输出L电平时， 则与之后的倒相器27的输出电压无关地继续输出L电平。 电压生成电^各1的动作下面，适当使用图1、图2并参照图3说明应用了与本发明有 关的开关控制电路6的电压生成电路l的动作。图3是表示与本发 明有关的开关控制电路6的动作的一例的时序图。<<用于输出目标电平的输出电压Vout的动作〉〉首先，说明应用了与本发明有关的开关控制电路6的电压生 成电路1的、用于输出目标电平的输出电压Vout的动作。例如，当开关控制电路6根据输入电压Vin起动时，比较电 路22输出H电平。D-FF电路24、 25在R端子被施加H电平的期间 变成复位状态，,人D-FF电^各25的Q2端子输出L电平。倒相器27 输出将L电平进行反转得到的H电平。该H电平被施加到NAND 电路31B的另 一输入端子上。另外，与开关控制电路6起动一起， NAND电路31A的一个输入端子被施加H电平。因此，NAND电 路31A输出H电平，切换电路15切换到比较电^各13侧。因而，比 较电路13的输出端子和P型MOSFET 16以及N型MOSFET 17的 各栅电极连接。误差》文大电^各11的-输入端子通过B端子一皮施加电阻7、 8的 连接点的反馈电压Va。然后，误差放大电路ll输出将施加到+
输入端子上的基准电压Vrefl和施加到-输入端子上的反馈电压 Va之间的误差进行》支大得到的误差电压Vb。比较电路13在施加 到+输入端子上的误差电压Vb比施加到-llT入端子上的电压Vt 高的期间输出H电平。根据该H电平，P型MOSFET 16截止，N 型MOSFET 17导通。并且，N型MOSFET 17的漏电极的L电平通 过A端子被施加到P型MOSFET 2的栅电极上，P型MOSFET 2导 通。因此，感应器4—皮施加约输入电压Vin，电容器5^皮充电，输 出电压Vout上升。另一方面，比较电路13在施加到+输入端子上 的误差电压Vb比施加到-输入端子上的电压Vt低的期间输出L 电平。根据该L电平，P型MOSFET 16导通，N型MOSFET17截 止。并且，P型MOSFET 16的漏电极的H电平通过A端子被施加 到P型MOSFET2的4册电才及上，P型MOSFET2截止。因此，由于 蓄积在感应器4中的能量，在由二极管3、感应器4、电容器5构 成的环中流过电流，电容器5被放电从而使输出电压Vout下降。 这样，开关控制电路6根据基准电压Vrefl和反馈电压Va之间的 误差来控制P型MOSFET 2的导通以及截止，由此从输入电压 Vin生成目标电平的$俞出电压Vout。<<电源线50等上产生临时噪声等的情况下的动作〉〉 下面说明应用了与本发明有关的开关控制电^各6的电压生 成电路l的、在电源线50等上产生临时噪声等的情况下的动作。 此外，由于产生噪声等而使误差电压Vb比基准电压Vref2高的期 间，如图3的tl t2期间、t3 t4期间所示，是比电容器9的充电电 压达到基准电压Vref3为止的期间T(t7 t8期间)短的期间。误差放大电路11的-输入端子通过B端子被施加与电源线 50等上产生噪声等的情况下的输出电压Vout相应的反馈电压 Va。该反馈电压Va与没有产生噪声等的情况下的反馈电压Va相 比，成为低(或者高)的电压。并且，误差放大电路ll输出将施
加到+输入端子上的基准电压Vrefl和施加到-输入端子上的反 馈电压Va之间的误差进行放大得到的误差电压Vb。比较电路18 在误差电压Vb比基准电压Vref2高的期间llr出L电平。N型 MOSFET 20根据该L电平截止，来自电流源21的电流;坡提供纟合 电容器9，从而电容器9被充电。并且，电容器9的充电电压被施 加到开关控制电路6的C端子上，C端子的电压Vd被施加到比较 电路22的-输入端子上。比较电路22在电压Vd比基准电压Vref3 低的期间输出H电平。此时误差电压Vb高于基准电压Vref2的期 间，是如上所述比电容器9的充电电压达到基准电压Vref3为止 的期间T短的期间，因此比较电^各22的输出不反转，而仍旧为H 电平的电压Ve。因此，D-FF电^各24、 25的复4立状态— 皮4呆持，切在电源线5 0等上产生临时噪声等的情况下，也继续控制基于基 准电压Vref 1和反4贵电压Va之间的误差的P型MOSFET 2的导通 以及截止，冲艮据输入电压Vin生成目标电平的專俞出电压Vout。<<(:端子等上产生噪声的情况下的动作>>下面说明C端子、应用了与本发明有关的开关控制电路6的 电压生成电路1的电容器9或者连接线IO(下面称为C端子等)上 产生噪声的情况下的动作。此外，由于C端子等上产生的噪声， 如图3的t5 t6期间所示，C端子的电压Vd高于基准电压Vref3 。比较电路22在施加到-输入端子上的电压Vd比基准电压 Vref3高的期间输出L电平的电压Ve。 D-FF电i 各24、 25在各R端 子被施加L电平的电压Ve的期间解除复位状态。三角波变换电 路26生成在电压Vr的最大值处下降、在最小值处上升的矩形波 状的电压Vf，输出到D-FF电路24、 25的Cpl端子、Cp2端子。 在此，在本实施方式中，由于C端子等中产生的噪声引起的电 压Vd的从上升到下降为止的期间(t5 t6),比从该电压Vd的上升 到电压Vf的上升为止的期间Tl短。因而，D-FF电i 各24、 25在复 位状态被解除的期间(二t5 t6期间)内不会成为锁存状态，施加到 D1端子上的H电平不会被锁存。因此，D-FF电路25的Q2端子的 L电平输出状态被保持。而且，切换到切换电路15的比较电^各 13侧的切换状态被保持。因而，即使在C端子等上产生了噪声 的情况下，也继续控制基于基准电压Vref 1和反馈电压Va之间的 误差的P型MOSFET 2的导通以及截止，根据输入端子Vin生成 目标电平的输出电压Vout。此外，在本实施方式中，电压Vd的从上升到下降为止的期 间比从该电压Vd的上升到电压Vf的第二个上升为止的期间 T2(规定期间)短的情况下，来自D-FF电路25的Q2端子的L电平 的输出状态被保持。如果详细叙述，例如在电压Vd的从上升到 上升为止的期间为T1以上且比T2短的情况下，D-FF电路24在施加到D1端子上的H电平并从Q1端子输出。在同样的定时，D-FF 电路25在施加到Cp2端子上的电压Vf的上升处变成锁存状态， 锁存此时施加到D2端子上的Ql端子的输出电压(L电平)并从Q2 端子输出。即，如果电压Vd的从上升到下降为止的期间小于T2， 则来自D-FF电路25的Q2端子的L电平的输出状态被保持。此 外，在电压Vd的从上升到下降为止的期间在T2以上的情况下， 例如以与该期间相应的数量来设置D - F F电^各，由此即使在C端 子等上产生了噪声的情况下，也能够继续控制基于基准电压 Vrefl和反馈电压Va之间的误差的P型MOSFET 2的导通以及截 止。<<电源线50短路的情况下的动作〉>下面说明应用了与本发明有关的开关控制电路6的电压生 成电路1的、电源线50短路的情况下的动作。此外，由于电源线 50短路而引起的误差电压Vb高于基准电压Vref2的期间，如图3 的t7 tl l期间所示，是比电容器9的充电电压达到基准电压Vref3 的期间T(t7 t8期间)长的期间。误差》丈大电^各11的-输入端子通过B端子 一皮施加与电源线 50短路的情况下的输出电压Vout相应的反馈电压Va。该反馈电 压Va与电源线50没有短路的情况下的反馈电压Va相比，变成低 (或者高)的电压。并且，误差放大电路ll输出将施加到+输入端 子上的基准电压Vrefl和施加到-输入端子上的反馈电压Va之间 的误差进行放大得到的误差电压Vb。比较电路18在误差电压Vb 比基准电压Vref2高的期间输出L电平。N型MOSFET 20根据该L 电平截止，来自电流源21的电流被提供给电容器9，电容器9被 充电。并且，电容器9的充电电压被施加到开关控制电路6的C 端子上，C端子的电压Vd被施加到比较电路22的-输入端子上。 并且，由于电源线50的短路而继续对电容器9充电，当电容器9 的充电电压达到基准电压Vref3时(t8),比4交电^各22在施加到-输入端子上的电压Vd比基准电压Vref3高的期间输出L电平的 电压Ve。 D-FF电路24、 25在各R端子被施加L电平的电压Ve的 期间，解除复位状态。三角波变换电路26生成在电压Vt的最大 值处下降、在最小值处上升的矩形波状的电压Vf,输出到D-FF 电路24、 25的Cpl端子、Cp2端子。并且，D-FF电路24在Cpl端 子的电压Vf的上升处变成锁存状态，锁存此时施加在D1端子上 的H电平并从Ql端子输出(t9)。以同样的定时，D-FF电路25在端子上的Q1端子的输出电压(L电平)并从Q2端子输出。之后也 由于D-FF电路24、 25的各R端子被施加L电平的电压Ve,因此 继续解除复位状态，D-FF电路24在Cp 1端子的电压Vf的上升处 再次变成锁存状态，锁存此时施加在D1端子上的H电平并从Q1
端子输出(t10)。以同样的定时，D-FF电路25在Cp2端子的电压 Vf的上升处再次变成锁存状态，锁存此时施加到D2端子上的Q2 端子的输出电压(H电平)并从Q2端子输出。即，在电容器9的充 电电压达至'J基-,电压Vref3后，在施力口至'JD—FF24、 256勺Cpl、 Cp2 端子上的电压Vf上升2次时开始，/人D-FF25的Q2端子丰命出H电 平。倒相器27输出将H电平进行反转得到的L电平。该L电平被 施加到NAND电路31B的另 一输入端子上，NAND电路31B输出 H电平。关于NAND电路31A,通过向 一 方以及另 一 方输入端子 中的任何一方都施加H电平，从而输出L电平。此外，锁存电^各 28与之后的倒相器27的输出电压无关地继续输出L电平。并且， 切换电路15根据L电平切换到锁存电路28侧，向P型MOSFET 16 以及N型MOSFET 17的各栅电极施加L电平。因此，P型MOSFET 16导通，N型MOSFET 17截止，P型MOSFET 16的漏电极的H电 平通过A端子^皮施加到P型MOSFET 2的栅电极上。因而，P型 MOSFET 2截止，进而通过保持该P型MOSFET 2的截止状态， 阻断经由P型MOSFET2的向感应器4、电容器5的电流才是供，防 止P型MOSFET 2等的破坏。根据上述实施方式，当比较电路22的L电平的电压Ve至少 从电压Vf的上升继续到下一上升为止时，使P型MOSFET 2截 止。即，电容器9的充电电压(电压Vd)高于基准电压Vref3,并 且不使P型MOSFET 2截止，当该状态持续规定期间(至少从电压 Vf的上升到下一上升为止)时，能够使P型MOSFET 2截止。因 而，能够与向C端子等产生噪声无关地从输入端子Vin生成输出 电压Vout。另外，能够使用现有开关控制电路105具备的三角波生成 器114的输出电压Vt来生成电压Vf。因而，能够防止与本发明 所涉及的开关控制电路6有关的成本上升、防止电路布线的烦杂化等。其它实施方式以上说明了与本发明有关的开关控制电^^,但是上述说明 是为了容易理解本发明，并非用来限定本发明。本发明不超出 其精神能够进行变更、改进。<<使用延迟电路等的开关控制电路的方式>>根据上述实施方式，将具备三角波变换电路26、 D-FF电路 24、 25、倒相器27的开关控制电^各6应用于电压生成电路l,在 C端子等上产生噪声的情况下防止P型MOSFET 2截止，但是并 不限定于此。例如也可以将具备图4所示延迟电路61、 OR电^各 62(输出电^各)的开关控制电路60应用于电压生成电^各1。下面i兌 明应用了图4所示开关控制电路60的电压生成电路l。此外，图4 所示的结构中对与图l所示的结构相同的部分标记相同符号并 省略i兌明。例如图5所示，延迟电路61由4个倒相器65A 65D构成。倒 相器65A 65D串联连接在比较电路22的输出端子与OR电路62 的 一 个输入端子之间。倒相器6 5 A输出将H电平进行反转得到的 L电平，输出将L电平进行反转得到的H电平。倒相器65B输出 将L电平进行反转得到的H电平，输出将H电平进行反转得到的 L电平。倒相器65C输出将H电平进行反转得到的L电平，输出 将L电平进行反转得到的H电平。倒相器65D输出将L电平进行 反转得到的H电平的电压Vx，输出将H电平进行反转得到的L电 平的电压Vx。即，倒相器65A 65D通过进行上述反转动作，相 对于倒相器6 5 A的输入端子被施加电压Ve时的定时，延迟从倒 相器65D的输出端子输出电压时的定时。关于OR电路62， 一个输入端子连接在倒相器65D的输出端 子上，另 一个输入端子连接在比较电路22的输出端子上，输出OR电路62在一方以及另一方的输入端子的任一方都被施加H 电平时输出H电平的电压Vy,在除此之外的情况下输出L电平的 电压Vy。下面参照图6说明C端子等上产生噪声时的应用了图4所示 的开关控制电^各60的电压生成电路l的动作。此外，由于C端子 等上产生的噪声，如图6的t21 t22期间所示，C端子的电压Vd 高于基准电压Vref3。比较电路22在施加到-输入端子上的电压Vd比基准电压 Vref3高的期间输出L电平的电压Ve。在此，在本实施方式中， 由于C端子等上产生的噪声而引起的电压Vd的从上升到下降为 止的期间(t21 t22),比从向倒相器6 5 A的输入端子施加L电平的 电压Ve起到从倒相器6 5的输出端子输出L电平的电压V x为止的 期间T5(t21 t23)短。即，在C端子等上产生了噪声的情况下， 延迟电路61通过倒相器6 5 A 6 5 D的反转动作进行延迟，使得L 电平不被同时输入到OR电路62的各输入端子。其结果，OR电 路62在t21 t22期间，根据来自延迟电路61的H电平的电压Vx， 输出H电平的电压Vy。另夕卜，OR电路62在t23 t24期间，根据来 自比较电路22的H电平的电压Ve，输出H电平的电压Vy。即， OR电路62的H电平的电压Vx的输出状态被保持。因而，即使在 C端子等上产生了噪声的情况下，也继续控制基于基准电压 Vref 1和反馈电压Va之间误差的P型MOSFET 2的导通以及截止， 从输入电压Vin生成目标电平的输出电压Vout。下面，说明电源线50短路的情况下的应用了图4所示的开 关控制电路60的电压生成电路l的动作。此外，由于电源线50 的短路引起的误差电压Vb高于基准电压Vref2的期间，如图6的 t25 t28期间所示，是比电容器9的充电电压达到基准电压Vref3的期间T(t25 t26期间)长的期间。误差放大电^各11的-输入端子通过B端子 一皮施加与电源线 50短路的情况下的输出电压Vout相应的反馈电压Va。该反馈电 压Va与电源线50没有短^各的情况下的反馈电压Va相比，变成^氐 (或者高)的电压。并且，误差放大电路ll输出将施加到+输入端 子上的基准电压Vr e f 1和施加到-输入端子上的反々赍电压Va之间 的误差进行放大得到的误差电压Vb。比较电^各18在误差电压Vb 比基准电压Vref2高的期间输出L电平。才艮据该L电平，N型 MOSFET 20截止，来自电流源21的电流被4是供给电容器9，电 容器9被充电。并且，电容器9的充电电压被施加到开关控制电 路6的C端子上，C端子的电压VcH皮施加到比较电路22的-输入端 子上。并且，由于电源线50的短路继续对电容器9充电，当电容 器9的充电电压达到基准电压Vref3时(t26),比较电路22在施加 到 - 输入端子上的电压V d高于基准电压Vr e f 3的期间输出L电平间、即经过了由于上述倒相器65A 65D的反转动作而延迟的期 间T5时也继续输出L电平的电压Ve的情况下，OR电路62的一个 输入端子被施加L电平的电压Vx,另 一输入端子被施加L电平的 电压Ve(t27)。因而，OR电路62输出L电平的电压Vy。该L电平 的电压Vy被施加到NAND电路31B的另 一输入端子上，NAND电 路31B输出H电平。NAND电^各31A通过向一方以及另 一方输入 端子中的任一个都施加H电平，从而输出L电平。此外，锁存电 路28与之后的OR电路62的输出电压Vy无关地继续输出L电平。 并且，切换电路15根据L电平切换到锁存电路28侧，向P型 MOSFET 16以及N型MOSFET 17的各栅电极施加L电平。因此， P型MOSFET 16导通，N型MOSFET 17截止，P型MOSFET16的 漏电极的H电平通过A端子被施加到P型MOSFET 2的栅电极上。
因而，P型MOSFET2截止，进而通过保持该P型MOSFET 2的截 止状态，阻断经由P型MOSFET 2的向感应器4、电容器5的电流 提供，防止破坏P型MOSFET 2等。此外，在上述其它实施方式中，由4个倒相器65A 65D构成 延迟电路61,但是并不限于此。根据在C端子等上产生噪声的 情况下的误差电压V b的从上升到下降为止的期间，能够使用合 适的偶数个倒相器。另外，在本实施方式及其它实施方式中，在降压型的电压 生成电路l中应用了开关控制电路6(60)， j旦是并不限于此，还 能够利用于未图示的升压型电压生成电路。根据上述其它实施方式，当来自延迟电路61的L电平的电 压Vx的输出和来自比较电路22的L电平的电压Ve的输出 一致 时，使P型MOSFET 2截止。即，不是使电容器9的充电电压(电 压Vd)高于基准电压Vref3并且使P型MOSFET 2截止，而是当达 到规定期间(延迟电路61延迟的期间T5)时，能够使P型MOSFET 2截止。因而，能够与向C端子等产生噪声无关地从输入电压Vin 生成$叙出电压Vout。另外，根据上述实施方式及其它实施方式，在锁存电路28 中能够保持L电平，能够保持P型MOSFET2的截止状态。因而， 即使倒相器27、 OR电路62的输出电压发生了变化，也能够与电另外，通过使基准电压Vref2高于电压Vt的最大值，能够防 止N型MOSFET 20频繁导通以及截止。因而，能够防止电容器9 被频繁重复充放电。
权利要求
1.一种开关控制电路，通过使被施加输入电压的晶体管导通以及截止，对根据上述输入电压生成目标电平的输出电压的电压生成电路的、上述晶体管的导通以及截止进行控制，该开关控制电路的特征在于，具备误差放大电路，其输出将与上述输出电压相应的电压和与上述目标电平相应的第1基准电压之间的误差进行放大得到的误差电压；第1比较电路，其将上述误差电压和以规定频率变化的第2基准电压进行比较，输出用于使上述晶体管导通以及截止的第1控制电压；充放电电路，其对电容器进行充放电；第2比较电路，其将上述误差电压和第3基准电压进行比较，当上述误差电压比上述第3基准电压高时将用于使上述电容器充电的电压输出到上述充放电电路，当上述误差电压比上述第3基准电压低时将用于使上述电容器放电的电压输出到上述充放电电路；第3比较电路，其将上述电容器的充电电压和与上述电容器的容量相应的第4基准电压进行比较；以及控制电路，当上述电容器的充电电压比上述第4基准电压高时的上述第3比较电路的比较结果持续了规定期间时，输出与上述第1控制电压无关地用于使上述晶体管截止的第2控制电压。
2. 根据权利要求l所述的开关控制电路，其特征在于， 上述控制电路具备生成电路，其根据上述第2基准电压生成二值信号；以及 输出电路，当上述第3比较电路的上述比较结果基于上述二 值信号持续了上述规定期间时，输出上述第2控制电压。
3. 根据权利要求l所述的开关控制电路，其特征在于，上述控制电路具备延迟电路，其使上述第3比较电路的比较结果延迟上述规定期间并进行输出；以及输出电路，其根据上述延迟电路的输出和上述第3比较电路 的比较结果，输出上述第2控制电压。
4. 根据权利要求1至权利要求3中的任一项所述的开关控制 电路，其特征在于，还具备保持电路，该保持电路保持上述第2控制电压， 上述晶体管根据上述保持电路所保持的上述第2控制电压 进行截止。
5. 根据权利要求1至权利要求4中的任一项所述的开关控制 电^各，其特征在于，上述第3基准电压比上述第2基准电压的最大值高。
全文摘要
目的在于提供能够与噪声的产生无关地从输入电压生成目标电平的输出电压的开关控制电路。一种对根据输入电压生成目标电平的输出电压的电压生成电路的晶体管的导通截止进行控制的开关控制电路的特征在于，具备误差放大电路，根据输出电压和第1电压输出误差电压；第1比较电路，根据误差电压和第2电压输出用于使晶体管导通截止的控制电压；充放电电路，将电容器进行充放电；第2比较电路，当误差电压高于第3电压时输出充电用电压，当误差电压低于第3电压时输出放电用电压；第3比较电路，比较电容器的充电电压和第4电压；控制电路，当电容器的充电电压高于第4电压时的比较结果持续了规定期间时，输出用于使晶体管截止的控制电压。
文档编号H02M3/155GK101212180SQ20071030707
公开日2008年7月2日 申请日期2007年12月27日 优先权日2006年12月27日
发明者伊藤龙生 申请人:三洋电机株式会社;三洋半导体株式会社