升压电源电路及升压方法

专利名称：升压电源电路及升压方法
技术领域：
本申请请求在先的日本专利申请2007-176123号(2007年7月4曰 申请)的优先权，上述在先申请的全部记载内容均引用记载到本申请中。
本发明涉及一种供电泵型的升压电源电路及升压方法，特别是涉 及具有将供电泵输出负反馈控制为目标电压的功能的升压电源电路及 升压方法。
背景技术：
移动电话、便携式信息终端(PDA: Personal Digital Assistants)等便 携式信息设备，通常包括显示信息的显示面板；和由半导体集成电 路(IC: Integrated Circuit)构成的、驱动显示面板的电路(驱动器IC)。便 携式信息设备使用比较低电压的蓄电池作为外部电源。因此， 一般在 驱动器IC中内置有电源电路，该电源电路使电源电压升压而产生需要 的驱动电压。
专利文献1公开了相关电源电路的一例。该电源电路1为供电泵 型，如图1所示具有供电泵10和调节器20。从而，通过调节器20与 供电泵10的输出电压相对应地跳过使供电泵10执行升压动作的时钟 信号CLK1的脉冲，从供电泵10输出将电源电压VDD升压为所需电 压值的电压(目标电压)作为Vout。关于供电泵10及调节器20的具体结 构及动作的说明，在上述专利文献1中有详细记载，在此省略。
专利文献l:日本专利特开2005-20971号公报(图3、图4) 上述电源电路1在轻负载时的升压动作，在时钟信号CLK1为"H"
电平的期间，以取决于比较器22的动作速度的频率，由反复"L"电
平和"H"电平的时钟信号CLK进行。基于该时钟信号CLK2的升压 动作，根据Vout的输出电平，相对于时钟信号CLK1成为频率不定的 动作。换言之，Vcmt的负载电流不固定，因此Vout的下降曲线的斜率 也不固定。因此构成供电泵10的开关SW1 SW4的接通、断开周期 也不固定。幵关SW1 SW4中瞬时流过使升压电容器Cl充电/放电的 电流，因此需要使开关SW1 SW4为低阻抗。因此在驱动器IC的芯 片布局内，开关SW1 SW4的尺寸非常大。由于开关SW1 SW4的尺 寸很大，因此与开关SWl SW4相邻的元件/布线数也很多。该大尺寸 的开关SW1 SW4的频率不定动作成为噪声源，会导致引发驱动器IC 内的相邻的逻辑电路等的误动作。

发明内容
在本发明的一个方面提供一种升压电源电路，其具有供电泵， 通过串并联切换将电容器与直流电源电压连接，通过电容器的充电电 压使直流电源电压升压；和调节器，将上述供电泵的输出电压负反馈 控制为目标电压。在该升压电源电路中，上述调节器检测出表示上述 供电泵的输出电压与多个检测电压相比在各个检测电压以上或低于检 测电压的信号，并根据上述检测信号的组合对上述串并联切换进行 PWM控制。
在本发明的另一个方面提供一种升压方法。在该升压方法中准备 升压电路，该升压电路具有供电泵和调节器，所述供电泵通过串并联 切换将电容器与直流电压连接，通过电容器的充电电压使直流电压升 压，所述调节器将上述供电泵的输出电压负反馈控制为目标电压。上 述调节器检测出表示上述供电泵的输出电压与多个检测电压相比在各 个检测电压以上或低于检测电压的信号，并根据上述检测信号的组合 对上述串并联切换进行PWM控制。
上述检测信号优选为二值信号的形式。
优选的是，上述供电泵的输出电压的检测通过将上述输出电压的 分压电压与基准电压比较来进行，上述分压电压和基准电压的比较， 是在进行比较的双方中的一方的值不同的多个电压和另一方的值单一 的电压之间进行的。
优选的是，上述调节器具有分频电路，生成升压时钟的2倍周 期的分频时钟；分压电路，生成上述分压电压；比较电路，比较上述 分压电压和基准电压，输出多个比较结果信号；和选择信号生成电路， 与上述分频时钟的边沿同步地读入上述各比较结果信号的逻辑，并输 出上述二值信号作为选择信号。
进一步优选的是，上述调节器还具有DUTY变换电路，输出与 上述升压时钟的周期相同、占空比不同的多个时钟；选择器，根据上 述选择信号选择上述多个时钟的某一个或"H"电平的逻辑来作为PWM 信号；以及门电路，对上述分频时钟和PWM信号进行逻辑积运算，生 成上述串并联切换的控制信号。
优选的是，通过上述分压电路生成多个不同的分压电压，作为上 述不同的多个电压，通过上述比较电路将上述多个不同的分压电压和 单一的基准电压进行比较。
发明效果
根据本发明，控制供电泵的开关的控制信号总是与分频时钟的频 率相同，因此在轻负载时也可以使所有的开关在确定的频率下持续动 作，不会产生频率不定的高频动作，可以防止产生噪声。从而，在构 成电源电路的半导体集成电路内的相邻的逻辑电路等中，可以防止产 生因噪声引起的误动作。


图1是现有的供电泵型的一例的电源电路的电路图。 图2是本发明的第一实施方式的电源电路的电路图。
图3是图2所示的电源电路中使用的选择器的电路图。 图4是表示图1所示的电源电路的动作的信号波形图。 图5是本发明的第二实施方式的电源电路的电路图。 图6是图5所示的电源电路中使用的选择器的电路图。 图7是表示图5所示的电源电路的动作的信号波形图。
具体实施例方式
以下参照附图详细说明本发明的实施方式。图2是本发明的第一 实施方式的电源电路2的电路图。电源电路2具有供电泵IO和调节器 30，使电源电压VDD为所需的升压电压(目标电压)，并作为输出电压 Vout提供到负载电路(未图示)。
供电泵10具有开关SW1 SW4、升压电容器Cl及平滑电容器 C2。开关SW1 SW4由来自调节器30的控制信号S1 S4分别控制。 通过开关SW1、SW2向升压电容器C1施加电源电压VDD而进行充电。 通过开关SW3向被充电的升压电容器Cl的低电位侧施加电源电压 VDD，通过升压电容器C1的充电电压使电源电压VDD升压。通过开 关SW4向平滑电容器C2施加升压电压而使升压电压平滑化，并且作 为输出电压Vout提供到负载电路。另外，电源电路2是在半导体集成 电路(即IC芯片)内与其他功能块一起构成，但升压电容器Cl及平滑电 容器C2是作为IC芯片的外部组件进行连接。
调节器30具有分频电路31、 DUTY(占空比)变换电路32、分压电 路33、比较电路34、选择信号生成电路35、选择器36及门电路37， 通过对输出电压Vout进行负反馈并控制供电泵，而将输出电压Vout 调节为目标电压。
分频电路31将来自未图示的振荡器的升压时钟CLK(占空比50%)分频为2倍周期的时钟(分频时钟)CLK1，并输出到选择信号生成电路 35及门电路37。
DUTY变换电路32生成与升压时钟CLK周期相同但占空比不同 的曰寸钟CLK2、 CLK3，并输出到选择器36。时钟CLK2、 CLK3的占空 比被设定为CLK2>CLK3。时钟CLK3用于接近无负载的轻负载时的供 电泵10的开关控制，时钟CLK3的占空比被设定为能够以可以将输出 电压Voi"调节为目标电压的最小脉冲宽度(最小占空比)进行开关控制， 详细情况在下文说明。此外，时钟CLK2用于中负载时的供电泵10的 开关控制，时钟CLK2的占空比被设定为能够以小于占空比50%并大 于最小占空比的预定的占空比进行开关控制。
分压电路33，通过电阻R1、 R2、 R3对来自供电泵10的输出电压 Vout进行分压，将其分压电压Vdl、 Vd2从分压点Pl、 P2输出到比较 电路34。
比较电路34具备具有迟滞特性的比较器C0M1、 COM2，将分压 电压Vdl、 Vd2与基准电压Vref比较，并将比较结果CPS1、 CPS2输 出到选择信号生成电路35。比较器C0M1向反转输入端施加分压电压 Vdl，向非反转输入端施加基准电压Vref。比较器COM2向反转输入 端施加分压电压Vd2，向非反转输入端施加基准电压Vref。比较器 C0M1、 C0M2在分压电压Vdl、 Vd2比基准电压Vref低时输出"H" 电平的逻辑比较结果CPS1、 CPS2，在分压电压Vdl、 Vd2比基准电压 Vref高时输出"L"电平的逻辑比较结果CPS1、 CPS2。分压电压Vdl、 Vd2用下式表示。
Vd 1 =Vout X (R2+R3 )/(R 1+R2+R3)
Vd2= Vout X R3/(R1+R2+R3)
Vout上升时比较器COM 1 、COM2的检测电压V(C0M1)、 V(COM2)
用下式表示。
V(COMl)=VrefX {1+R1/(R2+R3)} V(COM2)=VrefX {1+(R1+R2)/R3}
在此，检测电压V(COM2)被设定为输出电压Vout的升压目标电 压。例如，设目标电压为5.5V时，如果Vref-2.75V，则设定为R1+R2=R3 即可。此时如果设定为R1=R2，则检测电压V(C0M1)-3.67V。艮P ， V(COM2)=目标电压二5.5V〉检测电压V(C0M1)=3.67V。
选择信号生成电路35具有D型触发器(以下称为D触发器)FFl、 FF2，根据比较结果CPS1、 CPS2将选择信号SEL1、 SEL2输出到选择 器36。 D触发器FF1、 FF2在数据端子D输入比较结果CPS1、 CPS2， 在时钟端子CK输入时钟信号CLK1，在复位端子R输入复位信号 RESET,从输出端子Q输出选择信号SEL1、 SEL2。 D触发器FF1、 FF2 在复位信号RESET的逻辑为"L"电平时被复位，输出端子Q的逻辑 成为"L"电平。此外，D触发器FF1、 FF2在复位信号RESET的逻辑 为"H"电平时，与时钟CLK1的下降沿同步地读入数据端子D的逻辑、 即比较结果CPS1、 CPS2的逻辑，输出端子Q的逻辑成为其读入电平。
选择器36如图3所示，具有OR电路361、 363和AND电路362， 根据选择信号SEL1、 SEL2选择"H"电平的逻辑及时钟CLK2、 CLK3 中的一个，并作为PWM信号输出到门电路37。选择信号SEL2和时钟 CLK3被二输入到OR电路361，进行逻辑和("或")运算。OR电路361 的输出与时钟CLK2被二输入到AND电路362，进行逻辑积("与") 运算。AND电路362的输出与选择信号SEL1被二输入到OR电路363， 进行逻辑和运算。OR电路363的输出被输出到门电路37。
(SEL1， SEL2)=(H， H)时 (SELl, SEL2)=(L， H)时 (SEL1， SEL2)=(L， L)时
,输出"H"电平的逻辑。 ，输出CLK2。 ，输出CLK3。
门电路37具有AND电路371 、372和NOT电路373，对时钟CLK1 和PMW信号进行逻辑处理，将控制信号S1 S4输出到供电泵10。AND 电路371将时钟信号CLK1与PWM信号进行逻辑积运算，并作为控制 信号Sl输出。AND电路372将时钟信号CLK1经由NOT电路373与 PWM信号进行逻辑积运算，并作为控制信号S4输出。此外，时钟信 号CLK1直接作为控制信号S2输出，并且经由NOT电路373作为控 制信号S3输出。
参照图4说明上述结构的电源电路2的动作。在电源电路2的动 作状态(时刻tl t4)中，向电源电路2提供电源电压VDD、基准电压 Vref及复位信号RESET沐图示)，并且如图4(c)所示以周期Tl提供升 压时钟CLK，如图4(b)所示从电源电路2向负载电路提供输出电压 Vout。
输出电压Vout通过分压电路33分压，并作为分压电压Vdl、 Vd2 从分压电路33输出到比较电路34。在比较电路34中，通过比较器 COMl、 COM2将分压电压Vdl、 Vd2与基准电压Vref比较，并作为 后述的与输出电压Vout的值对应的比较结果CPS1、 CPS2如图4(g)、 (i)所示输出。比较器COMl、 COM2的检测电压V(COMl)、 V(COM2) 因比较器COMl、 COM2的迟滞特性，而如图4(b)所示存在点线所示的 上限和短划线所示的下限的迟滞宽度。因此，检测电压V(COMl)、 V(COM2)在输出电压Vout上升时通过点线所示的上限检测，在输出电 压Vont下降时通过短划线所示的下限检测。
升压时钟CLK被输入到分频电路并进行二分频，并如图4(d)所示 从分频电路31作为周期2T1的时钟CLK1输出。此外，升压时钟CLK 被输入到DUTY变换电路32，变换占空比，并如图4(e)、(f)所示从DUTY 变换电路32作为时钟CLK2、 CLK3输出。
来自分频电路31的时钟CLK1被输入到门电路37。在门电路37
中，时钟CLK1如图4(m)所示直接作为控制信号S2输出，并且如图 4(n)所示经由NOT电路373将时钟CLK1反转后的时钟CLK1B作为控 制信号S3输出。此外，时钟CLK1在AND电路371中、以及经由NOT 电路373在AND电路372中，与后述的与输出电压Vout的值对应的 PWM信号一起被二输入，并进行逻辑积运算。AND电路371、 372的 输出分别如图4(1)、 (o)所示作为控制信号Sl、 S4输出。
此外，来自分频电路31的时钟CLK1也被输入到选择信号生成电 路35中。在选择信号生成电路35中，时钟CLK1被输入到D触发器 FF1、 FF2的时钟端子CK中。在D触发器FF1、 FF2中，与时钟CLK1 的下降沿同步地，读入数据端子D的逻辑、即后述的与输出电压Vout 的值对应的CPS1、 CPS2的逻辑，输出端子Q的逻辑成为其读入电平， 并如图4(h)、 (j)所示作为选择信号SEL1、 SEL2输出。另夕卜，D触发器 FFl、FF2在时刻tl以前的电源电路2开始动作时，通过复位信号RESET 的"L"电平的逻辑而被复位，之后固定为"H"电平的逻辑(未图示)。
来自DUTY变换电路32的时钟CLK2、CLK3被输入到选择器36。 在选择器36中，根据后述的与输出电压Vout的值对应的选择信号 SEL1、 SEL2，选择时钟CLK2、 CLK3中的某一个或"H"电平的逻辑， 并如图4(k)所示作为PWM信号输出。
来自门电路37的控制信号S1 S4被输入到供电泵10。在供电泵 10中，控制信号S1通过"H"电平的逻辑而接通控制开关SWl,控制 信号S2通过"H"电平的逻辑而接通控制开关SW2，控制信号S3通 过"H"电平的逻辑而接通控制开关SW3，控制信号S4通过"H"电 平的逻辑而接通控制开关SW4。在开关SW1、 SW2接通、开关SW3、 SW4断开时，升压电容器Cl由电源电压VDD充电。在开关SW1、SW2 断开、开关SW3、 SW4接通时，电源电压VDD通过升压电容器C1的 充电电压而升压，升压电压通过平滑电容器C2而平滑化，并从供电泵 IO输出。
以下，对于生成与输出电压Vout的值对应的控制信号Sl、 S4的 动作，按照负载电路的负载电平、即负载电流Io的电平划分并进行说
明。如图4(a)所示，以负载电平随时间变为轻负载一中负载一重负载的 情况为例进行说明。
(1) 轻负载状态负载电流Io-小(时刻tl t2)
在时刻tl t2中，输出电压Vout如图4(b)所示，为比较器COM2 的检测电压V(COM2)的下限以上(Vref《Vd2)，比较结果CPS1、 CPS2 如图4(g)、 (i)所示为"L"电平的逻辑。因此选择信号SEL1、 SEL2如 图4(h)、 (j)所示仍为"L"电平的逻辑。其结果，作为PWM信号，如 图4(k)所示选择时钟CLK3。从而如图4(1)所示，控制信号Sl将时钟 CLK3和时钟CLK1进行逻辑积运算，成为上升沿及周期与时钟CLK1 相同、且占空比为时钟CLK3的一半的信号。此外如图4(0)所示，控制 信号S4将时钟CLK3和时钟CLK1B进行逻辑积运算，成为上升沿及 周期与时钟CLK1B相同、且占空比为时钟CLK3的一半的信号。
(2) 中负载负载电流Io-中(时刻t2 t3)
在变为时刻t21时，如图4(b)所示，输出电压Vout为比较器COM1 的检测电压V(COMl)的下限以上(Vref《Vdl)，且低于比较器COM2 的检测电压V(COM2)的下限(Vref^Vd2)。此时如图4(i)所示，比较结果 CPS2成为"H"电平的逻辑。比较结果CPS1如图4(g)所示，仍为"L" 电平的逻辑。在时刻t21 t3中，输出电压Vout为比较器COMl的检 测电压V(COMl)的下限以上(Vref《Vdl)，且低于比较器COM2的检测 电压V(COM2)的上限(Vref^Vd2)。此时如图4(g)所示比较结果CPS1 仍为"L"电平的逻辑。如图4(i)所示比较结果CPS2仍为"H"电平的 逻辑。因此如图4(j)所示，选择信号SEL2在时刻t22与时钟CLKl的 下降沿同步地变为"H"电平的逻辑，且在时刻t22 t3中持续为"H" 电平的逻辑。如图4(h)所示，选择信号SEL1在时刻t22 t3中仍为"L" 电平的逻辑。其结果，在时刻t22 t3中，如图4(k)所示作为PWM信
号选择时钟CLK2。从而如图4(1)所示，控制信号SI将时钟CLK2和 时钟CLK1进行逻辑积运算，成为上升沿及周期与时钟CLK1相同、 且占空比为时钟CLK2的一半的信号。此外如图4(0)所示，控制信号 S4将时钟CLK2和时钟CLK1B进行逻辑积运算，成为上升沿及周期与 时钟CLK1B相同、且占空比为时钟CLK2的一半的信号。
(3)重负载负载电流Io-大(时刻t3 t4)
在变为时刻t31时，如图4(b)所示，输出电压Vout低于比较器 C0M1的检测电压V(COMl)的下限(Vref^Vdl)。此时如图4(g)所示比 较结果CPS1成为"H"电平的逻辑。如图4(i)所示比较结果CPS2仍 为"H"电平的逻辑。在时刻t31 t4中，输出电压Vout低于比较器 C0M1的检测电压V(COMl)的上限(Vref^Vdl)。此时如图4(g)、 (i)所 示，比较结果CPS1、 CPS2仍为"H"电平的逻辑。因此如图4(h)所示， 选择信号SEL1在时刻t32与时钟CLK1的下降沿同步地变为"H"电 平的逻辑，且在时刻t32 t4中持续为"H"电平的逻辑。如图4(j)所 示，选择信号SEL2在时刻t32 t4中仍为"H"电平的逻辑。其结果， 在时刻t32 t4中，如图4(k)所示作为PWM信号选择"H"电平的逻 辑。从而如图4(1)所示，时钟CLK1成为控制信号Sl。此外如图4(o) 所示，时钟CLK1B成为控制信号S4。
如上所述，电源电路2通过使供电泵10的幵关控制对应于三种负 载状态而为三种占空比的方式进行PWM控制。在升压时钟的2倍周期 中，为重负载时，是50%的占空比；为接近无负载的轻负载时，是最 小占空比；为中负载时，是小于50%且大于最小占空比的预定的占空 比。因此不会进行频率不定的高频下的开关控制，不会产生噪声。
图5是本发明的第二实施方式的电源电路3的电路图。对与图2 相同的构成要素标以相同的标记并省略其说明。电源电路3是在图2 的电源电路2中将调节器30置换为调节器40。在调节器40中，进一 步追加一个比较器以可以在比较器C0M1的检测电压和比较器COM2
的检测电压之间检测输出电压Vout,以两种占空比进行比较器C0M1 的检测电压和比较器COM2的检测电压之间的PWM控制。
调节器40是在图2的调节器30中，将DUTY变换电路32、分压 电路33、比较电路34、选择信号生成电路35及选择器36，置换为DUTY 变换电路42、分压电路43、比较电路44、选择信号生成电路45及选 择器46。
DUTY变换电路42是在图2的DUTY变换电路32中将时钟CLK2 的输出，置换为与升压时钟CLK周期相同但占空比不同的时钟CLK21、 CLK22的输出。时钟CLK21、 CLK22的占空比被设定为CLK21〉 CLK22。日寸钟CLK21、 CLK22与时钟CLK2同样地，用于中负载时的 供电泵10的开关控制，时钟CLK21、 CLK22的占空比被设定为能够 以小于占空比50%并大于最小占空比的预定的占空比进行开关控制。
分压电路43是在图2的分压电路33中将电阻R2分割为电阻R21、 R22，从电阻R21、 R22的分压点P12输出分压电压Vd12。
比较电路44是在图2的比较电路34中进一步追加具有迟滞特性 的比较器C0M12，将分压点P12的分压电压Vdl2与基准电压Vref比 较。其比较结果CPS12被输出到选择信号生成电路45。比较器COM12 向反转输入端施加分压电压Vdl2，向非反转输入端施加基准电压Vref。 比较器COM12在分压电压Vdl2比基准电压Vref低时输出"H"电平 的逻辑比较结果CPS12，在分压电压Vdl2比基准电压Vref高时输出 "L"电平的逻辑比较结果CPS12。分压电压Vdl2用下式表示。
Vdl2-VoutX(R22+R3)/(Rl+R21+R22+R3)
Vout上升时比较器COM12的检测电压V(COM12)用下式表示。 V(COM 12)=Vref X {1 +(R1 +R21 )/(R22+R3)}
在此，例如设定为R21=R22，则检测电压V(COM12)-4.4V。艮卩， V(COM2)-目标电压-5.5V〉V(COM12h4.4V〉V(COMl)-3.67V。
选择信号生成电路45是在图2的选择信号生成电路35中进一步 追加D触发器FF12，根据比较结果CPS12将选择信号SEL12输出到 选择器46。 D触发器FF12在数据端子D输入比较结果CPS12,在时 钟端子CK输入时钟信号CLK1 ，在复位端子R输入复位信号RESET， 从输出端子Q输出选择信号SEL12。 D触发器FF12与D触发器FF1、 FF2同样地进行动作。
选择器46如图6所示，在图3的选择器36中，将AND电路363 置换为三输入的AND电路462，并进一步追加OR电路464。根据选 择信号生成电路45的选择信号SEL1、 SEL12、 SEL2，选择逻辑的"H" 电平及时钟CLK21、 CLK22、 CLK3中的一个，并作为PWM信号输出 到门电路37。选择信号SEL12和时钟CLK22被二输入到OR电路464， 进行逻辑和运算。OR电路361、 464的输出与时钟CLK21被三输入到 AND电路462，进行逻辑积运算。AND电路462的输出与选择信号SEL1 被二输入到OR电路363，进行逻辑和运算。
(SEL1， SEL12， SEL2)-(H，H，H)时，输出"H"电平的逻辑。 (SEL1, SEL12, SEL2)气L，H，H)时，输出CLK21。 (SEL1, SEL12, SEL2)=(L， L, H)时，输出CLK22。 (SEL1， SEL12, SEL2)=(L, L， L)时，输出CLK3。
参照图7说明上述结构的电源电路3的动作。在电源电路3的动 作状态(时刻tl t5)中，关于与电源电路2相同结构的电路的动作，与 电源电路2的动作相同，仅对不同的动作进行说明。
将分压电压Vdl2从分压电路43的分压点P12输出到比较电路44。 在比较电路44中，通过比较器COM12将分压电压Vdl2与基准电压
Vref比较，并作为后述的与输出电压Vout的值对应的比较结果CPS12 如图7(gi)所示输出。
比较器COM12的检测电压V(COM12)因比较器COM12的迟滞特 性，而如图7(b)所示存在点线所示的上限和短划线所示的下限的迟滞宽 度，在输出电压Vout上升时通过点线所示的上限检测，在输出电压 Vout下降时通过短划线所示的下限检测。
如图7(e 1) 、 (e2)所示从DUTY变换电路42作为时钟CLK21 、 CLK22输出。
在选择信号生成电路45中，时钟CLK1被输入到D触发器FF12 的时钟端子CK中。在D触发器FF12中，与时钟CLK1的下降沿同步 地，读入数据端子D的逻辑、即后述的与输出电压Vout的值对应的 CPS12的逻辑，输出端子Q的逻辑成为其读入电平，并如图7(hj)所示 作为选择信号SEL12输出。另外，复位信号RESET下的动作与D触 发器FF1、 FF2相同。
来自DUTY变换电路42的时钟CLK21、 CLK22被输入到选择器 46。在选择器46中，根据后述的与输出电压Vout的值对应的选择信 号SEL1、 SEL12、 SEL2,选择时钟CLK21、 CLK22、 CLK3中的某一 个或"H"电平的逻辑，并如图7(k)所示作为PWM信号输出。
以下，对于生成与输出电压Vout的值对应的控制信号Sl、 S4的 动作，按照负载电路的负载电平、即负载电流IQ的电平划分并进行说 明。如图7(a)所示，以负载电平随时间变为轻负载一中负载一重负载的 情况为例进行说明。
(l)轻负载状态负载电流Io-小(时刻tl t2)
在时刻tl t2中，输出电压Vout如图7(b)所示，为比较器COM2
的检测电压V(COM2)的下限以上(Vref《Vd2)，比较结果CPS1、CPS12、 CPS2如图7(g)、 (gi)、 (i)所示为"L"电平的逻辑。因此选择信号SEL1、 SEL12、 SEL2如图7(h)、 (hj)、 (j)所示仍为"L"电平的逻辑。其结果， 作为PWM信号，如图7(k)所示选择时钟CLK3。从而如图7(1)、 (o)所 示，控制信号S1、 S4为与电源电路2相同的占空比的信号。
(2) 中小负载负载电流If中小(时刻t2 t3)
在变为时刻t21时，如图7(b)所示，输出电压Vout为比较器COM 12 的检测电压V(COM12)的下限以上(Vref《Vd12)，且低于比较器COM2 的检测电压V(COM2)的下限(Vref^Vd2)。此时如图7(i)所示，比较结果 CPS2成为"H"电平的逻辑。比较结果CPS1、 CPS12如图7(g)、 (gi) 所示，仍为"L"电平的逻辑。在时刻t21 t3中，输出电压Vout为比 较器COM12的检测电压V(COM12)的下限以上(Vref《Vd12)，且低于 比较器COM2的检测电压V(COM2)的上限(Vref^Vd2)。此时如图7(g)、 (gi)所示比较结果CPSl、 CPS12仍为"L"电平的逻辑。如图7(i)所示 比较结果CPS2仍为"H"电平的逻辑。因此如图7(j)所示，选择信号 SEL2在时刻t22与时钟CLKl的下降沿同步地变为"H"电平的逻辑， 且在时刻t22 t3中持续为"H"电平的逻辑。如图7(h)、 (hj)所示，选 择信号SELI、 SEL12在时刻t22 t3中仍为"L"电平的逻辑。其结果， 在时刻t22 t3中，如图7(k)所示作为PWM信号选择时钟CLK22。从 而控制信号S1、 S4成为图7(1)、 (o)所示的占空比的信号。
(3) 中大负载负载电流If中大(时刻t3 t4)
在变为时刻t31时，如图7(b)所示，输出电压Vout为比较器COM1 的检测电压V(COMl)的下限以上(Vref《Vdl)，且低于比较器COM12 的检测电压V(COM2)的下限(Vre&Vd12)。此时如图7(gi)所示，比较结 果CPS12成为"H"电平的逻辑。比较结果CPS1如图7(g)所示，仍为 "L"电平的逻辑。比较结果CPS2如图7(i)所示，仍为"H"电平的逻 辑。在时刻t31 t4中，输出电压Vout为比较器COM1的检测电压 V(COMl)的下限以上(Vref《Vdl)，且低于比较器COM12的检测电压
V(COM12)的上限(Vref^Vd12)。此时如图7(g)所示比较结果CPS1仍为 "L"电平的逻辑。如图7(i)所示比较结果CPS2仍为"H"电平的逻辑。 因此如图7(hj)所示，选择信号SEL12在时刻t32与时钟CLK1的下降 沿同步地变为"H"电平的逻辑，且在时刻t32 t4中持续为"H"电 平的逻辑。如图7(h)所示，选择信号SELl在时刻t32 t4中仍为"L" 电平的逻辑。如图7(hj)所示，选择信号SEL12在时刻t32 t4中仍为 "H"电平的逻辑。其结果，在时刻t32 t4中，如图7(k)所示作为PWM 信号选择时钟CLK22。从而控制信号S1、 S4成为图7(1)、 (o)所示的占 空比的信号。
(4)重负载负载电流I(^大(时刻t4 t5)
在变为时刻t41时，如图7(b)所示，输出电压Vout低于比较器 COM1的检测电压V(COMl)的下限(Vref^Vdl)。此时如图7(g)所示比 较结果CPS1成为"H"电平的逻辑。如图7(i)、 (gi)所示比较结果CPS2、 CPS12仍为"H"电平的逻辑。在时刻t41 t5中，输出电压Vout低于 比较器COM1的检测电压V(COMl)的上限(Vref^Vdl)。此时如图7(i)、 (gi)所示，比较结果CPS2、 CPS12仍为"H"电平的逻辑。因此如图 7(h)所示，选择信号SEL1在时刻t42与时钟CLK1的下降沿同步地变 为"H"电平的逻辑，且在时刻t42 t5中持续为"H"电平的逻辑。 如图7(h)、 (hj)所示，选择信号SEL2、 SEL12在时刻t42 t5中仍为"H" 电平的逻辑。其结果，在时刻t42 t5中，如图7(k)所示作为PWM信 号选择"H"电平的逻辑。从而如图7(1)所示，时钟CLK1成为控制信 号S1。此外如图7(o)所示，时钟CLK1B成为控制信号S4。
如上所述，电源电路3通过两种占空比进行比较器COM1的检测 电压和比较器COM2的检测电压之间的PWM控制。从而，除了电源 电路2的效果之外，与电源电路2的情况相比可以将输出电压Vout的 波动抑制得较低。
另外，在上述第一及第二实施方式中，以将电压值不同的多个分 压电压与单一的基准电压比较的结构为例进行了说明，但也可以是将 单一的分压电压与多个基准电压比较的结构。此外，在第二实施方式
中，以通过两种占空比进行比较器C0M1的检测电压和比较器COM2 的检测电压之间的P WM控制的情况为例进行了说明，但也可以通过三 种以上的占空比进行。
权利要求
1. 一种升压电源电路，具有供电泵，通过串并联切换将电容器与直流电源电压连接，通过电容器的充电电压使直流电源电压升压；和调节器，将上述供电泵的输出电压负反馈控制为目标电压，上述升压电源电路的特征在于，上述调节器检测出表示上述供电泵的输出电压与多个检测电压相比在各个检测电压以上或低于检测电压的信号，并根据上述检测信号的组合对上述串并联切换进行PWM控制。
2. 根据权利要求l所述的升压电源电路，其特征在于， 上述检测信号为二值信号。
3. 根据权利要求l所述的升压电源电路，其特征在于， 上述供电泵的输出电压的检测通过将上述输出电压的分压电压与基准电压比较来进行，上述分压电压和基准电压的比较，是在进行比较的双方中的一方 的值不同的多个电压和另一方的值单一的电压之间进行的。
4. 根据权利要求3所述的升压电源电路，其特征在于， 上述调节器具有分频电路，生成升压时钟的2倍周期的分频时钟； 分压电路，生成上述分压电压；比较电路，比较上述分压电压和基准电压，输出多个比较结果信号；选择信号生成电路，与上述分频时钟的边沿同步地读入上述各比 较结果信号的逻辑，并输出上述二值信号作为选择信号；DUTY变换电路，输出与上述升压时钟的周期相同、占空比不同 的多个时钟； 选择器，根据上述选择信号选择上述多个时钟的某一个或"H"电 平的逻辑来作为PWM信号；以及门电路，对上述分频时钟和PWM信号进行逻辑积运算，生成上述串并联切换的控制信号。
5.根据权利要求4所述的升压电源电路，其特征在于， 通过上述分压电路生成多个不同的分压电压，作为上述不同的多 个电压，通过上述比较电路将上述多个不同的分压电压和单一的基准电压 进行比较。
6. —种升压方法，其特征在于，包括以下工序 准备升压电路，该升压电路具有供电泵和调节器，所述供电泵通 过串并联切换将电容器与直流电压连接，通过电容器的充电电压使直 流电压升压，所述调节器将上述供电泵的输出电压负反馈控制为目标 电压；通过上述调节器检测出表示上述供电泵的输出电压与多个检测电 压相比在各个检测电压以上或低于检测电压的信号；以及根据上述检测信号的组合对上述串并联切换进行PWM控制。
7. 根据权利要求6所述的升压方法，其特征在于， 上述检测信号为二值信号。
8. 根据权利要求6所述的升压方法，其特征在于， 上述供电泵的输出电压的检测通过将上述输出电压的分压电压与基准电压比较来进行，上述分压电压和基准电压的比较，是在进行比较的双方中的一方 的值不同的多个电压和另一方的值单一的电压之间进行的。
9，根据权利要求8所述的升压方法，其特征在于， 上述调节器执行以下工序分频工序，生成升压时钟的2倍周期的分频时钟； 分压工序，生成上述分压电压；比较工序，比较上述分压电压和基准电压，输出多个比较结果信号；选择信号生成工序，与上述分频时钟的边沿同步地读入上述各比 较结果信号的逻辑，并输出上述二值信号作为选择信号；DUTY变换工序，输出与上述升压时钟的周期相同、占空比不同 的多个时钟；选择工序，根据上述选择信号选择上述多个时钟的某一个或"H" 电平的逻辑来作为PWM信号；以及对上述分频时钟和PWM信号进行逻辑积运算，而生成上述串并 联切换的控制信号的工序。
10.根据权利要求9所述的升压方法，其特征在于， 通过上述分压工序生成多个不同的分压电压，作为上述不同的多 个电压，通过上述比较工序将上述多个不同的分压电压和单一的基准电压 进行比较。
全文摘要
本发明提供一种升压电源电路及升压方法，可以与负载状态无关地以一定周期进行供电泵的升压动作。控制供电泵(10)的调节器(30)具有分频电路(31)，生成升压时钟的2倍周期的分频时钟；分压电路(33)，生成电压值不同的多个分压电压；比较电路(34)，比较各个分压电压和基准电压，输出多个比较结果信号；选择信号生成电路(35)，与分频时钟的边沿同步地读入各比较结果信号的逻辑，并输出选择信号；DUTY变换电路(32)，输出占空比不同的多个时钟；选择器(36)，根据选择信号选择多个时钟的某一个或“H”电平的逻辑作为PWN信号；及门电路(37)，将分频时钟和PWM信号进行逻辑积运算，生成串并联切换的控制信号。
文档编号H02M3/04GK101383558SQ20081012830
公开日2009年3月11日 申请日期2008年7月4日 优先权日2007年7月4日
发明者藤原博史 申请人:恩益禧电子股份有限公司