专利名称：一种电源过电压欠电压缺相保护器的制作方法
技术领域：
本实用新型涉及电力控制设备，具体的说是一种电源过电压欠电 压缺相保护器。
背景技术：
现有的三相用电设备经常会因为电网或线路问题而欠压或欠相 运行，最终导致用电设备损坏。市面上的欠压缺相保护产品采用电流 取样或相线对零取样，成本高，体积大，受负载回路电流电压影响， 保护性能差。
实用新型内容
针对现有技术中存在的缺陷，本实用新型的目的在于提供一种电 源过电压欠电压缺相保护器，不受电路负载回路电流影响也不受电路 负载回路电压影响，灵敏度高，可靠性高，成本低，体积小，可以作 为附件配接于不同产品的断路器。
为达到以上目的，本实用新型采取的技术方案是
一种电源过电压欠电压缺相保护器，其特征在于取样电路的输 入端和主电路断路器的输出端连接，取样电路的输出端和逻辑识别电 路的一个输入端连接，基准电路的输出端和逻辑识别电路的另一个输 入端连接，逻辑识别电路的输出端和延时电路的输入端连接，延时电 路的输出端和开关控制电路的输入端连接，开关控制电路的输出端和 主电路断路器的输入端连接。
在上述技术方案的基础上，所说的逻辑识别电路包括至少一个 PNP型三极管，基准电路的输出端和逻辑识别电路中的PNP型三极管 的发射极连接，取样电路的输出端和逻辑识别电路中的PNP型三极管
的基极连接，逻辑识别电路中的PNP型三极管的集电极和延时电路的 输入端连接。
在上述技术方案的基础上，所说的取样电路由二极管D13、 二极 管D14、 二极管D15、电阻R15、电阻R16、电阻R17、电阻R18、电 容C6、双向二极管D18组成，二极管D13的正极和主电路断路器的C 相连接，二极管D14的正极和主电路断路器的A相连接，二极管D15 的正极和主电路断路器的B相连接，二极管D13、 二极管D14、 二极 管D15的负极均和电阻R15的一端、电阻R18的一端连接，电阻R15 的另一端和电阻R16的一端连接，电阻R18的另一端和电阻R17的一 端连接，电阻R16的另一端和电阻R17的另一端连接，电容C6并联 在电阻R17两端，双向二极管D18的一端和电容C6的正极连接，双 向二极管D18的另一端和开关控制电路的可控硅Q3的控制极连接； 所说的逻辑识别电路由电容C4、三极管T1、电容C5、电阻R13、电 阻R14组成，三极管T1的基极B和电阻R14的一端连接，电阻R14 的另一端分别和电容C5的正极、取样电路的电阻R15和电阻R16的 公共连接端连接，电容C5的负极和三极管T1的发射极E连接，三极 管Tl的发射极E和基准电路的电阻R4和电阻R9的公共连接端连接， 三极管Tl的集电极C和电阻R13的一端连接，电阻R13的另一端和 电容C4的正极连接，电容C4的负极和取样电路的电容C6的负极连 接；所说的基准电路由电阻R4、电阻R9、 二极管D17组成，电阻R4 的一端分别和电阻R9的一端、三极管Tl的发射极E连接，电阻R4 的另一端和电磁脱扣器的控制线圈L的一端连接，电磁脱扣器的控制 线圈L的另一端和整流电路的二极管D10的负极连接；电阻R9的另 一端和二极管D17的负极连接，二极管D17的正极和逻辑识别电路的 电容C4的负极连接；所说的延时电路由电容C3、电阻RIO、电阻Rll、 电阻R12、 二极管D16组成，电阻R12和逻辑识别电路的电容C4并 联，电容C4的正极和电阻R11的一端连接，电阻R11的另一端分别 和电阻R10的一端、电容C3的正极、二极管D16的正极连接，电阻 R10的另一端和电容C4的负极连接，电容C3的负极和电容C4的负
极连接，二极管D16的负极和开关控制电路的可控硅Q3的控制极连 接；所说的开关控制电路由电阻R1、电阻R2、电阻R3、电阻R5、电 阻R6、电阻R7、电阻R8、电容C1、电容C2、可控硅Q1、可控硅Q2、 可控硅Q3组成，电阻R14和电磁脱扣器的控制线圈L的公共连接端 和电阻R1的一端连接，电阻R1的另一端和电阻R2的一端连接，电 阻R2的另一端和电阻R3的一端连接，电阻R3的另一端和延时电路 的电容C3的负极连接，可控硅Q1和电阻R1并联，可控硅Q2和电阻 R2并联，可控硅Q3和电阻R3并联，可控硅Q1的控制极分别和电阻 R6的一端、电阻R8的一端连接，电阻R6的另一端和电阻R1和电阻 R2的公共连接端连接，电阻R8的另一端和电容C2的一端连接，电 容C2的另一端和延时电路的电容C3的负极连接，可控硅Q2的控制 极分别和电阻R5的一端、电阻R7的一端连接，电阻R5的另一端和 电阻R2和电阻R3的公共连接端连接，电阻R7的另一端和电容Cl的 一端连接，电容C1的另一端和延时电路的电容C3的负极连接；所说 的整流电路由12个二极管D1 D12组成，二极管Dl、 D4、 D7、 D10 正负极串联为一组，二极管D2、 D5、 D8、 Dll正负极串联为一组，二 极管D3、 D6、 D9、 D12正负极串联为一组，二极管Dl的正极、二极 管D2的正极和二极管D3的正极连接，二极管D10的负极、二极管 Dll的负极和二极管D12的负极连接，二极管D3的正极和电容C3的 负极连接，二极管D4和二极管D7的公共连接端和二极管D14连接， 二极管D5和二极管D8的公共连接端和二极管D15连接，二极管D6 和二极管D9的公共连接端和二极管D13连接。
在上述技术方案的基础上，所说的逻辑识别电路包括至少一个运 算放大器，基准电路的输出端和运算放大器的一个输入端连接，取样 电路的输出端和运算放大器的另一个输入端连接，运算放大器的输出 端和延时电路的输入端连接。
在上述技术方案的基础上，所说的取样电路由电阻R4、电阻R5、 电阻R6、电阻RIO、电阻Rll、电阻R12、 二极管D4、 二极管D5、 二 极管D8、 二极管D9、 二极管D12、 二极管D13、电容C4、电阻R14 组成，电阻R4的一端和主电路断路器的C相连接，电阻R5的一端和 主电路断路器的B相连接，电阻R6的一端和主电路断路器的A相连 接，电阻R4的另一端和电阻R10的一端连接，电阻R5的另一端和电 阻R11的一端连接，电阻R6的另一端和电阻R12的一端连接，电阻 R10的另一端分别和二极管D4的正极、二极管D5的负极连接，电阻 Rll的另一端分别和二极管D8的正极、二极管D9的负极连接，电阻 R12的另一端分别和二极管D12的正极、二极管D13的负极连接，二 极管D4、 D8、 D12的负极连接，二极管D5、 D9、 D13的正极连接，电 容C4的正极和二极管D12的负极连接，电容C4的负极和二极管D13 的正极连接，电阻R14和电容C4并联；所说的逻辑识别电路由电阻 R15、电阻R16、电阻R18、电阻R19、运算放大器A、运算放大器D、 二极管D14、 二极管D15、电阻R20、电阻R21、电容C8、电阻R22 组成，运算放大器A的反相输入端分别和取样电路的电容C4的正极、 运算放大器D的同相输入端连接，运算放大器A的同相输入端分别和 电阻R18的一端、电阻R19的一端连接，运算放大器A的输出端和二 极管D14的正极连接，运算放大器D的反相输入端分别和电阻R15的 一端、电阻R16的一端连接，运算放大器D的输出端和二极管D15的 正极连接，电阻R15的另一端和电阻R18的另一端连接后再连接到 VCC，电阻R16的另一端和电阻R19的另一端连接后在连接到电容C4 的负极，二极管D14的负极和二极管D15的负极连接后再分别和电阻 R20的一端、电阻R21的一端连接，电阻R20的另一端和电容C4的 负极连接，电阻R21的另一端分别和电容C8的正极、延时电路的运 算放大器B的同相输入端连接，电容C8的负极和电容C4的负极连接， 电阻R22的一端和电容C4的负极连接，电阻R22的另一端分别和基 准电路的电容C9的负极、运算放大器C的同相输入端连接；所说的 基准电路由电容C9、运算放大器C、电阻R24组成，电容C9的正极 连接到VCC，运算放大器C的反相输入端和运算放大器A的同相输入 端连接，运算放大器C的输出端和电阻R24的一端连接，电阻R24的 另一端和延时电路的运算放大器B的反相输入端连接；所说的延时电
路由电阻R23、运算放大器B、电阻R25组成，运算放大器B的反相 输入端和电阻R23的一端连接，电阻R23的另一端和VCC连接，运算 放大器B的输出端和电阻R25的一端连接，电阻R25的另一端和开关 控制电路的三极管Q1的基极B连接；所说的开关控制电路由继电器 Kl、电阻R26、三极管Ql组成，三极管Ql的发射极E和电容C4的 负极连接，三极管Q1的集电极C和继电器K1 一个引脚连接，继电器 Kl的另一个引脚和电阻R26的一端连接，继电器K1的常开触点和主 电路断路器的B相连接，继电器Kl的常闭触点和电磁脱扣器的控制 线圈L的一端连接，电磁脱扣器的控制线圈L的另一端和主电路断路 器的C相连接，电阻R26的另一端和整流电路的三端稳压器VR1的 Vin连接；所说的整流电路由电阻R1、电阻R2、电阻R3、电阻R7、 电阻R8、电阻R9、电容C1、电容C2、电容C3、 二极管D2、 二极管 D3、 二极管D6、 二极管D7、 二极管DIO、 二极管Dll、 二极管D16、 电阻R13、电容C5、电容C7、三端稳压器VR1组成，电阻R1的一端 分别和主电路断路器的C相、电容C1的一端连接，电阻R1的另一端 和电阻R7的一端连接，电阻R2的一端分别和主电路断路器的B相、 电容C2的一端连接，电阻R2的另一端和电阻R8的一端连接，电阻 R3的一端分别和主电路断路器的A相、电容C3的一端连接，电阻R3 的另一端和电阻R9的一端连接，电容C1的另一端和电阻R7的另一 端连接后分别和二极管D2的正极、二极管D3的负极连接，电容C2 的另一端和电阻R8的另一端连接后分别和二极管D6的正极、二极管 D7的负极连接，电容C3的另一端和电阻R9的另一端连接后分别和 二极管D10的正极、二极管D11的负极连接，二极管D2、 D6、 D10的 负极连接，二极管D3、 D7、 Dll的正极连接，电阻R13的一端和二极 管D10的负极连接，电阻R13的另一端分别和二极管D16的负极、电 容C5的正极、三端稳压器VR1的Vin连接，二极管D16的正极分别 和二极管Dll的正极、GND、电容C5的负极连接，三端稳压器VR1的 GND端和GND连接，三端稳压器VR1的Vout分别和电容C7的正极、 VCC连接，电容C7的负极和GND连接。
本实用新型所述的电源过电压欠电压缺相保护器的优点在于不 受电路负载回路电流影响也不受电路负载回路电压影响，灵敏度高， 可靠性高，成本低，体积小，可以作为附件配接于不同产品的断路器。
本实用新型有如下附图-
图1电源过电压欠电压缺相保护器的原理框图
图2电源过电压欠电压缺相保护器实施例1的电路图
图3电源过电压欠电压缺相保护器实施例2的电路图
具体实施方式
以下结合附图对本实用新型作进一步详细说明。 图1为本实用新型所述的电源过电压欠电压缺相保护器的原理 框图，取样电路的输入端和主电路断路器的输出端连接，取样电路的 输出端和逻辑识别电路的一个输入端连接，基准电路的输出端和逻辑 识别电路的另一个输入端连接，逻辑识别电路的输出端和延时电路的 输入端连接，延时电路的输出端和开关控制电路的输入端连接，开关 控制电路的输出端和主电路断路器的输入端连接。
在上述技术方案的基础上，所说的逻辑识别电路包括至少一个 PNP型三极管，基准电路的输出端和逻辑识别电路中的PNP型三极管 的发射极连接，取样电路的输出端和逻辑识别电路中的PNP型三极管 的基极连接，逻辑识别电路中的PNP型三极管的集电极和延时电路的 输入端连接。例如如图2所示，所说的取样电路由二极管D13、 二 极管D14、 二极管D15、电阻R15、电阻R16、电阻R17、电阻R18、 电容C6、双向二极管D18组成，二极管D13的正极和主电路断路器 的C相连接，二极管D14的正极和主电路断路器的A相连接，二极管 D15的正极和主电路断路器的B相连接，二极管D13、 二极管D14、
二极管D15的负极均和电阻R15的一端、电阻R18的一端连接，电阻 R15的另一端和电阻R16的一端连接，电阻R18的另一端和电阻R17 的一端连接，电阻R16的另一端和电阻R17的另一端连接，电容C6 并联在电阻R17两端，双向二极管D18的一端和电容C6的正极连接， 双向二极管D18的另一端和开关控制电路的可控硅Q3的控制极连接; 所说的逻辑识别电路由电容C4、三极管T1、电容C5、电阻R13、电 阻R14组成，三极管T1的基极B和电阻R14的一端连接，电阻R14 的另一端分别和电容C5的正极、取样电路的电阻R15和电阻R16的 公共连接端连接，电容C5的负极和三极管Tl的发射极E连接，三极 管Tl的发射极E和基准电路的电阻R4和电阻R9的公共连接端连接， 三极管Tl的集电极C和电阻R13的一端连接，电阻R13的另一端和 电容C4的正极连接，电容C4的负极和取样电路的电容C6的负极连 接；所说的基准电路由电阻R4、电阻R9、 二极管D17组成，电阻R4 的一端分别和电阻R9的一端、三极管Tl的发射极E连接，电阻R4 的另一端和电磁脱扣器的控制线圈L的一端连接，电磁脱扣器的控制 线圈L的另一端和整流电路的二极管D10的负极连接；电阻R9的另 一端和二极管D17的负极连接，二极管D17的正极和逻辑识别电路的 电容C4的负极连接；所说的延时电路由电容C3、电阻RIO、电阻Rll、 电阻R12、 二极管D16组成，电阻R12和逻辑识别电路的电容C4并 联，电容C4的正极和电阻R11的一端连接，电阻R11的另一端分别 和电阻R10的一端、电容C3的正极、二极管D16的正极连接，电阻 R10的另一端和电容C4的负极连接，电容C3的负极和电容C4的负 极连接，二极管D16的负极和开关控制电路的可控硅Q3的控制极连 接；所说的开关控制电路由电阻R1、电阻R2、电阻R3、电阻R5、电 阻R6、电阻R7、电阻R8、电容C1、电容C2、可控硅Q1、可控硅Q2、 可控硅Q3组成，电阻R14和电磁脱扣器的控制线圈L的公共连接端 和电阻R1的一端连接，电阻R1的另一端和电阻R2的一端连接，电 阻R2的另一端和电阻R3的一端连接，电阻R3的另一端和延时电路 的电容C3的负极连接，可控硅Q1和电阻R1并联，可控硅Q2和电阻 R2并联，可控硅Q3和电阻R3并联，可控硅Q1的控制极分别和电阻 R6的一端、电阻R8的一端连接，电阻R6的另一端和电阻R1和电阻 R2的公共连接端连接，电阻R8的另一端和电容C2的一端连接，电 容C2的另一端和延时电路的电容C3的负极连接，可控硅Q2的控制 极分别和电阻R5的一端、电阻R7的一端连接，电阻R5的另一端和 电阻R2和电阻R3的公共连接端连接，电阻R7的另一端和电容Cl的 一端连接，电容C1的另一端和延时电路的电容C3的负极连接；所说 的整流电路由12个二极管D1 D12组成，二极管D1、 D4、 D7、 D10 正负极串联为一组，二极管D2、 D5、 D8、 Dll正负极串联为一组，二 极管D3、 D6、 D9、 D12正负极串联为一组，二极管Dl的正极、二极 管D2的正极和二极管D3的正极连接，二极管D10的负极、二极管 Dll的负极和二极管D12的负极连接，二极管D3的正极和电容C3的 负极连接，二极管D4和二极管D7的公共连接端和二极管D14连接， 二极管D5和二极管D8的公共连接端和二极管D15连接，二极管D6 和二极管D9的公共连接端和二极管D13连接。
在上述技术方案的基础上，所说的逻辑识别电路包括至少一个运 算放大器，基准电路的输出端和运算放大器的一个输入端连接，取样 电路的输出端和运算放大器的另一个输入端连接，运算放大器的输出 端和延时电路的输入端连接。例如如图3所示，所说的取样电路由 电阻R4、电阻R5、电阻R6、电阻RIO、电阻Rll、电阻R12、 二极管 D4、 二极管D5、 二极管D8、 二极管D9、 二极管D12、 二极管D13、 电容C4、电阻R14组成，电阻R4的一端和主电路断路器的C相连接， 电阻R5的一端和主电路断路器的B相连接，电阻R6的一端和主电路 断路器的A相连接，电阻R4的另一端和电阻R10的一端连接，电阻 R5的另一端和电阻Rll的一端连接，电阻R6的另一端和电阻R12的 一端连接，电阻R10的另一端分别和二极管D4的正极、二极管D5的 负极连接，电阻Rll的另一端分别和二极管D8的正极、二极管D9的 负极连接，电阻R12的另一端分别和二极管D12的正极、二极管D13 的负极连接，二极管D4、 D8、 D12的负极连接，二极管D5、 D9、 D13
的正极连接，电容C4的正极和二极管D12的负极连接，电容C4的负 极和二极管D13的正极连接，电阻R14和电容C4并联；所说的逻辑 识别电路由电阻R15、电阻R16、电阻R18、电阻R19、运算放大器A、 运算放大器D、 二极管D14、 二极管D15、电阻R20、电阻R21、电容 C8、电阻R22组成，运算放大器A的反相输入端分别和取样电路的电 容C4的正极、运算放大器D的同相输入端连接，运算放大器A的同 相输入端分别和电阻R18的一端、电阻R19的一端连接，运算放大器 A的输出端和二极管D14的正极连接，运算放大器D的反相输入端分 别和电阻R15的一端、电阻R16的一端连接，运算放大器D的输出端 和二极管D15的正极连接，电阻R15的另一端和电阻R18的另一端连 接后再连接到VCC，电阻R16的另一端和电阻R19的另一端连接后在 连接到电容C4的负极，二极管D14的负极和二极管D15的负极连接 后再分别和电阻R20的一端、电阻R21的一端连接，电阻R20的另一 端和电容C4的负极连接，电阻R21的另一端分别和电容C8的正极、 延时电路的运算放大器B的同相输入端连接，电容C8的负极和电容 C4的负极连接，电阻R22的一端和电容C4的负极连接，电阻R22的 另一端分别和基准电路的电容C9的负极、运算放大器C的同相输入 端连接；所说的基准电路由电容C9、运算放大器C、电阻R24组成， 电容C9的正极连接到VCC，运算放大器C的反相输入端和运算放大 器A的同相输入端连接，运算放大器C的输出端和电阻R24的一端连 接，电阻R24的另一端和延时电路的运算放大器B的反相输入端连接; 所说的延时电路由电阻R23、运算放大器B、电阻R25组成，运算放 大器B的反相输入端和电阻R23的一端连接，电阻R23的另一端和 VCC连接，运算放大器B的输出端和电阻R25的一端连接，电阻R25 的另一端和开关控制电路的三极管Q1的基极B连接；所说的开关控 制电路由继电器K1、电阻R26、三极管Q1组成，三极管Q1的发射极 E和电容C4的负极连接，三极管Ql的集电极C和继电器Kl 一个引 脚连接，继电器K1的另一个引脚和电阻R26的一端连接，继电器K1 的常开触点和主电路断路器的B相连接，继电器K1的常闭触点和电
磁脱扣器的控制线圈L的一端连接，电磁脱扣器的控制线圈L的另一
端和主电路断路器的C相连接，电阻R26的另一端和整流电路的三端 稳压器VR1的Vin连接；所说的整流电路由电阻R1、电阻R2、电阻 R3、电阻R7、电阻R8、电阻R9、电容C1、电容C2、电容C3、 二极 管D2、 二极管D3、 二极管D6、 二极管D7、 二极管DIO、 二极管Dll、 二极管D16、电阻R13、电容C5、电容C7、三端稳压器VR1组成，电 阻R1的一端分别和主电路断路器的C相、电容C1的一端连接，电阻 Rl的另一端和电阻R7的一端连接，电阻R2的一端分别和主电路断 路器的B相、电容C2的一端连接，电阻R2的另一端和电阻R8的一 端连接，电阻R3的一端分别和主电路断路器的A相、电容C3的一端 连接，电阻R3的另一端和电阻R9的一端连接，电容Cl的另一端和 电阻R7的另一端连接后分别和二极管D2的正极、二极管D3的负极 连接，电容C2的另一端和电阻R8的另一端连接后分别和二极管D6 的正极、二极管D7的负极连接，电容C3的另一端和电阻R9的另一 端连接后分别和二极管D10的正极、二极管Dll的负极连接，二极管 D2、 D6、 D10的负极连接，二极管D3、 D7、 Dll的正极连接，电阻R13 的一端和二极管D10的负极连接，电阻R13的另一端分别和二极管 D16的负极、电容C5的正极、三端稳压器VR1的Vin连接，二极管 D16的正极分别和二极管D11的正极、GND、电容C5的负极连接，三 端稳压器VR1的GND端和GND连接，三端稳压器VR1的Vout分别和 电容C7的正极、VCC连接，电容C7的负极和GND连接。
上述技术方案中所说的主电路断路器可以采用现有技术实现，例 如可以用型号为LPM的主电路断路器；所说的电磁脱扣器可以采用 现有技术实现，例如可以用型号为MX的电磁脱扣器。电磁脱扣器 通常由电磁脱扣器控制线圈L、磁轭、动铁芯、静铁芯、弹簧、顶杆 组成。
本实用新型所述的电源过电压欠电压缺相保护器的优点在于不
受电路负载回路电流影响也不受电路负载回路电压影响，灵敏度高， 可靠性高，成本低，体积小，可以作为附件配接于不同产品的断路器。
以下结合图2逐一说明电路各组成部分的组成及工作原理
取样电路由二极管D13、 二极管D14、 二极管D15、电阻R15、电 阻R16、电阻R17、电阻R18、电容C6、双向二极管D18组成。二极 管D13、 二极管D14、 二极管D15的正极分别接电源的A相、B相、C 相，其负极并连一起后接电阻R15和电阻R18并连的公共端，电阻 R15的另一端接电阻R16的一端，电阻R16的另一端接整流电路的地 端，电阻R18的另一端接电阻R17、 二极管D18和电容C6的正极端， 电阻R17的另一端和电容C6的负端连接在一起接整流电路的地，二 极管D18的另一端接开关控制电路可控硅Q3的控制极，此连接电路 构成取样电路，欠压、缺相取样信号从电阻R15与电阻R16的公共点 取出送入逻辑识别电路，过电压取样信号从电阻R17与电阻R18的公 共点取出送入开关控制电路的可控硅Q3的控制极输入端。
逻辑识别电路由C4、 Tl、 C5、 R13、 R14组成。整流电路稳压输 出的12V电压作为逻辑识别电路的比较基准电平接入Tl的发射极， 取样信号从R15与R16的公共点接R14的一端和C5的正极。R14的 另一端接T1的基极，Tl的集电极与R13连接，R13的另一端接延时 电路。具体连接是三极管Tl的基极B和电阻R14的一端连接，电阻 R14的另一端分别和电容C5的正极、电阻R15和电阻R16的公共连 接端连接，电阻R4、电阻R9的公共连接端和电容C5的负极和三极 管Tl的发射极E连接，三极管Tl的集电极C和电阻R13的一端连接， 电阻R13的另一端和电容C4的正极连接，电容C4的负极和取样电路 的电容C6的负极连接；
延时电路由C3、 RIO、 Rll、 R12、 D16组成。Rll和R12并连后 与C4的正极和逻辑识别电路的R13 —端相连接，C4和R12的另一端 接整流电路的地端，Rll的另一端与R10的一端和C3的正极及D16 的正极相连接，R10的另一端和C3的负极接整流电路的地端，逻辑 识别信号经延时电路延时，由D16的阴极输出送入开关控制电路Q3 的控制极
开关控制电路由Rl、 R2、 R3、 R5、 R6、 R7、 R8、 Cl、 C2、 Ql、 Q2、 Q3组成。Rl、 R2、 R3串联后并联于整流电路的正极和负极间， Ql的阴极与Q2的阳极连接与Rl和R2的公共点连接，R6和R8并连 接于Ql的控制极，R6的另一端接于Rl和R2的公共点，R8的另一端 接C2的一端，C2的另一端接整流电路的地端，Q2的阴极与Q3的阳 极相连与R2和R3的公共点连接，R5连接于Q2的控制极与阴极间， R7 —端连接Q2的控制极， 一端与Cl相连，Cl的另一端接整流电路 的地端，Q3的阴极接于整流电路的地端，电磁脱扣器的控制线圈L 接于整流电路输出的正极和开关控制电路的Q1阳极。
基准电路由R4、 R9、 D17组成。R9与R4并连接于T1的发射极， R4另一端接于整流电路的正端，R9的另一端与D17的阴极相连，D17 的阳极接整流电路的地。
整流电源为全波整流电源，由D1 D12及电阻组成。
本实用新型所述的电源过电压欠电压缺相保护器的工作原理如 下本实用新型所述的电源过电压欠电压缺相保护器由整流电路、取 样电路、基准电路、逻辑识别电路、延时电路、开关控制电路、控制 电路组成，其中，取样电路的输出端接入逻辑识别电路的三极管Tl 的基极，基准电路的输出端接入逻辑识别电路的三极管T1的发射极， 逻辑识别电路的输出控制信号由三极管Tl的集电极输入延时电路， 延时电路的输出接入包含可控硅的开关控制电路，控制电路的电磁脱 扣器控制线圈接于整流电路与开关控制电路中可控硅的阳极。电磁脱 扣器可安装在供电主回路中的主电路断路器里，利用电磁脱扣器做功 推动主电路的断路器分闸。当主回路电网正常时，取样信号大于基准 电平信号，逻辑电路输出低电平，开关控制电路不导通，当三相电源 欠压或缺相时，取样信号小于基准电平信号，经逻辑识别电路判别输 出高电平，此高电平经延时电路延时后触发开关控制电路导通，使控 制电路的电磁脱扣器控制线圈得电，从而使主电路中的断路器分闸， 切断用电设备的电源，保护用电设备。当电网出现过电压时，R17和
R18的中点电压大于双向二极管D18的阈值电压，双向二极管导通， 触发开关控制电路导通，使控制电路的电磁脱扣器控制线圈得电，从 而使主电路中的断路器分闸，切断用电设备的电源，保护用电设备。 具体讲，由D13、 D14、 D15、 R15、 R16组成的取样电路将取样信号送 到由C4、 Tl、 C5、 R13、 R14组成的逻辑电路的Tl的基极。通过Tl 将取样信号与接在Tl发射极由R4、 R9、 D17组成的基准电压源进行 比较，调节R15、 R16使其中点电位在电网电压正常时高于基准电平， 由于三极管Tl是PNP型，当基极电压高于发射极电压时三极管截止， 逻辑识别电路输出低电平，电网电源欠压或缺相时，取样电压信号小 于基准电压12V，三极管正偏导通，逻辑识别电路输出高电平，实现 欠压缺相的逻辑判别功能。此电平经由C3、 RIO、 Rll、 R12、 D16组 成的延时电路延时后触发由Rl、 R2、 R3、 R5、 R6、 R7、 R8、 Cl、 C2、 Ql、 Q2、 Q3组成的开关控制电路，使可控硅导通，驱动控制电路的 电磁线圈使主电路中的断路器分闸，切断用电设备的电源，保护用电 设备。延时电路能有效的避开电源网络中的瞬时干扰信号，大大提高 了保护器的可靠性和稳定性。调节R18、 R17使其中点电位在电网电 压正常时低于双向二极管的阈值电压，当电网电压高于预设的过电压 值时使R18、 R17使其中点电位高于双向二极管的阈值电压，双向二 极管D18导通触发开关控制电路导通，使电磁脱扣器控制线圈得电， 驱动主电路的断路器分闸，切断用电设备的供电电源，保护用电设备。
权利要求1.一种电源过电压欠电压缺相保护器，其特征在于取样电路的输入端和主电路断路器的输出端连接，取样电路的输出端和逻辑识别电路的一个输入端连接，基准电路的输出端和逻辑识别电路的另一个输入端连接，逻辑识别电路的输出端和延时电路的输入端连接，延时电路的输出端和开关控制电路的输入端连接，开关控制电路的输出端和主电路断路器的输入端连接。
2. 如权利要求1所述的电源过电压欠电压缺相保护器，其特征 在于所说的逻辑识别电路包括至少一个PNP型三极管，基准电路的 输出端和逻辑识别电路中的PNP型三极管的发射极连接，取样电路的 输出端和逻辑识别电路中的PNP型三极管的基极连接，逻辑识别电路中的PNP型三极管的集电极和延时电路的输入端连接。
3. 如权利要求2所述的电源过电压欠电压缺相保护器，其特征 在于所说的取样电路由二极管D13、 二极管D14、 二极管D15、电 阻R15、电阻R16、电阻R17、电阻R18、电容C6、双向二极管D18 组成，二极管D13的正极和主电路断路器的C相连接，二极管D14的 正极和主电路断路器的A相连接，二极管D15的正极和主电路断路器 的B相连接，二极管D13、 二极管D14、 二极管D15的负极均和电阻 R15的一端、电阻R18的一端连接，电阻R15的另一端和电阻R16的 一端连接，电阻R18的另一端和电阻R17的一端连接，电阻R16的另 一端和电阻R17的另一端连接，电容C6并联在电阻R17两端，双向 二极管D18的一端和电容C6的正极连接，双向二极管D18的另一端 和开关控制电路的可控硅Q3的控制极连接；所说的逻辑识别电路由 电容C4、三极管T1、电容C5、电阻R13、电阻R14组成，三极管Tl 的基极B和电阻R14的一端连接，电阻R14的另一端分别和电容C5 的正极、取样电路的电阻R15和电阻R16的公共连接端连接，电容 C5的负极和三极管Tl的发射极E连接，三极管Tl的发射极E和基 准电路的电阻R4和电阻R9的公共连接端连接，三极管Tl的集电极 C和电阻R13的一端连接，电阻R13的另一端和电容C4的正极连接， 电容C4的负极和取样电路的电容C6的负极连接；所说的基准电路由 电阻R4、电阻R9、 二极管D17组成，电阻R4的一端分别和电阻R9 的一端、三极管Tl的发射极E连接，电阻R4的另一端和电磁脱扣器 的控制线圈L的一端连接，电磁脱扣器的控制线圈L的另一端和整流 电路的二极管D10的负极连接；电阻R9的另一端和二极管D17的负 极连接，二极管D17的正极和逻辑识别电路的电容C4的负极连接； 所说的延时电路由电容C3、电阻RIO、电阻Rll、电阻R12、 二极管 D16组成，电阻R12和逻辑识别电路的电容C4并联，电容C4的正极 和电阻Rll的一端连接，电阻Rll的另一端分别和电阻R10的一端、 电容C3的正极、二极管D16的正极连接，电阻R10的另一端和电容 C4的负极连接，电容C3的负极和电容C4的负极连接，二极管D16 的负极和开关控制电路的可控硅Q3的控制极连接；所说的开关控制 电路由电阻R1、电阻R2、电阻R3、电阻R5、电阻R6、电阻R7、电 阻R8、电容C1、电容C2、可控硅Q1、可控硅Q2、可控硅Q3组成， 电阻R14和电磁脱扣器的控制线圈L的公共连接端和电阻Rl的一端 连接，电阻R1的另一端和电阻R2的一端连接，电阻R2的另一端和 电阻R3的一端连接，电阻R3的另一端和延时电路的电容C3的负极 连接，可控硅Q1和电阻R1并联，可控硅Q2和电阻R2并联，可控硅 Q3和电阻R3并联，可控硅Ql的控制极分别和电阻R6的一端、电阻 R8的一端连接，电阻R6的另一端和电阻Rl和电阻R2的公共连接端 连接，电阻R8的另一端和电容C2的一端连接，电容C2的另一端和 延时电路的电容C3的负极连接，可控硅Q2的控制极分别和电阻R5 的一端、电阻R7的一端连接，电阻R5的另一端和电阻R2和电阻R3 的公共连接端连接，电阻R7的另一端和电容Cl的一端连接，电容 Cl的另一端和延时电路的电容C3的负极连接；所说的整流电路由12 个二极管D1 D12组成，二极管Dl、 D4、 D7、 D10正负极串联为一组， 二极管D2、 D5、 D8、 Dll正负极串联为一组，二极管D3、 D6、 D9、 D12正负极串联为一组，二极管D1的正极、二极管D2的正极和二极 管D3的正极连接，二极管D10的负极、二极管Dll的负极和二极管 D12的负极连接，二极管D3的正极和电容C3的负极连接，二极管D4 和二极管D7的公共连接端和二极管D14连接，二极管D5和二极管 D8的公共连接端和二极管D15连接，二极管D6和二极管D9的公共 连接端和二极管D13连接。
4. 如权利要求1所述的电源过电压欠电压缺相保护器，其特征 在于所说的逻辑识别电路包括至少一个运算放大器，基准电路的输 出端和运算放大器的一个输入端连接，取样电路的输出端和运算放大 器的另一个输入端连接，运算放大器的输出端和延时电路的输入端连 接。
5. 如权利要求4所述的电源过电压欠电压缺相保护器，其特征 在于所说的取样电路由电阻R4、电阻R5、电阻R6、电阻RIO、电 阻Rll、电阻R12、 二极管D4、 二极管D5、 二极管D8、 二极管D9、 二极管D12、 二极管D13、电容C4、电阻R14组成，电阻R4的一端 和主电路断路器的C相连接，电阻R5的一端和主电路断路器的B相 连接，电阻R6的一端和主电路断路器的A相连接，电阻R4的另一端 和电阻RIO的一端连接，电阻R5的另一端和电阻Rll的一端连接， 电阻R6的另一端和电阻R12的一端连接，电阻R10的另一端分别和 二极管D4的正极、二极管D5的负极连接，电阻Rll的另一端分别和 二极管D8的正极、二极管D9的负极连接，电阻R12的另一端分别和 二极管D12的正极、二极管D13的负极连接，二极管D4、 D8、 D12的 负极连接，二极管D5、 D9、 D13的正极连接，电容C4的正极和二极 管D12的负极连接，电容C4的负极和二极管D13的正极连接，电阻 R14和电容C4并联；所说的逻辑识别电路由电阻R15、电阻R16、电 阻R18、电阻R19、运算放大器A、运算放大器D、 二极管D14、 二极 管D15、电阻R20、电阻R21、电容C8、电阻R22组成，运算放大器 A的反相输入端分别和取样电路的电容C4的正极、运算放大器D的 同相输入端连接，运算放大器A的同相输入端分别和电阻R18的一端、 电阻R19的一端连接，运算放大器A的输出端和二极管D14的正极连接，运算放大器D的反相输入端分别和电阻R15的一端、电阻R16的 一端连接，运算放大器D的输出端和二极管D15的正极连接，电阻 R15的另一端和电阻R18的另一端连接后再连接到VCC，电阻R16的 另一端和电阻R19的另一端连接后在连接到电容C4的负极，二极管 D14的负极和二极管D15的负极连接后再分别和电阻R20的一端、电 阻R21的一端连接，电阻R20的另一端和电容C4的负极连接，电阻 R21的另一端分别和电容C8的正极、延时电路的运算放大器B的同 相输入端连接，电容C8的负极和电容C4的负极连接，电阻R22的一 端和电容C4的负极连接，电阻R22的另一端分别和基准电路的电容 C9的负极、运算放大器C的同相输入端连接；所说的基准电路由电 容C9、运算放大器C、电阻R24组成，电容C9的正极连接到VCC， 运算放大器C的反相输入端和运算放大器A的同相输入端连接，运算 放大器C的输出端和电阻R24的一端连接，电阻R24的另一端和延时 电路的运算放大器B的反相输入端连接;所说的延时电路由电阻R23、 运算放大器B、电阻R25组成，运算放大器B的反相输入端和电阻R23 的一端连接，电阻R23的另一端和VCC连接，运算放大器B的输出端 和电阻R25的一端连接，电阻R25的另一端和开关控制电路的三极管 Ql的基极B连接；所说的开关控制电路由继电器K1、电阻R26、三 极管Ql组成，三极管Ql的发射极E和电容C4的负极连接，三极管 Ql的集电极C和继电器Kl 一个引脚连接，继电器Kl的另一个引脚 和电阻R26的一端连接，继电器Kl的常开触点和主电路断路器的B 相连接，继电器Kl的常闭触点和电磁脱扣器的控制线圈L的一端连 接，电磁脱扣器的控制线圈L的另一端和主电路断路器的C相连接， 电阻R26的另一端和整流电路的三端稳压器VR1的Vin连接；所说的 整流电路由电阻R1、电阻R2、电阻R3、电阻R7、电阻R8、电阻R9、 电容C1、电容C2、电容C3、 二极管D2、 二极管D3、 二极管D6、 二 极管D7、 二极管DIO、 二极管Dll、 二极管D16、电阻R13、电容C5、 电容C7、三端稳压器VR1组成，电阻R1的一端分别和主电路断路器 的C相、电容Cl的一端连接，电阻Rl的另一端和电阻R7的一端连 接，电阻R2的一端分别和主电路断路器的B相、电容C2的一端连接， 电阻R2的另一端和电阻R8的一端连接，电阻R3的一端分别和主电 路断路器的A相、电容C3的一端连接，电阻R3的另一端和电阻R9 的一端连接，电容C1的另一端和电阻R7的另一端连接后分别和二极 管D2的正极、二极管D3的负极连接，电容C2的另一端和电阻R8的 另一端连接后分别和二极管D6的正极、二极管D7的负极连接，电容 C3的另一端和电阻R9的另一端连接后分别和二极管D10的正极、二 极管D11的负极连接，二极管D2、 D6、 D10的负极连接，二极管D3、 D7、 Dll的正极连接，电阻R13的一端和二极管D10的负极连接，电 阻R13的另一端分别和二极管D16的负极、电容C5的正极、三端稳 压器VR1的Vin连接，二极管D16的正极分别和二极管D11的正极、 GND、电容C5的负极连接，三端稳压器VR1的GND端和GND连接，三 端稳压器VR1的Vout分别和电容C7的正极、VCC连接，电容C7的 负极和GND连接。
专利摘要一种电源过电压欠电压缺相保护器，涉及电力控制设备，其特征在于取样电路的输入端和主电路断路器的输出端连接，取样电路的输出端和逻辑识别电路的一个输入端连接，基准电路的输出端和逻辑识别电路的另一个输入端连接，逻辑识别电路的输出端和延时电路的输入端连接，延时电路的输出端和开关控制电路的输入端连接，开关控制电路的输出端和主电路断路器的输入端连接。本实用新型所述的电源过电压欠电压缺相保护器的优点在于不受电路负载回路电流影响也不受电路负载回路电压影响，灵敏度高，可靠性高，成本低，体积小，可以作为附件配接于不同产品的断路器。
文档编号H02H3/24GK201188536SQ20082011475
公开日2009年1月28日 申请日期2008年5月14日 优先权日2008年5月14日
发明者郑培木 申请人:郑培木