专利名称：：用于电压调节器的栅极驱动电压选择的制作方法用于电压调节器的栅极驱动电压选择
背景技术：
：电子系统消耗电功率。电功率带来财务费用。出于这个以及其它原因，期望系统消耗更少的功率。为了详细描述本发明的示例性实施例，现在将参考附图，在附图中图1示出了根据各种实施例的系统；图2示出了可用在根据各种实施例的图1的系统中的栅极驱动选择器；图3示出了根据各种实施例的图1的系统的效率与电流之间的关系；以及图4示出了根据各种实施例的方法。符号和术语在整个下列描述和权利要求书中使用某些术语来指代特定的系统部件。如本领域技术人员将明白的，计算机公司可能用不同名称来指代部件。本文献不意图区分名称不同但是功能相同的部件。在下面的讨论中以及在权利要求书中，术语"包括"和"包含，，以开放的方式使用，并且因此应该被解释为意味着"包括但不限于……"。此外，术语"耦合，，意图指间接的、直接的、光学的或者无线的电连接。因此，如果第一设备耦合到笫二设备，则该连接可以是通过直接的电连接、通过经由其它设备和连接的间接电连接、通过光学的电连接或者通过无线的电连接。具体实施例方式图1示出了根据各种实施例的系统10。在至少一些实施例中，系统IO包含计算机。在图l的实例中，系统10包含耦合到处理器30的电压调节器12。电压调节器12接收输入电压(Vcc)并且产生用于处理器30的经调节的电压Vcore。才艮据至少一些实施例，经调节的电压Vcore为处理器提供主工作电压。电压Vcore是专用的。在一些实施例中，Vcore小于或等于1.5V(例如，825毫伏、850毫伏、900毫伏等等)。系统10还包含耦合到处理器30的"北桥，，33以及耦合到北桥33的"南桥，，34。还提供超级(super)输入/输出(I/O)37和系统只读35耦合到南桥34。系统ROM35包含可由处理器30执行的系统固件。在至少一些实施例中，该系统固件包含基本输入/输出系统(BIOS)。在一些实施例中，超级I/O37产生提供给栅极驱动选择器20的BIOS栅极驱动选择信号39。电压调节器12包含耦合到控制器25的栅极驱动选择器20。控制器25耦合到一个或多个功率晶体管。在图l的实例中，示出了一对功率晶体管Q1和Q2，但是功率晶体管的数目在其它实施例中可以不同。在至少一些实施例中，每一个功率晶体管Ql、Q2包含场效应晶体管(FET)。晶体管Ql的漏极(D)耦合到Vcc(例如，12V)。晶体管Q1的源极(S)耦合到晶体管Q2的漏极并且晶体管Q2的源极耦合到地。分别包含晶体管Ql的源极和晶体管Q2的漏极的在Ql和Q2之间的公共节点26提供输出电压。节点26耦合到指示器(indicator)Ll的一个端子，该Ll的另一个端子提供电压Vcore,该电压Vcore;波提供给处理器30。来自Vcore电压线的反馈线31被作为反馈信号提供回控制器25,控制器25使用该反馈信号控制晶体管Ql和Q2的占空比，以由此调节电压调节器12的输出电压。栅极驱动选择器20将栅极驱动信号22(例如，电压)提供给控制器25。控制器25使用栅极驱动信号22以交替的方式来导通功率晶体管Q1和Q2的每一个。也就是说，在至少一些实施例中，功率晶体管Q1和Q2并不同时"导通"(即，传导)。控制器25动态地调整占空比，以该占空比将晶体管Ql和Q2选择性地导通和关断。提供给晶体管Ql和Q2的栅极(G)以导通晶体管的电压基本上等于栅极驱动信号22或者由栅极驱动信号22得到。根据各种实施例，栅极驱动选择器20在多个输入电压中选择电压以作为栅极驱动信号22提供给控制器25。在图l的实例中，示出了两个输入电压18和19,栅极驱动选择器20可以从这两个输入电压中进行选择以用于栅极驱动信号22。在该实例中，电压18包含5V并且电压19包含12V。在其它实施例中，附加的或者不同的电压是可能的。一些系统(例如计算机)已经具有在其中为了其它目的而产生的5V和12V。在这样的实施例中，与如果产生新电压可能需要的部件相比，将已经存在的电压用于栅极驱动信号的选择减少了系统所需要的部件的数目。在至少一些实施例中，栅极驱动选择器20根据负载(例如，处理器30)的电流汲取(currentdraw)而从电压18和19中选择电压来用作栅极驱动信号22。控制器25产生指示处理器30的平均电流汲取的"平均电流"输出信号32。在一些实施例中，平均电流输出信号32包含与一段时期(例如，1毫秒)内处理器的平均电流汲取成比例的电压电平。将来自控制器25的平均电流输出信号32提供给电压调节器12的栅极驱动选择器20。栅极驱动选择器20根据来自控制器25的平均电流输出信号的电压电平来选择输入电压18和19中的一个用于栅极驱动信号22。栅极驱动选择器20对栅极驱动信号22的选择可以发生在系统初始化期间和/或在运行时间(run-time)期间。栅极驱动选择器20还可以在运行时间期间一次或多次改变栅极驱动信号22。因此，随着处理器30的电流汲取发生改变，栅极驱动选择器20可以通过选4奪不同的栅极驱动信号来响应。在一些实施例中，在系统初始化期间BIOS36读取来自处理器30的一个或多个特别模块寄存器(MSR)。从这样的寄存器读取的信息通知BIOS36关于与其它类型处理器相比该处理器是否能够进行大电流操作。在这样的实施例中，BIOS36使得由超级I/O37根据安装在系统10中的处理器30的所检测类型将BIOS栅极驱动选择信号39设为有效(assert)。在一些实施例中，如果处理器是大电流类型的处理器，则BIOS36使得BIOS栅极驱动选择信号39为高。如果处理器是小电流类型的处理器，则BIOS36使得BIOS栅极驱动选择信号39为低。在一些实施例中，BIOS36使BIOS栅极驱动选择信号39被设为有效以使栅极驱动选择器20选择特定的输入电压作为栅极驱动信号22。在其它实施例中，BIOS36不使BIOS栅极驱动选冲,信号39被设为有效并且，作为替代，栅极驱动选择器20从控制器25接收平均电流信号32,栅极驱动选择器20通过该平均电流信号来选择输入电压18、19作为栅极驱动信号22。在另外其它实施例中，BIOS36在系统初始化期间激活(activate)BIOS4册才及驱动选4奪信号39以初始将特定的车俞入电压选为栅极驱动信号并且在初始化之后，栅极驱动选择器20使用平均电流信号32(不是BIOS栅极驱动选择信号39)来选择适当的栅极驱动信号22。图2示出了栅极驱动选择器20的实施例。如所示出的，栅极驱动选择器20包含运算放大器("opamp，，)40和42、电容器C1、C2和C3、电压基准Vref、晶体管Q3-Q6以及电阻器Rl-RlO、R13和R14。运算放大器40被配置为非倒相放大器，其增益由电阻器R3和R2的相对值(例如，1+R3/R2)决定。将运算放大器42配置为比较器来对来自运算放大器40的放大的输出信号和电压基准Vref产生的基准电压45进行比较。包含运算放大器42的比较器电3各还实现滞后(hysterisis)以防止来自运算放大器42的输出信号47在来自运算放大器40的输出信号处于或者接近Vref45产生的电压时振荡或者以其他方式快速地改变状态。如果来自运算放大器40的输出信号加上通过电阻器R6施加的滞后电压大于Vref的基准电压45,则迫使运算放大器42的输出为逻辑高状态；否则迫使运算放大器42的输出为逻辑低状态。在图2中将来自运算放大器42的输出信号标记为栅极驱动选择信号50。来自超级I/0"的BIOS栅极驱动选择信号39还耦合到栅极驱动选择信号线50。根据至少一些实施例，栅极驱动选择信号50的逻辑状态(高或低)决定是将由栅极驱动选择器20提供给控制器25的栅极驱动信号22(图1)选为输入电压18和19中的一个还是另一个。在图2的实例中，如果栅极驱动选择信号50为高，则将输入电压19选为栅极驱动信号22,而如果栅极驱动选择信号50为低，则将输入电压18选为栅极驱动信号22。仍然参考图2，晶体管Q5包含P沟道FET并且晶体管Q6包含N沟道FET。作为P沟道FET，晶体管Q5在Q5的栅极到源极电压(Vgs)小于负的阈值(即，比该负的阔值更负)时导通。例如，如果阈值为-1V,那么Q5的栅极到源极电压必须小于-IV(例如，-4V)。具体的阈值根据晶体管不同而不同并且因此是专用的。作为N沟道FET,晶体管Q6在栅极到源极电压(Vgs)大于正的阈值时导通。也就是说，为了导通晶体管Q6,Q6的栅极电压必须比源极上的电压高出大于阈值的量。当栅极驱动选择信号50为高时，晶体管Q3和Q4都导通。电阻器R8和R9/人12V(或者其它适当的电压)串联地连4妾到Q3的漏极。电阻器R8和R9组成分压器。在一些实施例中，电阻器R9的电阻为电阻器R8的两倍并且因此在电阻器R8和R9之间的连接节点52处的电压为12V6(连接到电阻器R8的电压)的三分之二，或者8V。Q5的源极连接到输入电压19,在该实例中其为12V。因此，在Q3导通的情况下，Q5的栅极在8V处而源极在12V处。因此，栅极到源极电压为-4V(8V-12V),其小于P沟道晶体管Q5的阈值电压并且因此足以导通Q5。在Q5导通的情况下，通过电阻器R10提供输入电压19(12V)作为栅极驱动信号22。晶体管Q4的源极连接到地。由于晶体管Q4也由栅极驱动选择信号50的高状态来导通，因此N沟道晶体管Q6的栅极为低，从而Q6关断并且阻止5V输入电压18被提供为栅极驱动信号22。因此，当栅极驱动选择信号50为高时，在图2的示例性实施例中栅极驱动信号22成为输入电压19(12V)。当栅极驱动选择信号50为低时，晶体管Q3和Q4都关断。在Q4关断的情况下，Q6的栅极具有通过电阻器R14的12V的电压电平(或者其它适当的电压)。Q6的源极连接到输入电压18(5V)。因此，Q6的栅极到源极电压在Q4关断时(即，在栅极驱动选择信号50为低时)为7V(12V-5V)，其大于Q6的适用的阈值电压并且因此足以导通Q6。在Q6导通的情况下，通过Q6提供输入电压18(5V)作为栅极驱动信号22。在Q3关断的情况下(其是栅极驱动选择信号50为低时的情形)，Q5的栅极电压为12V。Q5的源极电压也为12V。因此，Q5的栅极到源极电压为OV(12V-12V),其大于Q5的负的阈值并且因此Q5关断，由此防止12V被提供为栅极驱动信号22。因此，当栅极驱动选择信号50为低时，在图2的示例性实施例中栅极驱动信号22变成5V。表I提供了图2所示出的各种部件的一组示例性的值以及其它部件的组件号。在其它实施例中其它部件值也是可能的。栅极驱动选择器20至少部分地工作以改进控制器25的效率。如在此使用的，控制器的"效率"被定义为Pout/Pin。Pout是到处理器30的Vcore电压乘以到该处理器的电流。Pin包含槺极驱动功率(在4册极驱动信号22上的电压乘以栅极驱动电流)加上流到Ql漏极中的功率(Vcc乘以流到Ql漏才及中的电流)。表I.部件值<table>tableseeoriginaldocumentpage8</column></row><table>控制器25的效率随着提供到负载(例如，处理器30)的电流而变化。控制器25的效率还基于栅极驱动信号22的电压电平。在相对低的电流电平处，与栅极驱动信号22为例如12V时相对比，在栅极驱动信号22为例如5V时控制器25的效率更大。在相对高的电流电平处，与栅极驱动信号22为5V时相对比，在栅极驱动信号22为12V时控制器25的效率更大。根据各种实施例，电压调节器12的栅极驱动选择器20根据处理器30的电流汲取而将栅极驱动信号22选择为来自多个输入电压(例如，输入电压18和19)中的特定电压。如果处理器的电流汲取相对较低，则栅极驱动选择器20选择栅极驱动信号22为5V。如果处理器的电流汲取相对较高，则栅极驱动选择器20选择栅极驱动信号22为12V。通过这种方式，在负载电流的宽动态范围内增大电压调节器12的效率。在一些实施例中，BIOS36将BIOS栅极驱动选择信号39设为有效以迫使栅极驱动选择器20选择输入电压18、19中的一个或另一个。在其它实施例中或者与BIOS36的上述操作结合，图2的栅极驱动选择器20从控制器25接收平均电流信号32。平均电流信号32指示处理器30的电流汲取。将平均电流信号32提供为运算放大器40的输入。根据如运算放大器40放大的平均电流信号32,包含运算放大器42的比较器选择这两个可能的输入电压18或19中的一个。如果从运算放大器40作为电压输出的处理器的平均电流加上通过R6的滞后电压小于Vref的基准电压，则栅极驱动选择信号50被迫使为低并且栅极驱动信号22被选择为5V(输入电压18)。如果从运算放大器40作为电压输出的处理器的平均电流加上通过R6的滞后电压大于Vref的基准电压，则栅极驱动选择信号50被迫使为高并且栅极驱动选择信号50为高由此使得栅极驱动信号为12V(输入电压19)。图3是示出了电压调节器12的效率与处理器30的电流汲取之间关系的曲线图。该曲线图被分成三个区段70、72和74。在区段70中，处理器电流相对较低并且栅极驱动选择器20选择栅极驱动信号22为5V。在区段74中，处理器电流相对较高并且栅极驱动选择器20选择栅极驱动信号22为12V。区段72定义比较器(运算放大器42)的滞后部分。如果处理器的电流汲取从区段70中的点增大，则在处理器电流到达点82时比较器将把栅极驱动信号22从5V变到12V。在图2和3的实施例中，点82大约为12A。如果处理器30的电流汲取从区段74中的点减少，则在处理器电流到达点80时比较器将把栅极驱动信号22从12V变到5V。在图2和3的实施例中，点80大约为9A。因此，在滞后区段72中，根据处理器电流汲取改变的方向(向下或者向上)，输入电压18和19中的任一个可以用作栅极驱动信号22。曲线段85表示在5V输入电压18被选为栅极驱动信号22时电压调节器的效率。曲线段87表示在12V输入电压19被选为栅极驱动信号22时电压调节器的效率。图4示出了用于选择栅极驱动信号22的方法100。在102处，该方法包含确定处理器30的电流汲取。在104处，该方法包含基于所确定的电流汲取为电压调节器12选择栅极驱动电压。在一些实施例中，确定处理器30的电流汲取包含从控制器25接收指示处理器的电流汲取的信号(例如，平均电流信号32)。在一些实施例中，栅极驱动选择器22在处理器的运行时间期间改变所选的栅极驱动信号。在这样的实施例中，栅极驱动选择器20检测处理器30的电流汲取的变化并且基于改变的处理器的电流汲取而选择新的栅极驱动电压。因此，如果处理器30从大电流模式转变为小电流模式(例如，睡眠状态或者处于空闲状态的操作系统)，则栅极驱动选择器20将检测改变的电流汲取并且调整栅极驱动信号22以增大效率。上述讨论意为说明本发明的原理和各种实施例。只要完全明白上述公开，对于本领域技术人员而言许多变化和修改将变得显而易见。所附权利要求书意图被解释为包括所有这样的变化和修改。权利要求1、一种系统(10)，包含负载(30)；以及电压调节器(12)，其被配置为从多个输入电压(18、19)中选择栅极驱动信号(50)，并且使用所选的栅极驱动信号来导通功率晶体管(Q1、Q2)从而产生用于所述负载的经调节的电压。2、根据权利要求l的系统，其中该电压调节器基于所述负载的电流汲取来选择栅极驱动信号。3、根据权利要求l的系统，其中控制器(25)产生指示所述负载的平均电流汲取的输出信号(32)。4、根据权利要求1的系统，还包含基本输入/输出系统(BI0S)(36),其使得产生到所述电压调节器的BIOS信号，并且其中所述电压调节器基于所述BIOS信号来选择栅极驱动信号。5、根据权利要求l的系统，其中所述多个输入电压包含5V和12V。6、根据权利要求l的系统，其中所述多个输入电压包含5V和12V,并且所述经调节的电压小于或等于1.5V。7、根据权利要求1的系统，其中该电压调节器在所述系统的运行时间期间改变所述4册才及驱动电压。8、一种方法(100),包含确定(102)负载的电流汲取；以及基于所述确定的电流汲取为电压调节器选择(l(M)栅极驱动信号。9、根据权利要求8的方法，其中确定负载的电流汲取包含从控制器接收指示该负载的电流汲取的信号。10、根据权利要求8的方法，还包含在所述负载的运行时间期间改变所述选择的栅极驱动信号。全文摘要一种系统(10)包含负载(30)以及电压调节器(12)。该电压调节器被配置为从多个输入电压(18、19)中选择栅极驱动信号(50)。该电压调节器被配置为使用所选的栅极驱动信号来导通功率晶体管(Q1、Q2)从而产生用于该负载的经调节的电压。文档编号H02M3/00GK101622775SQ200880006585公开日2010年1月6日申请日期2008年2月19日优先权日2007年2月28日发明者C·N·沙弗,H·莱韦伦茨申请人:惠普开发有限公司