开关电源转换器和用于控制多个开关电源转换器的系统的制作方法

专利名称：：开关电源转换器和用于控制多个开关电源转换器的系统的制作方法
技术领域：
：本发明涉及开关电源或变换器。特别地，本发明涉及简单、耐用的开关电源，其能够为给定电路中多个不同的稳压电源提供电能。
背景技术：
：开关电源被用于在多个产品中例如蜂窝电话、照相机、PDA(个人数字助理)、计算器、便携式计算机以及类似的电子设备提供电能。这种开关电源十分复杂，并且使用大量元件以提供多个精确地调整的输出电压，以为包含在被供电的产品屮的各种集成电路和其它元件提供电能。相对于使用它们的产品的成本和质量，这种电源是昂贵的、体积大并且效率低。对于为设备提供td电池寿命的功效是很重要的。图1示出了由电池10供电的在便携设备中使用的典型的现有技术的电源。来fi电池10的信号通过导线10a传输到电平转换电路12，该电平转换电路被来自模拟脉冲宽度调制的控制器11的控制信号所控制。来自模拟脉冲宽度调制控制器的控制信号对导线17a和17b上的信号检测到的电阻器16两端的压降敏感，导线17a和17b分别将电阻器16的两端连接到模拟PWM控制器11。连接N沟道MOS晶体管13a和13b，以互补方式工作。电平转换电路12为N沟道晶体管13a的栅极提供高电平电压，以将来自电池10的脉冲应用于线圈15的一个输入端。线圈15的另一个输入端连接到电阻器16的一端。电阻器16的另一端连接到负载电容器18，该负载电阻器18包含为该具体的电路供电所必需的电压的充电，其中具体的电路由电源的该部分供电。模拟PWM控制器11测量通过电阻器16的电流并控制N沟道MOS晶体管13a的导通时间。N沟道MOS晶体管13b由驱动N沟道MOS晶体管13a的栅极的信号的反信号(complement)驱动，并且导通以使线圈15的输入导线接地并切断通过电阻器16提供给电源所需要的电流。图2示意性地示出了模拟脉冲宽度控制器11的内部电路。如图2所示，电流源20为电容器21提供充电电流，以生成该电容器两段的斜线电压(rampvoltage)。该斜线电压被提供给差分放大器22a的正极输入导线，其负极输入导线接收差分放大器22b的输出信号。放大器22b的正极输入导线连接到负载电容器18并传递表示负载电容器18两端电压的信号。差分放大器22b的负极输入导线连接到电阻器23a和23b之间的节点，电阻器23a和23b组成分压器(其一端连接到参考电压VREF，而另一端连接到差分放大器22b的输出导线)。这样当电容器18两端的输出电压小于电阻器23a和电阻器23b之间的节点A的电压时，差分放大器22b的输出电压转向低电平。该低电平输出电压被提供给放大器22a的负极输入导线，使放大器22a产生正的输出脉冲。该正的输出脉冲被传输到线圈15，以为电容器18提供充电电流。随着时间的增加，电容器18上的电荷增加，直到电容器18两端的电压超过节点A处的电压。在这一点上，差分放大器22b的输出电压转向高电平，以致差分放大器22a的负极输入导线上的电压超过差分放大器22a的正极输入导线上的电压，使放大器22a的输出电压变为低电平，并因此防止电容器18的进一步充电。线圈15两端的电压为负，反映电流的负的变化率，其是响应来自放大器22a的脉冲的下降沿从高电平变为低电平。由于线圈的磁场，通过线圈15的电流不会瞬间变化，但是随时间逐渐变化。这种类型的电源，其特点在于电流源驱动电容器，其被认为是模拟补偿转换器。每个MOSFET调制周期由精密比较器和误差放大器形成。这种电源难于定标和集成到集成电路中，并且典型地利用受控(captive)半导体工厂专用的模拟加工工艺制造。因此，需要一种能提供不同电平精度电压并同时易于用比现有技术更少的元件来实现的电源。这种电源同时必须相对便宜、耐用和可靠
发明内容根据本发明，提供了一种开关电源，其既便宜又耐用，并且同时能够提供多个不同的输出电压。根据本发明的一个实施例，环形振荡器与开关矩阵一同使用，以提供一对信号，然后该对信号用于产生脉冲宽度调制信号以控制通过电感器的电流和电源中输出电容器两端的电压。来自环形振荡器被选为产生脉冲宽度调制信号的一对特殊的信号由控制器确定，该控制器检测输出电容器两端的电压并提供足够的电流以保持输出电容器两端希望的电压。输出电容器为电源驱动的电路提供选择的电压时的电流。可以控制脉冲宽度调制信号的占空比为从0到接近100%的值。环形振荡器包括奇数个反相器，反相器的数目越多，占空比越可以接近100%。相位比较器将环形振荡器的振荡频率锁定为要求的值。在可选的实施例中，n位计数器用于产生两个信号，一个信号与另一个信号有时间偏差，从而两个信号之间的延迟控制脉冲宽度调制器输出的脉冲的宽度。在一个实施例中，该结构包括两个数字比较器，每个驱动触发电路(flip-flop)，该触发电路产生山每个比较器中的时延延迟的输出信号。本发明的电路可以控制多个不同电源的电压电平。特别地，环形振荡器上不同抽头的可用性允许选择不同对信号，每对信号用于响应相应的输出电容器上不同于要求的标称伹的电压，产生单独的脉冲宽度调制信号。因此根据本发明的单个控制器nj以控制系统中的多个电源，每个电源提供不同的电压。本发明的脉冲宽度调制控制电路经济，便于利用商业半导体工厂可用的标准生产工艺在集成电路基片上制造，并且能够用于要求的脉冲宽度调制输出信号的多种应用中。根据本发明的一个实施例，提供预测控制回路以调整一个或多个输出电压。该预测控制回路可以使用计算单元(例如，微控制器)以应用数字控制技术来调整输出电压。在一个实施例中，信号的占空比驱动脉冲宽度调制转换器中的开关以改变外部电感器中的电流，以响应转换器输出电压的改变。在根据木发明的一项控制技术中，利用转换器的线性电路模型，转换器预测对输出电压变化的响应(例如，当负载被接通时)，并将非线性修正应用到多个时间步长上。在一个实施例中，转换器试图将其恢复到平衡状态，其中的平均电流("线圈电流")是负载中的平均电流，以及线圈电流从时间步K到时间歩长不发生变化。根据本发明，提供了一种开关电源转换器，其包括环形振荡器，其由多个串联的反相器组成；反馈环路，其连接在反相器组的最后一个反相器的输出导线到反相器组的第一个反相器的输入导线；选择电路，其能够从所述串联连接的反相器串的反相器中选择至少一个输出信号；异或门，其在一个输入导线上接收所述选择的输出信号，和在另一个输入导线上从所述反相器串中的反相器的输出导线上接收参考输出信号。根据本发明所提供的开关电源转换器，其中所述异或门产生输出信号，该信号具有与向所述异或门提供输出信号的反相器之间的反相器数量成比例的持续时间。根据本发明所提供的开关电源转换器，其中来自所述异或门的输出信号的占空比能从0变化到接近100%。根据本发明所提供的开关电源转换器，其中所述环形振荡器的振荡频率等于l除2nA，其屮n是所述串联连接的反相器串屮的反相器的数量，而A是信号通过每个所述反相器的时间延迟。根据本发明所提供的开关电源转换器，其中所述环形振荡器的所述振荡周期为2nA。根据本发明，提供了一种用于调节输出电压的方法，所述输出电压被施加到位于电源转换器的输出端上的负载，所述电源转换器包括连接在所述输出端和地参考之间的输出电容器，以及可选择地被开关连接在电源和所述地参考之间的电感器，所述方法包括在第一时间间隔期间检测所述输出电压；以及当所检测的所述输出电压偏离目标值预定的值时在紧跟所述第'吋间间隔的第二时间间隔内，计算所述电感器中足以使所述输出电压达到目标电压的下一个电流值；以及根据所计算的所述下一个电流，在所述第二时间间隔期间，变化所述开关的占空比，以改变所述电感器中的所述电流，所述占空比为所述第二时间间隔的部分，在所述第二时间间隔的所述部分期间所述开关将所述电感器连接到所述电源。根据本发明所提供的方法，其中所述占空比变化小于使所述输出电压达到所述目标电压所需要的数量。根据本发明所提供的方法，其中所述占空比变化根据在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。根据本发明所提供的方法，其中所述占空比变化大于、成比例于在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。根据本发明所提供的方法，其中所述占空比变化小于使所述电感器达到饱和电流所需要的数量。根据本发明所提供的方法，其中所述占空比变化小于预定的数量，所述预定的数量小于1。根据本发明所提供的方法，其中所述占空比变化大于预定的数量，所述预定的数量大于0。根据本发明所提供的方法，其中相对于目标电压定义上限和下限，以及其中当所检测的所述电压偏离所述目标电压多于所述预定的数值但处于所述上限和所述下限之间时，所述下一个电流值和产生的所述占空比的变化被设置为固定位。根据本发明所提供的方法，其中当所检测的所述电压处于所述上限和所述下限之1HI时，所述电源转换器在低功率模式下工作。根据本发明，提供了一种用于调节输出电压的方法，所述输出电压被施加到位于电源转换器的输出端的负载上，所述电源转换器包括连接在所述输出端和地参考之间的输出电容器，以及可选择地被开关连接在电源和所述地参考之间的电感器，所述方法包括在第一时间间隔期间检测所述输出电压和所述电感器屮的电流；以及在紧跟所述第一时间间隔的第二时间间隔内，计算所述电感器中足以使所述输出电压达到目标电压的下-'个屯流值；以及在所述第二时间间隔期间，根据所计算的所述下一个电流，在预定的范围内变化所述开关的占空比，以改变所述电感器中的所述电流，所述占空比为所述第二时间间隔的部分，在所述第二时间间隔的的所述部分内所述开关将所述电感器连接到所述电源。根据本发明所提供的方法，其中所述预定的范围被小于100%的最大占空比限制。根据本发明所提供的方法，其中所述预定的范围被大于0%的最小占空比限制。根据本发明所提供的方法，其中所述占空比变化小于使所述输出电压达到所述目标电压所需要的数量。根据本发明所提供的方法，其中所述占空比变化根据在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。根据本发明所提供的方法，其中所述占空比变化大于、成比例于在所述第-时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。根据本发明所提供的方法，其中所述占空比变化小于使所述电感器达到饱和电流所需要的数量。根据本发明所提供的方法，其中所述电源转换器为连接到所述电源的多个电源转换器中之一。结合与下面详细描述一起说明的附图，将更充分地理解本发明。图1农示现有技术中模拟降压变换器的基本结构；图2表示图1中模拟PWM控制器11的详细结构；图3表示根据本发明的使用环形振荡器的脉冲宽度调制控制器的基本结构；图4表示根据本发明的脉冲宽度调制控制器的可选的实施方案；图5表示使用图3的结构产生的波形的例子；图6表示根据本发明使用的环形振荡器和用于从环形振荡器屮选择特定的输出信号的开关矩阵，该输出信号被提供给异或门63的两条输入导线，以生成脉冲宽度调制的信号；图7表示利用图6的结构产生的信号的波形；图8表小利用图6的结构产生的波形，其中在图6中，在环形振荡器的每个偶数反相器的输出引线和由信号G，H，I，J及K驱动的旁路晶体管之间连接反相器；图9表示当从图6的环形振荡器中的反相器对的不同组合选择信号时，得到的相对延时；图10表不用于控制对特定门的选择，以将选择的一对信号传输到图6中的异或门63，以产生脉冲宽度调制信号的电路；图11表示根据本发明的原理，从图6中的异或门63产生脉冲宽度调制信号的另一个电路；图12是根据本发明一个实施例的开关电源控制器1200的框图13是根据一个实施方案的表示数字脉冲变换器封装(wrapper)1201的接口信号的框图14是根据一个实施方案的表示模数转换器1206的接口信号的框图；图15是表示Kelvin温度传感器(KTS)1500的接口信号的框图；图15A是根据一个实施例的用于KTS1500的示例性电路；图16是说明QSADC模块1211a进行的四重斜率(quad-slope)(即，双重变换)模数转换(ADC)操作的时序图，该模块包含在触摸屏接口1211中；图17是表示在一个实施方案屮QSADC模块1211a的接口信号的框图；图17A是表示在一个实施方案中触摸屏接口1211中的QSADC模块1211a的接口信号的框图18是根据本发明的一个实施例的QSADC模块1211a的俯视框图，包括模拟模块ANLG1801、控制模块CNTRL1802，以及DOWN/UP计数器模块1803;图18A表示图18所示的QSADC模块1211a的模拟模块1801的一个实施方案；图18B表示四点(four-contact)触摸屏应用的一种排列；图18C表示五点(five-contact)触摸屏应用的一种排列；图19是概括开关屯源控制器1200中的模块的框图，其为电池和屯源管理应用提供控制回路；图20说明根据本发明的一个实施例的利用电感器电流lL,调整输出电压V。ut，和感应输出电压V。ut;图21说明由占空比加权平均的电感器电流的近似值；图22说明本发明用于估计MOS开关的寄生电阻的方法；图23表示流程图2300，说明根据本发明一个实施例的控制方法；图24说明根据本发明一个实施例的低频闭环和高频开环的控制方法；图25是表示开关电源控制器1200用于电池和电源管理(例如，在用于个人数字助理(PDA)应用的方框图26说明根据本发明的控制回路的操作；图27根据本发明的一个实施例，说明图24的低频闭环和高频开环控制方法，表示受控变量的特征(singature)输入值和开环响应；图28根据本发明的一个实施例，说明连续的瞬态恢复控制方法；图29说明降压转换器；图30到图33表示根据不同门电路驱动电压应用到晶体管时，对于例如电路49的电源电路关于时间的电流曲线；图34是表示时钟发生器1223的接口信号的框图35表示图34和图12所示的时钟发生器模块的端口表格；图36表示示例性的脉冲宽度调制实施方案，其包括脉冲宽度发生器和序列发生器，用于数字脉冲转换器1201;图36A是图36的脉冲宽度发生器的示例性实施方案；图36B是图36的序列发生器的示例性实施方案；图36C表示示例性的反馈控制系统；图36D表示另一个示例性的反馈控制系统；图37表示根据一个实施方案的用于DPC1201的数字脉冲转换器一帧的时序图37A表示一个实施方案的数字脉冲转换器1201的示例性接口信号；图37B说明DPC1201的示例性电路实施方案，其包括CAM;图37C说明用于图37B的CAM的一个示例性实施方案；图37D说明用于图37C中CAM的输出逻辑的示例性电路实施方案；图37E说明用丁图37C的CAM的示例性时序图38表小Grey计数器的小例性实施方案-,图38A表示Grey计数器的另一个示例性实施方案；图38B表示图38或图38A的触发器的示例性实施方案；图38C表示图38或图38A的另一个触发器的示例性实施方案；图38D表示用于逻辑门的示例性电路实施方案；图38E表不用于另一个逻辑门的示例性电路实施方案；图38F表示多路复用器的示例性电路实施方案；图38G表示二进制到Grey以及Grey到二进制转换的示例性电路实施方案；图38H说明数字脉冲转换器的示例性实施方案；图381说明数字脉冲转换器的另一个示例性实施方案；图39表示典型的门电路驱动波形的曲线图，其可以被用于，例如，电路49中晶体管的门电路和S端的产生的电压；图40是一个实施方案中SHM1207的框图40A是说明用于一个实施方案的电压和电流采样的功能原理图40B是说明用于一个实施方案的电压和电流选择的电路示意图40C是根据另一个实施方案的用于SHM1207的示例性接口信号模块；图40D是另一个实施方案巾的SHM1207的框图40E是说明用于另一个实施方案的电压和电流采样的功能原理图40F是说明用于另一个实施方案的电压和电流选择的电路示意图40G是根据另-'个实施方案的吋钟发生电路；图40H是根据另一个实施方案的分压器；图401是根据另一个实施方案的电压放大器；图40J是根据另一个实施方案的用于输入输出电路的示例性接口信号模块；图40K是根据另一个实施方案的多路复用器方案；图41是根据本发明一个实施例的图12的调节控制模块(REG)的框图42表示相对于时间的门电路驱动波形；图42A表示升压转换器电路；图42B表示时间上偏移的两个开关波形；图43表小说明电流的波形A，B和C，其中的电流为开关电源的三个门电路驱动情况的输出；图43A表示端点S上的电压相对于时间的曲线图，端点S位于图29的降压转换器49中上部和下部晶体管之间；图43B和图43C表示端点S加电压的曲线图，用于电路49中FET50的两个不同占空比；图44表示用于生产高电压以驱动冷阴极荧光灯泡的电路；图44A表示两组示例性门电路驱动波形，其可以被用于电路1.2.2.12的晶体管的门电路；图45表示降压转换器电路；图45A表示用于图45中晶体管的门电路驱动波形，和相应的电流和输出电压波形；图45B表示升压电路；图45C表示用于图45B的电路的门电路驱动波形，和相应的电流和输出电压波形；图46表示调节两个开关电源的操作所连接的开关电源控制器1200;图46A表示相对于时间的在开关电源的一个周期的电流曲线图；图46B表示降压电源电路；图46C表示相对于时间的在开关电源电路的一个周期的电流曲线图46D表示相对于时间的在开关电源的一个周期的电流曲线图46E表示相对于吋间的用于开关电源屯路的电流曲线图47表示连接到多个电源的开关电源控制器1200;图48以框图的形式表示连接到两个开关电源的处理器，非易失性存储器和Kelvin温度传感器，电池连接到开关电源之一上；图48A表示对于典型的电池的电池容量与温度的曲线；图49表示与蜂窝电话共同使用的电源系统的框图49A表示连接到电源的太阳能电池阵列的框图，该电源由本发明的开关电源控制器1200控制；图50是根据本发明的-.个实施例的扩频分频器单元2482.4的框图50A是根据本发明的一个实施例用丁图50中扩频分配器宇.元2482.4的频谱扩频器210.1的电路图51是表示另一个实施方案中QSADC模块1211b的接口信号的框图；图51A是根据本发明的另一个实施例的QSADC模块1211b的俯视框图，其包括模拟模块2001.4、控制模块2002.4、以及叩/down计数器模块2003.4;图51B表示图51A模拟模块2001.4的一个实施方案；图51C说明表不触摸屏接口1211和开关电源控制器1200的其它模块之间的示例性接口信号的框图51D表示执行QSADC模块1211a的诊断的流程图51E表示相应于图51B的实施方案的功能性框图51F说明用于初始测量状态的模拟模块1801的电路连接；图51G说明由于与四触点实施方案中Y坐标薄片的连接的模拟模块1801的电路连接以对电压积分；图51H说明由于与四触点实施方案中Y坐标薄片的连接的模拟模块1801的电路连接以数字地转换该电压；图511说明由于与四触点实施方案中X坐标薄片的连接的模拟模块1801的电路连接以对电压积分；阁51J说明山于与四触点实施方案中X坐标薄片的连接的模拟模块1801的电路连接以数字地转换该电压；图51K说明模拟模块1801对电压积分的电路连接，由于与五触点实施方案中X—Y坐标薄片水平位置的连接；图51L说明模拟模块1801数字地转换电压的屯路连接，由于与五触点实施方案中X—Y坐标薄片垂直位置的连接；图51M说明模拟模块1801对电压积分的电路连接，由于与五触点实施方案中X—Y薄片坐标水平位置的连接；图51N说明模拟模块1801数字地转换电压的电路连接，由于与五触点实施方案中X—Y坐标薄片水平位置的连接；图510说明模拟模块1801的电路连接，检测四触点实施方案屮电阻片间的连续性；图51P说明对五点实施方案中接触的检测；图52说明LED控制模块1214的框图-,图53是根据本发明的一个实施例的图12中的监视定时器模块的框图；图54是根据一个实施方案的内部电压电源(IVS)1209的示例性功能图；图54A是根据另一个实施方案的IVS1209的示例性接口框图；图54B是根据另一个实施方案的1VS1209的另一个示例性接n框图；图54C是根据另一个实施方案的IVS1209的加电顺序的示例性流程图；图55是根据一个实施方案的NFET驱动器模块1202的不例性功能图；图55A说明根据另一个实施方案的NFET驱动器模块1202的示例性接口信号；图55B说明根据另一个实施方案的NFET驱动器模块1202的示例性接口信号；图55C表示图55B的实施方案的示例性功能图55D说明对图55B的实施方案利用内部缓冲器直接驱动外部线圈的应用；图55E说明对图55B的实施方案利用内部缓冲器驱动外部FET的应用；图55F表示图55B的实施方案的示例性芯片内配置的框图；图56是根据本发明的一个实施例的图12的中央处理模块(SYS)1205的框图57表示图25的转换器2570的电路模块；图58是根据本发明的一个实施例的说明控制算法5800步骤的流程图；图59说明图58的控制算法5800的操作。具体实施例方式以下洋细的描述旨在说明这里讨论的实施例，并不是用于限制本发明的范围。考虑到这个公开，本发明的其它实施例对于本领域技术人员是显而易见的。1.0部分，具有同步采样多路输出控制器的转换器(数字平衡多阶段SPS)的结构概述，每个模块的功能描述本发明应用于电能转换器和集成一组电源管理相关功能的电源管理外围设备。开关电源控制器1200(以框图的形式农示在图12中)描述了根据本发明的--个实施例的开关电源转换器控制器产品的实施方案。该系统基木上实现了电源转换器所有预期的功能，例如保持稳定的输出电压(稳压电源)，该电压完全独立于从电源得到的电流；或保持稳定的输出电流(恒流电源)，该电流完全独立于应用到电源上的负载；确定何时切断负载，并测量电池中的充电状态，给电池充电，以及执行电池排序(sequencing)。此外，该系统执行多个其它外围管理功能，例如数字化触摸板、扫描键盘、以及调整从系统其它部位收到的复位信号。在一个实施例中，提供监视器计时器功能以允许电力循环并向产品的不同子系统提供复位信号，响应异常条件，例如软件加锁或者甚至硬件加锁(例如，SCR锁定或由于输入输出瞬变的中断)。本发明的系统也控制显示各种子系统状态的LED。因此，根据本发明的系统当PDA的处理器断电时可以处理便携电子设备(例如，PDA)执行的很多功能，例如在笔划之间(当用户在PDA上书写注释时)，或当PDA显示信息但并不是预期输入或输出时。在该实施方案中，该产品包括控制各种数字接口的数字控制子系统，该数字接口包括复位信号、监视器计时器、使能信号、用于显示内部电源各个状态的状态信号。通过通信接口提供系统中元件间的通信。在一个实施例中，本发明包括时基发生电路和到键盘的数字化仪接口。参考图12，实际上所有数字接口功能由内部8051或可比较的微处理器执行，该微处理器被包括在中央处理模块(SYS)1205中，其与外部系统利用多个接口通过多个通用输入/输出(GPIO)信号来通信，这些信号可以在微处理器的软件屮限定，并灵活地映射到各个输入或输出管脚或集成电路的接线端。例如，每个管脚可以被限定为带有高的真信号或低的真信号，并且可以被限定为输入信号或输出信号。此外，每个管脚可以被分配给单个的电源元件中的任何一个，并且可以被共亨，从而多个电源BJ以从一个管脚收到相同的控制信号。这样，例如，单个使能信号可以被多个电源共享。该GPIO信号可以被用于实现一些外围设备的输入和输出信号。例如，键盘扫描器功能通过GPIO信号与外部键盘交互。监视器计时器可以从集成电路外部的电路接收输入信号和状态信息。同时，中断信号可以与GPIO信号共享管脚。因此该实施方案提供一组很多的功能，以允许该产品能够与基于分离的离散设备的现有技术解决方案"插接兼容"。中央处理模块(SYS)1205处理芯片上和芯片外的串行通信。能够作为GP10信号实施方案的每个信号，除了中断信号，也可以作为串行通信信号。在为现有技术设备设计的应用中，串行通信可以被用于访问键盘和库仑定量测量能力。该GPIO信号可以被用于开启和关断单个电源，并监视它们的状态。计算电路(其可以被提供为超长指令字处理器("VLIW引擎")以简化解码逻辑)被包括在调节控制模块(REG)1204中(在图12中被标记为"REG")。VLIW引擎执行来自中央处理模块(SYS)1205(在图12中被标记为"SYS")的低级命令。调节控制模块(REG)1204接收并解释来自稳压电源管脚供电的各种电路的电压和电流的测量。使用多个不同类型的控制环路，调节控制模块(REG)1204以精确调制的信号的形式向数字脉冲转换器(DPC)提供命令，其接着被用于通过NFET驱动器模块1202操作外部组件。开关电源控制器1200与外部组件一起构成各种指定集成电路布局的一个或多个电源转换器。根据本发明该系统的一个独特的特点在于该系统是可编程的。除了允许每个功能外，模式和预先设置的调节参数、外部组件的说明可以被存储在集成电路内部，并用于执行调节器功能。因此，调节控制模块(REG)1204根据大量信息来操作，这些信息是关于开关电源控制器1200外部的电源转换器组件的特征。与现有技术的以模拟技术实施的开关电源控制器电路不同，本发明的电源控制器电路"知道"其试图获得的输出电压("目标电压")和误差(即，当前输出电压和目标电压之差)。特别地，现有技术的模拟转换器利用不依赖于当前开关占空比和输入电压值的算法来修正误差。这种现有技术的转换器也不在内部存储关于外部组件的信息。试图设计具有这种现有技术的电源转换器控制电路的丄程师只能以补偿网络的形式向电源控制器电路提供"暗示"。与此相反，根据本发明的电源控制器电路比现有技术具有很多优点和好处。例如，由于具有关于当前输出电压和占空比的信息，目标电压和内部存储的外部电路的参数值允许电源控制器计算将导致高精度的正确的输出电压的可能的占空比，并选择遵循外部电路的约束(例如，电感器的饱和电流)的实际的响应。对外部电路异常的适当的响应限制了反射到电源控制器电路的噪声的量。例如，通过控制通过电源控制器电路的瞬时噪声电流，将电源电压提供给电源控制器电路的电池或长导线可以受到并可能辐射更少的电磁干扰(EMI)。可编程的键盘扫描功能在中央处理模块(SYS)1205中实现，在按键被按下以从待机状态唤醒键盘扫描电路后，允许扫描或检测单个按键。监视器功能由中央处理模块(SYS)1205中的软件执行，并提供全功能的监视器定时器功能。监视器定时器功能可以被用于处理系统中的软件故障。例如运行复杂操作系统(例如，WinCE)的外部处理器可以周期性地暂时地维持("切换")指定管脚上的信号。无论何时指定管脚上的信号被切换，监视器定时器复位其定数器。当主机微处理器的软件发生故障时，以致指定管脚上的信号在预定时间内没有切换，那么执行一组预定程序的动作以恢复外部系统处理器的运行。这些动作包括简单地复位处理器或另一个电路元件，或使处理器的电源循环断开和接通。冷开机(power-cycling)消除了来自寄生SCR的电流，其可能出现在处理器或其它集成电路中，从而影响从半导体锁定状态中的恢复。通过冷开机也可以修正通常利用逻辑或复位信号不能恢复的其它异常。中央处理器模块(SYS)1205控制外部状态LED，或单个多色LED。包括在内部电压电源1209中的内部复位逻辑提供接通电源复位，以允许在操作之前稳定内部时钟和内部产生的电压。这是与下面描述的复位调节特点不同的概念，其在软件中实现，并在内部微控制器上运行。主机复位调节软件利用电源的状态信号来调节外部系统的复位信号以及产品输入管脚的外部信号°触摸屏接口1211使用双斜率技术(dual-slopetechnique)来读取电阻式触摸板显示器的X和Y坐标。在PDA中，由于显示器的区域很大，该数字化操作容易受到背光引起的噪声影响。在现有技术中，典型的背光是由冷阴极荧光灯(CCFL)实现的，其本质上是没有阴极加热器的荧光灯泡，该阴极加热器增加用于在低电压电离的内部气体的能量。在CCFL中，对亍典型的设备，初始电离("触发")是利用700伏或更大的交流电压产生的，并且其后使用人于300伏的交流电压保持触发。驱动CCFL的高压交流波形是潜在的对触摸板的严重的噪声源，其由电阻性材料的面板组成，被直接放置于显示器前的几毫米处。触摸屏接口1211使用四重斜率(quad-slope)模数转换器电路，该电路与电源控制器产生的背光电压同步操作。通过与背光同步地操作，来自背光的噪声在偶数周期中被积分，从而有效地被消除，而不需复杂的滤波或算法方案。内部电压电源1209是用于开关电源控制器1200的电源，或者来自两个外部供电管脚之一，或者来白两个外部电池管脚之一，提供各种模块运行需18要的内部电压，这些模块包括中央处理模块(SYS)1205和调节控制模块(REG)1204。除了提供各种子系统需要的各种电压，内部电压电源1209还提供晶振功能(不同于晶体，其是离线的(off-chip))，用于建立内部电源的各种电荷泵，和指不电源何时稳定以适于被内部处理兀件使用的比较器。采样和保持模块1207包括采样阵列、保持电路和扫描电路。采样和保持模块1207监视电源输出部分内的各个点，测量电压和电流，输入电压和各个点处的温度。采样和保持模块1207将其数据、每个时刻的采样提供给模数转换器1206(系统共享的资源)，其将外部模拟采样转换为数字采样。数字采样被调节控制模块(REG)1204使用，或向上传递到中央处理模块(SYS)1205。在本发明的该实施例中，模数转换器和采样和保持结构或者基于电容器系数或者基于单位增益。因此，使用单个标准可以实现校准。NFET驱动器模块1202包括一组以一个或两个模式运行的输出驱动器。第一个模式是驱动外部电源MOSFET设备。在该模式中，每个输出电压与两组驱动器电路关联；一个用于驱动控制FET，而另一个用于驱动同步FET。对于小量(modest)电流，两个驱动器电路可以用在另一个一起被驱动的运行模式中，并且他们的输出信号可以被连接在一起，以电源转换功能直接驱动外部线圈。利用本发明的电源可以是完全可编程的，即，不需选择外部分立元件来设置电压和电流，而单个芯片可以执行在多个不同产品的多个不同的功能。这种可编程性具有减小电路板上元件数量的优点。它同时具有减少终端产品的单个生产商库存的部件数量，这是由于该相同的设备可以被用于多个不同的应用。所有这些特点可以被预先设置，或者在生产芯片的时候，或者在送出芯片的时候，即，通过销售商，利用类似于同可编程逻辑阵列设备使用的编程方法。可选地，本发明的系统可以由客户编程，甚至在其产品的电路内测试阶段或最终阶段在电路板上编程。此外，即使所有这些功能可以被编程，生产和测试期间编程的伹仅被当作初始状态，并且可能被包括电源控制器的系统动态地改变(即，在运行中)。例如，系统可以动态地重新编程内部电压和电流，如需耍不同电压用丁不同运行模式的复杂微处理器通常需要的。为了使显小器变暗和控制发动机，也可以进行重新编程操作。数模转换功能可以通过快速改变调节器的输出电压来实现。开关电源控制器1200的特点是许使用电源控制器1200的系统以可以避免锁定状态的序列启动。例如，微处理器的输入/输出(I/O)结构经常需要在微处理器内核之前被供电。反向该次序oj-能导致微处理器的损害和破坏，或导致故障。为了给这些设备断电，也需要特定的供电序列。在现有技术的解决方案中，该时序被电阻器和电容器相当简单地设置，或者根本不设置。开关电源控制器1200控制的各个电源可以为多种集成电路布局编程，因此可以提供高于输入源、低于输入源、或有时等于输入源的电压。例如，升压转换器集成电路布局用于输出电压高于输入电压的电源，降压转换器集成电路布局用于输出电压低于输入电压的电源，单端初级电感转换器(sepic)集成电路布局用于输入和输出电压相同的电源。当需要非常高的电压时(即，冷阴极荧光灯泡或者甚至数字照相机中的照相闪光灯)，可以使用例如半桥式的集成电路布局。所有这些可以被编程并且它们的任何数量可以在任何时间出现在设计中，并且可以同时支持这些集成电路布局的任何组合。本发明的开关电源控制器1200也可以利用脉冲宽度调制实现亮度降低。这个能力对于冷阴极荧光灯是重要的，这是因为典型地，电流的简单的降低为电离整个显示器提供不充分的能量，导致所谓的"温度计效应(thermometereffect)"，其屮只有部分背光被实际上照亮。需要PWM实现亮度降低的另一个应用是在白色LED中。由于电流的作用，白色LED会有颜色或色彩上从审美角度不可接收的改变。对于亮度降低的白色LED使用脉冲宽度调制，在导通时间保持恒定的电流，因此在大的亮度降低范围内保持不变的颜色。开关电源控制器1200同时具有用在温度补偿中的输入管脚，包括内部温度传感器，和用于读取外部温度传感器的外部管脚。温度补充用在电池充电中，以调整充电速率，以响应不稳定的环境条件，检测故障条件，和防止外部电池的破坏或由于内部过热的损坏。内部电池充电器的算法适应于多个不同的化学组成(例如，锂离子)。由于在屮央处理模块(SYS)1205屮执行的软件中提供多个电池充电算法，所以可以适应于任何化学组成。开关电源控制器1200也允许在不同电池之间选择来作为其电源。中央处理模块(SYS)1205可以被编程为首先使用外部电池，因而保留其内部电池用于紧急情况或当更换外部电池时。它也可以自动地选择以首先为内部电池充电，接着外部辅助电池。中央处理模块(SYS)1205计算可以得到多少能量并同时为两个电池充电，或并列地使用它们。使用本发明的产品提供的另一个功能是向外部系统提供电压、电流和电量数据的能力。这允许在达到各个极限值之前，对电压调节器功能的独立地直接控制和对电池中可获得的能量数量的中间读取。拥有本发明的系统同时保持充电接收历史记录。这在确定电池是否可能被完全充电是非常有用的。它也是电池损耗的初期指示，并且提供了限制过度充电情况的基础，在过度充电中，由于一些故障电池可能被无限地充电。根据本发明的一个方面，该产品的各个开关波形被认真地交错排列，使得从外部电源，例如电池，获得的能量的数量被尽可能地均匀分配在需要电源的所有不同输出周围。这就有效地增加了从外部电源需要的电流的频率，并可以减小来自外部电源需要的峰值电流，其降低了该外部电源上的噪声数量，同时也降低从内部连线辐射到外部电源的噪声，并使噪声易于被过滤。而且，将扩频的方法用于内部频率。这就降低了在给定频率的来自外部开关电源作用的净(net)能量。也就是说，不是总工作在固定的频率，扩频的特点允许转换频率快速地变化和使用产业标准模式调制的频率，以使在任何具体频率的能量被降低。扩频的特点有效地降低了由相关无线设备(assocmtedmdu))将受到的噪声，该无线设备在使用本发明的产品屮，或者在使用该芯片的最终产品或邻近的其它产品中。该工作频率也可以由外部源来确定。在-个实施例中，32KHz的晶振产生所有内部吋钟，并提供基于32KHz的供系统内艽它元件使用的输出。根据另一个特点，系统提供外部时钟，其保l止距离最近的转换边缘20ns。该独特的特点允许外部系统与开关电源功能同步地进行采样，与系统同步地采样以降低内部开关噪声的方式相同。由于通常现有技术的开关电源不知道其将在给定周期中提供什么占空比，肉此这种开关电源正常开关不能提前提供这种信息。由于在本发明中所使用的所有脉冲宽度调制器是数字式的，通过另一个控制信号可以实施方案，该信号安排在组成所有脉冲宽度调制器的控制信号阵列中。参考图12，吋钟发生器模块1223(CLKGEN)产生图12中所述模块需要的时钟信号。在表示接口信号的图34的高电平框图中更详细地说明时钟发生器模块1223。时钟发生器产生基于由数字脉冲控制模块1201提供的源时钟信号的时钟。该源时钟脉冲被时钟发生器模块1223分别在CST[9:0j输出总线1223.2和分别设置在接口1223.4和1223.1上的DPC1201的输出端口PLOCK和PLLCK接收。在下表中，描述了CST总线1223.2上信号的频率。参考到时钟发生器1223的各个接口，来自DPC模块1201的CST接口由图34的参考标记1223.2表不的10位总线组成。该总线连接到DPC1201中GREY计数器的输出，并为时钟发生器1223提供大多数源时钟。表102A表示总线CST中每条线路上信号的频率。表102A<table>tableseeoriginaldocumentpage22</column></row><table>参考标记1223.3表示的两位总线PD一OUT[1:0]控制产生的时钟信号的工作模式。电源的工作模式被指定为标准的、低功率和关机。下表102B表示在两位总线上的信号表示的模式。表102B<table>tableseeoriginaldocumentpage22</column></row><table>在线路1223.7上提供到模数转换器1206的时钟信号，在下表102C中说明不同模式下的频率。低功率和标准模式下的频率来自538,870.92lKHz的DPLL时钟通过5分频后的频率。表102C模式频率(khz)关机0低功率107,374.1824标准107,374.1824在线路1223.9上提供采样和保持块1207的时钟信号。下表102D表小'不同工作模式需要的频率。标准模式下的频率来自于比特CST[4]，而低功率模式下的频率来自于CST[8]的二分频。表102D模式频率(khz)关机0低功率262.144标准8,388.608在线路1223.8卜.提供到内部电压电源1209的时钟信号，下表102E表示各种工作模式所需要的频率。标准模式下的频率来自于CST[4]，即，低功率模式下的频率来自于CST[8]的一.分频。表102E模式频率(khz)关机0低功率1,048.576标准023QSADC一CLK提供触摸屏接口1211的时钟信号。下表102F表示不同工作模式需要的频率。低功率和标准模式下的频率来自于CST[8]的二分频。表102F<table>tableseeoriginaldocumentpage24</column></row><table>时钟发生器1223为调节控制模块(REG)1204提供标准、低功率和关机模式下的时钟信号，下表102G表示每种模式下的频率。各种模式的频率来自于，例如标准模式使用CST[O]位，低功率模式的工作频率来自于CST[8]的四分频。此夕卜，CLKGEN1223向调节控制模块(REG)1204提供SHMCLK和SYSCLK时钟信号。表102G<table>tableseeoriginaldocumentpage24</column></row><table>表102H说明用于提供给屮央处理模块(SYS)1205的时钟信号的模式和用于这些模式的频率。如表102H所示，在关机模式中，频率为O。对于低功率和标准模式，频率与来自于CST[2]的频率相同。表102H<table>tableseeoriginaldocumentpage24</column></row><table>标准33,554.432LED一CLK是用于LED模块的时钟，LED模块与中央处理模块(SYS)1205关联。下表1021表示用于不同模式的频率。标准模式下的频率来自于CST[8]的二分频。表1021模式频率(khz)关机0低功率0标准262.144通过连接到中心数字电源的VDD向时钟发生器模块1223提供3.3V土300mV的数字电源电压。类似地，在线路1223.6上提供VSS，且VSS是中心数字地。转到图35所示的端l」」表，无论该端l]为输入或输出端口，都示出了端口名称、说明、这些端口上信号的源地址和目标地址。参考图12所小，复位电路1221产生用于开关电源控制器1200的复位。该由电路接收和产生的信号显示在模块中。如图12所示的其它电路，接近信号名的箭头表示信号是由复位电路1221产生或被复位电路1221接收。1.1部分，DPC及其操作、可选实施方案的详细描述数字脉冲转换器封装1201可以作为常规混合信号电路(DPC)的组合和数字胶合逻辑(digitalgluelogic)的接口封装实现，数字胶合逻辑由以硬件描述语言(HDL)表示的逻辑电路描述合成。在该实施方案中，数字脉冲转换器封装1201将10位的数字值转换为具有边缘分辨约为2ns的脉冲。如下面进一步的详细解释，提供具有单个写端口和单个读端口的双端口存储器模块，以存储10位的值，该值表示脉冲开始和宽度控制、周期跳歩和旁路电路控制(用于直接输出控制)。图13是根据一个实施方案的表示数字脉冲转换器封装1201的接口信号的方块图。如图13所示，数字脉冲转换器封装1201有5个接口(a)时序控制接口1301，(b)调节控制接口1302，(c)功率调节接口1303，(d)采样和保持控制接口1304，以及(e)电源接口1305。时序控制接口1301包括频率为32KHz，占空比为50%的参考时钟信号1301a(FREF)，参考时钟旁路控制信号1301b(BYPASS)，数字锁相状态信号1301c(PLOCK)，计时状态总线1301d(CS[9:0])，以及输出状态总线1301e(STATE[15:0])，这些接口用于为电路外部数字脉冲转换器封装1201提供时钟和控制状态。在该实施方案中，参考时钟信号1301a(g卩，信号FREF)是提供给数字脉冲转换器封装1201中的数字锁相环(DPLL)用于频率合成的参考时钟，而旁路控制信号1301b(g卩，BYPASS信号)是用于旁路DPLL的测试控制信号。PLOCK是表示DPLL中的参考时钟信号1301a的锁相状态的状态信号。计时状态总线1301d(即，总线CS[9:0])是IO位的时钟状态总线，其提供时钟和控制状态以同步DPC、接口和开关电源控制器1200的其它中心电路。当计吋状态总线1301d共同地显示DPC的时间状态时，计时状态总线1301d的每一位可以被用作占空比为50X的时钟。例如，如果使用31.25KHz的参考时钟，则位CS[9]相应于占空比为50%频率为256KHz的时钟，位CS[8]相应于占空比为50X频率为512KHz的时钟。通常，CS[n]相应于占空比为50X频率为f(n,m^2々，)fo的时钟，其中ne(0,1,...,9}禾卩ms{0,1,...，6}。输出状态总线1301e(即，总线STATE[15:0p是16位状态总线，其显示开关控制总线1303a和1303b(下述)在通过直接控制逻辑之前的内部状态，直接控制逻辑被调节控制接口1303用于限制开关控制总线1303a(即，H1GHFET)和开关控制总线1303b(即，LOWFET)的输出信号到指定的状态。总线1301e在写操作时发生信号到DPC核心电路(corecircuit)。调节控制接口1302，提供对数字脉冲转换器封装1201中双端口存储器的存取，其包括存储器写数据总线1302a(DWI[9:0])，存储器地址总线1302b(ADW[7:0])，存储器读数据总线1302c(DWO[9:0〗)，写使能信号B02d(WE)以及读使能信号1302e(RE)。调节控制接口1302控制偏移和脉冲宽度用于电源调节接口1303中的各种脉冲。电源调节接口1303包括开关控制总线1303a(H1GHFET[6:0])和开关控制总线1303b(LOWFET[6:0])。采样和保持控制接口1304，其通过用丁系统控制环路中的ADC控制用于数字转换的模拟电压的采样和保持，该接口1304包括第一采样控制总线1304a(SMPA[6:0])，第二采杼控制总线]304b(SMPB[6:0])，以及辅助控制总线1304c(SMPAX[3:0])。采样总线1304a和1304b中每一位的时序与相应的开关总线1303a或开关总线1303b中的每一位相关联。每个采样总线1304a和1304b控制用丁'数字转换的与HIGHFET或者与LOWFET控制总线关联的模拟电压的采样和保持。该采样控制总线1304c(即，辅助采样SMPAX[3:0p控制系统监视和控制需要的其它模拟信号的采样。电源接口1305包括数字电源参考1305c(VDD)，模拟电源参考1305d(AVD)，数字地参考1305a(VSS)以及模拟地参考1305b(AVS)。数字电源和数字地参考信号(即，VDD和VSS参考)是全局信号。在该实施方案中，VDD是连接到中心数字电源的数字高电压电源(3.3V±10%)。AVD是连接到中心模拟电源的模拟高电压电源(3.3V±10%)。VSS禾口AVS分另lJ是连接到中心数字地参考的数字地参考和模拟地参考(OV)。1丄1部分，PWM定时信号发生器的第一个实施例图3表示根据本发明的电源管理控制器。如图3所示，环形振荡器包括串行连接的反相器301-1到301-15。在本发明的实际的实施例中，环形振荡器可以包括多个串行连接的反相器。例如，可以串行连接一千个反相器，结果是本发明控制器得到的占空比几T为100%。然而，为了便于解释，在该详细描述中，将只说明15个反相器。每个反相器固有地具有延迟"△"，其是信号输入反相器的输入导线的吋间和每个反相器输出导线上获得的最后输出信号的时I、RJ之间经过的时间。该时1HI"△"是施加到包括在反相器中的组件的电压的函数。通过改变用于反相器的组件上的电压，可以改变与反相器关联的实际延迟时间A。CMOS技术中典型的反相器将包括电压源和参考电压之间的与N沟道MOS设备连接的P沟道MOS设备系列，其中参考电压通常是系统地。如果与反相器共同使用缓存器，可以使用额外4个晶体管，使每个反相器具有6个晶体管。与信号通过反相器的传输关联的延迟是应用到反相器的电压的函数。用于反相器的电源电压越高，信号从输入端到输出端的传输就越慢，且延迟A越大。在图3的结构中，能够在32.768KHz振荡的晶体302被导线303a和303b连接到反相放大器304。放大器304提供晶体两端的电压，以使晶体振荡在32.768KHz频率，从而使来白反相放大器304的输出信号振荡于晶体302的频率。环形振荡器的输出信号被八分频电路3058分频，然后送到相位比较器306，相位比较器306还接收来自振荡器302的输出信号。因此环形振荡器的控制频率是262.144KHz，为晶体302正常频率的8倍。环形振荡器的正常工作频率通常被选为大约262KHz。相位比较器306检测环形振荡器输出信号8分频的信号相位和晶体振荡器302的信号相位间的相位差。相位比较器306将线路306a的输出信号中的相位差提供给Vcc控制电路307，以修正环形振荡器的输出信号8分频的频率和与晶体振荡器302的控制频率32.768KHz之间的任何偏差。如果环形振荡器频率太低，那么驱动Vcc控制电路307，以在线路307a上为反相器301-15提供更高的电压，从而减小与该反相器相关的延迟时间，并因此增加环形振荡器的振荡频率。可选地，如果环形振荡器的工作频率太高，那么Vcc控制电路307在输出线路307a上提供低输出电压，从而增加通过反相器301-15的延迟时间，并因此减小与该反相器相关的电压。相位选择器308控制来自异或门309的输出线路310上的脉冲宽度调制(PWM)输出信号的宽度。连接到异或门309的两个输入线的每一个被相位选择器308连接到与环形振荡器中反相器30H的一个输出线相关的接头。偶数反相器301的输出导线每次可以与一个异或门309的输入导线309a相连。奇数反相器301的输出导线每次可以与一个异或门309的输入导线309b相连。根据异或门309的输出线310上的PWM信号驱动的电源的要求，选择连接到异或门309的输入导线309a和30%的反相器301-1到301-15的特定输出导线。无论异或门309的输入是否不同，其将具有高输出。每次高的边沿或低的边沿传输通过环形振荡器，通过异或门连接的反相器时，这种情况都会发生。由于环形振荡器的一个周期包括上升沿和下降沿，异或门309的输出导线310检测到的PWM信号频率将是环形振荡器频率的两倍。环形振荡器(由反相器301-1到301-15组成)的正常频率"f"由与每个反相器关联的延迟吋间"△"给定。因此如果所有反相器具有相同的延迟，那么正常频率f^l/(2nA)，其中n是反相器的个数，A是与每个反相器相关的延迟时间。因此频率与反相器的个数成反比。环形振荡器的周期由1/f给定。因此，如果反相器的个数等于1000，并且与每个反相器相关的延迟为10—9秒，那么频率为500KHz，周期为2毫秒。系统能够达到的不同脉冲宽度由反相器输出线路上的接头确定，这些接头连接到异或门309的输入导线309a和30%。l丄2部分，PWM定时发生器的第二个实施例图4表示使用计数器和比较器以产生脉冲宽度调制信号的本发明的可选的实施例。5位的计数器41(如果需要，可以使用不同的位数)从0到31计数，其由16.7772MHz的信号驱动。5位计数器41的瞬时计数值通过5位总线42发送到比较器43a和43b，每个比较器将计数值和存储在其中的值比较。数字比较器43a将存储由相位选择总线44a上的信号确定的数值，且数字比较器43b将存储由相位选择总线44b上的信号确定的第二个数值。相位选择总线44a和相位选择总线44b上的信号被外部电路确定，其测量负载电容器上的电压和进入负载电容器的电流，并将该电压和电流与参考值比较，以确定负载电容器必须充电到的程度。这可以由开关电源控制器1200实现，特别是使用采样和保持电路1207、模数转换器1206以及调节控制模块(REG)1204。下面详细描述这些电路及其操作和系统的操作。数字比较器43a的输出信号切换D触发器45a，而数字比较器43b的输出信号切换D触发器45b。来自D触发器45a的反转输出信号在导线47a上传输到延迟线48a的输入导线。延迟线具有由位4-0确定的长度，以相应于驱动5位计数器为指定值使用的吋间，该指定值使数字比较器43a翻转触发器45a。延迟线的输出信号在导线49a上传输到异或门49的一条输入导线。5位计数器41在找到数字比较器43a中的匹配后继续计数，直到在数字比较器43b中找到另一个匹配。数字比较器43b中计数的特定值由来fi下述相位选择一红色总线44b的位9-5设置。这种匹配导致输入信号从数字比较器43b发送到D触发器45b。然后D触发器45b在导线47b上产生输出信号，其被传输到延迟线48b的输入导线。然后，延迟线48b在导线49b上产生高电平输出信号到异或门49。在延迟线48a的输出信号为高和在延迟线48b的输出信号为低的吋间期间，将由异或门49将在输出导线49c上产生脉冲宽度调制的信号。然而，当输出导线49a和49b上的输出信号电平相同时，异或门49将在输出导线49c上生成低电平输出信号。因此异或门49的输出信号是相位调制的，分别相应于相位选择一绿色总线和相位选择一红色总线44a和44b上的信号。选择16.7772MHz以驱动5位计数器41，使其每秒循环完整的计数524,287.5次。换句话说，图4电路中导线49c上信号的输出频率是262,144KHz。图5说明13个串行连接的反相器的波形。顶部曲线表示到第一个反相器的输入信号。第二条曲线表示从第二个反相器输出的信号。第三条曲线表示第四个反相器输出的信号，而第五条、第六条、第七条和第八条曲线分别表示第六个、第八个、第十个和第十二个反相器的输出信号。底部的曲线表示图3或图4所示电路的脉冲宽度调制的输出信号。应该注意，在该例中，输出信号是由输入到串行连接的反相器中的信号和从第十个反相器输出的信号来控制的。应该知道当输入到串行连接的反相器中的信号和第十个反相器输出的信号幅度相同时，输出信号断开(off);当该两个信号幅度互补时，输出信号接通。在K述的一个实施例中，其中PWM信号驱动DC/DC转换器的主开关，当如虚线所示开关接通时，输出电流被采样，当如曲线左手部分的虚线所示开关断开时，输出电压被采样。脉冲宽度调制信号的输出频率是524,288Hz，而串行连接的反相器的信号的频率变化是该频率的一半，超过262,144Hz。l丄3部分，计数器+比较器方法的讨论一_没有延迟线一一该实施力'案中的最优化技术数字脉冲转换器封装1201可以具有各种实施方案，并包括实现其功能(例如，脉冲宽度调制)的各种类型的接口，正如这里描述的。例如，口J'以利用以下组件执行脉冲宽度调制1)具有倒相级和接头的低频数字锁相环(DPLL)压控振荡器(VCO)(例如，如图3所述)，2)具有与数字比较器结合的计数器的高频DPLL，或3)与按内容寻址存储器(CAM)结合的DPLL以产生需要的脉冲宽度调制信号。图36表示示例性脉冲宽度调制实施方案，其包括脉冲宽度发生器(PWG)2300.4和序列发生器2302.4，用于数字脉冲转换器1201。如这里所描述的，该示例性脉冲宽度调制实施方案旨在提出具有与数字比较器结合的高频DPLL(即，上面列出的例2)，每个用丁被调节的电源的DPLL/计数器/比较器的组合。PWG2300.4从序列发生器2302.4接收10位触发信号(TRG[9:0])禾口8位标记信号TAG[7:0])，以及参考时钟(FREF)和复位(RST)信号。PWG2300.4产生时钟(PLOCK)信号、序列发生器时钟(SCLK)信号、脉冲宽度调制(PWM[7:0])信号、以及时钟(CLK[m:n])信号。序列发生器2302.4产生触发信号(TRG[9:0])和标记信号TAG[7:0])，并从例如调节控制模块(REG)1204的控制逻辑模块接收全局复位RST信号和数据信号(DATA[p:O])。序列发生器2302.4还接收或提供控制信号(CNTL[q:O])。标记信号允许不同的PWM信号输出的开始和停止时间的发生在同一触发值(即，时间)上。这允许在正常工作中，PWM开始和停止时间彼此移动(slidethrough)(即，彼此在时间上独立变化)。作为序列控制的例子，触发信号的值(n0,nl,n2,...,nl5)相应于标记信号的值(t0,tl,t2,…,t15)，其中1023>nl5〉..>n2>nl>nO》0(其中1023表示计数器从0到1023的持续时间)。如果tl相应于PWM[3]信号的开始，t8相应于于PWM[3]信号的结束，那么PWM[3]信号的脉冲宽度是PWM[3]二(n8-nl)t，其中is2ns。图36A是图36中脉冲宽度发生器2300.4的示例性实施方案。图36A包括产生锁定信号和输出频率(F0UT)的DPLL2304.4，该输出频率被提供给产生时钟信号的分频器计数器2308.4。时钟信号的最高有效位被16除(通过除法器2306.4)，以向参考时钟提供用于比较的反馈信号。分频器计数器2308.4同时产生10位计数信号(CNT[9:0])，比较器2310.4将该计数信号与触发信号比较，比较器的输出通过触发器2312.4作为PWM电路2314.4的吋钟。PWM电路2314.4还接收标记信号和产生PWM信号和序列发生器时钟信号。电路2316.4说明PWM电路2314.4的示例性电路实现。图36B是图36的序列发生器2302.4的示例性实施方案。图36B包括一系列寄存器2330.4(其被分别表示为2330.4a到2330.4p)和多路复用器2332.4(其被分别表示为2332.4a到2332.4n)，这些多路复用器由序列发生器时钟信号(SCLK)提供时钟，并产生触发信号和标记信号。寄存器2330.4和多路复用器2332.4被控制器2334.4控制，该控制器接收数据信号并且接收或提供控制信号。控制器2334.4的操作可以由调节控制模块(REG)1204或单独的控制器来执行，例如处理器或微控制器，以提供控制和数据程序逻辑。图36C表小用于没有不工作区域的PWM开关电压调节器的小例性反馈控制系统。例如，反馈控制系统监视感兴趣的电压(voltageofinterest)(VM)并将其与目标电压(VT)比较，以产生由控制器2334.4使用的估计的PWM停止目标(即，停止时间)。图36C包括模数转换器(ADC)2340.4、减法器2342.4、加法器2344.4以及寄存器2346.4。电压(Vm)被ADC2340.4数字化，并被减法器2342.4从电压(Vt或数字DVt)中減去，并由加法器2344.4累加寄存器2346.4的输出。寄存器2346.4提供PWM停止目标信号(PWMsT)。如果电压(Vt)大于电压(Vm)，那么PWM停止目标信号被增加，直到电压(Vt)小于电压(Vm)，这导致PWM停止目标信号(PWMsT)减小。一旦达到稳定状态，控制回路将继续增加和减小PWM停止目标信号(PWMsT)，以最小化电压(Vt)和电压(Vm)之间的差异。该负反馈控制系统依赖于这种事实，即PWM停止目标信号(PWMsT)的增加将导致电压(Vm)的增加。控制回路的瞬时响应很小，这是由于PWM停止目标信号(PWMsT)的变化将仅是(例如)从周期到周期的一个单位(例如，±2ns)。图36D表示用于没有不工作区域的PWM开关电压调节器的示例性反馈控制系统。例如，该反馈控制系统监视感兴趣的电压(voltageofinterest)(VM)并将其与目标电压(VT)比较，以产生由控制器2334.4使用的佔计的PWM停止目标(即，停止时间)。图36D包括转换器(ADC)2340.4、减法器2342.4、加法器2344.4、寄存器2346.4、比较器2348.4以及逻辑门电路(OR)2352.4。电压(VM)被ADC2340.4数字化，并被减法器2342.4从电压(Vt或数字DVt)中减去，其结果被比较器2348.4和2350.4与正和负的不工作区域目标比较。将比较器2348.4和2350.4的输出提供给逻辑门电路2352.4，其输出和比较器2350.4的输出被加法器2344.4与寄存器2346.4的输出相加。寄存器2346.4提供PWM停止目标信号(PWMst)。如果差值(即，电压(VT)减去电压(VM))小于正不工作区域目标j'「大于负不工作区域目标，则PWM停止目标信号(PWMST)保持恒定。否则，PWM停止目标信号(PWMST)根据需要来增加或减小。l丄4部分，使用CAM的PLL/RO的讨论，在CAM实施方案中的最优化技术图7表小图6中11个串连连接反相器的输出波形。在图6中，串连连接的反相器被表示为具有与每个反相器的输出连接的旁路晶体管。与奇数反相器的输出信号相连的旁路晶体管连接异或门63的输入线63a，每个旁路晶体管被标记为A、B、C、D、E和F的信号驱动。同样地，与偶数反相器的输出信号相连的旁路晶体管连接异或门63的输入线63b，每个旁路晶体管被标记为G、H、I、J和K的信号来驱动。来自异或门63的脉冲宽度调制输出信号通过输出导线63c传输到特定电路的负载电容器，该特定电路由图6所示的结构供电。被导通的旁路晶体管的特定组合确定异或门63的导线63c上输出的脉冲宽度调制信号的宽度。转到图7，可以看到从反相器1到11的波形图。当然，在图6中反相器U的波形被反馈到反相器1的输入导线。图7和图8表示从图6中每个反相器1到11的输出的信号的波形。图7表示直接从每个反相器得到的这些反相器的输出信号。图8表示直接从反相器l、3、5、7、9和11的输出导线得到的输出信号，而曲线2、4、6、8和10表示反相器2、4、6、8和10输出信号的补(complement)。图9表示分别施加到异或门63的输入线63a和63b的各种信号组合的脉冲宽度，异或门63输出线63c上脉冲的宽度表示在标记为脉冲宽度的列中。如图9所示，只有一个来自各种反相器的输出信号的组合需要产生5个可能的不同脉冲宽度，该组合使用直接来自于反相器的输出而得到。因此，在异或门63的输入线63a上使用旁路晶体管A通过的反相器l的输出信号，和旁路晶体管G、H、I、J、或K通过的反相器2、4、6、8和10的输出信号之--，可以得到脉冲宽度IO、8、6、4和2。因此，使用这些组合可以得到IO倍吋延、8倍时延、6倍时延、4倍时延、以及2倍时延的脉冲宽度。输出信号的唯一艽它组合是使用来自反相器ll的输出信号和来自反相器2、4、6、8和10的输出倍号，也可以产生10倍时延、8倍时延、6倍时延、4倍时延、以及2倍时延的脉冲宽度。如果偶数反相器的输出信号被反转，那么通过组合反相器1的输出信号与反相器2、4、6、8和i0的输出信号的反转信号可以得到1倍时延、3倍时延、5倍时延、7倍时延、以及9倍时延的脉冲宽度。此外该组脉冲宽度表示使用偶数反相器输出信号的反转和任何'个奇数反相器的输出信号，可以得到的所有可能的脉冲宽度。数字脉冲转换器1201执行脉冲宽度调制的可选定实施方案包括与按内容寻址寄存器(CAM)结合的DPLL，以产生需要的脉冲宽度调制信号(即，上述的例3)。数字脉冲转换器(DPC)1201是低功率常规混合信号宏(macro)。通常，DPC1201的输入和输出信号是数字化的，然而提供分离的模拟电源和模拟地信号，以供给用于频率合成的内部数字锁相环(DPLL)电路。DPC1201合成参考时钟(32.768KHZ)，以产生具有基于DPC帧的脉冲宽度的多种脉冲，其中该DPC帧开始于计数O，结束于最终计数1023，如图37的时序图所示。在一个实施方案中，DPLL产生时钟频率为524.288KHZ的帧，产生时间为1.907pSec的帧。最小的脉冲宽度由计数差值O表示(即，0%的占空比)，而最大的脉冲宽度由计数差值1024表示(即，100%的占空比)。脉冲的上升沿和下降沿具有数值1的最小分辨率，其相应于1.863ns的实际时间差。该脉冲被用于控制为外部电源调节的在NFET驱动器模块1202内的芯片I/0输出驱动器。该脉冲也被用于控制采样和保持模块(SHM)内的芯片I/O输入驱动器，用于模数转换的采样和保持电路使用在模数转换器1206内发现的芯片上的模数转换器(ADC)。DPC1201也产生其它芯片电路使用的其它输出信号，例如用于调节控制模块(REG)1204的实时时钟状态和同歩脉冲，和用于时钟发生和使能(CKGEN)宏1223的源时钟。DPC1201产生如图37所示的脉冲，其中一个DPC帧相应于吋序图中的1.907us。由DPC1201生成的每个脉冲(即，分别与PFET信号2402.4，SFET信号2404.4，SMPA信号2406.4，以及SMPB信号2408.4相关的PFET脉冲2410.4，SFET脉冲2412.4，SMPA脉冲2414.4，以及SMPB脉冲2416.4)被表示为一对10位Grey编码的数字，其通过调节控制模块(REG)的接口提供给DPC1201。Grey编码的数字被指定为具有一对与每个脉冲关联的原语的原语数字(primitivenumber)或简单的原语。每一对中的第一个原语数字(即，图37中的PFTS，SFTS，SPAS，以及SPBS)表示脉冲上升沿与计数值0的偏移，其可以为从计数0到1023的任意整数。每一对中的第二个原语数字(即，图37中的PFTR，SFTR，SPAR，以及SPBR)表小脉冲下降沿与计数值0的偏移，其可以为从0到1023的任意整数。第一个原语数字(PFTS，SFTS，SPAS，以及SPBS)的信号参数末尾的字母"S"代表设置(SETUP)，第二个原语数字(PFTR，SFTR，SPAR，以及SPBR)的信号参数末尾的字母"R代表复位(RESET)。图37时序图的纵坐标表示的PFET脉冲2410.4和SFET脉冲2412.4控制在NFET驱动器模块1202中的初级和次级NFET驱动器，而SMPA脉冲2406.4和SMPB脉冲2416.4控制SHM1207中的输入采样和保持电路。图中所示的脉冲可以被8个独立的10位原语表示。8个独立的原语被指定如下PFTS，PFTR，SFTS，SFTR，SPAS，SPAR，SPBS以及SPBR。这些原语数字(艮卩，PFTS，PFTR，SFTS，SFTR，SPAS，SPAR，SPBS以及SPBR)在特殊用途中存储在DPC1201的双端口按内容寻址存储器中，这些数字的标号在下面的端口说明中详细描述。图37中的吋序图表示为DPC1201控制的单个脉冲通道设置的原语数字，然而DPC1201能够提供多个独立的脉冲通道(例如，用于外部PWM-开关电源转换的7个独立的脉冲通道和第8个独立辅助脉冲通道，其可以用于内部或外部电路的同步)。如果DPC1201提供8个独立的脉冲通道，那么用于PFET信号2402.4、SFET信号2404.4、SMPA信号2406.4、以及SMPB信号2408.4的总线代号可以用于将这些独立的通道分别指定为PFET[7:0]信号2454.4、SFET[7:0]信号2452.4、SMPA[7:O]信号2450.4、以及SMPB[7:0]信号2448.4，如图37A所示。PFET[7]、SFET[7]、SMPA[7]和SMPB[7]指的是辅助脉冲通道，而PFET[6:0]信号2454.4和SFET[6:0]信号2452.4指的是控制NFET驱动器模块1202中的驱动器以导通和断开用于电源调节的外部电源FET的脉冲。该SMPA[6:0]信号2450.4和SMPB[6:0]信号2448.4指的是控制SHM1207中输入采样和保持电路数字化外部模拟电压的脉冲。应该注意，图37所示的时序图说明在进行PFET信号2402.4和SFET信号2404.4之间(即，原语数字PFTR和原语数字SFTS之间)的转换算法之前的间断(break)，有效的电源调节通常需要该间断。用于该实施方案的DPC1201具有5个接口，与开关电源控制器1200的5个相应的部分(即,IVS1209,CKGEN1223，调节控制模块(REG)1204，NFET驱动器模块1202，以及SHM1207)通信。图37A说明DPC1201的该示例性接口实施方案。与IVS1209的接口包括FREF信号2420.4。此外，与IVS1209的接口包括电源和地信号，其中包括VDD信号2464.4、AVD信号2466.4、VSS信号2442.4、以及AVS信号2444.4。数字电源和地、VDD信号2464.4(例如，3.3V)和VSS信号2442.4可分别被处理为全局信号，然而，模拟电源和地、AVD信号2466.4(例如，3.3V)和AVS信号2444.4分别通常不被处理为全局信号。FREF信号2420.4是提供给DPC1201中的DPLL的参考时钟，并冃.分别具有频率和占空比大约为32.768KHz和50%。在DPLL达到并保持锁相状态后，PLOCK信号2462.4是被置位(asserted)的信号(即，转换为逻辑高或高状态)，并保持置位状态(即，保持处于逻辑高状态)。否则，PLOCK不被置位(即，逻辑低或低状态)。AUX信号2446.4是辅助信号端口，其用于同步开关电源控制器1200外部的电路。与时钟发生器和使能(CKGEN)1223的接口包括各种信号，包括CST[9:0]信号2458.4、PLLCK信号2460.4、以及PLOCK信号2462.4。CST[9:0]信号2458.4是10位Grey编码的时钟状态总线，其提供时钟和控制状态以同歩DPC1201、调节控制模块(REG)1204、以及CKGEN宏1223。在标准的.丁.作模式巾，将SSC信号2424.4设置为低电平，将FREF信号2420.4设置为32.768KHz，表1屮给出了用于CST[9:0]信号2458.4的示例性频率。PLLCK信号2460.4是DPLL输出时钟，其具有分别为524.288KHz和50%的频率和占空比，假设FREF信号2420.4的参考频率为32.768KHz。用于CST[9:0]信号2458.4的最近两个最高有效位的相同的频率是产生这些频率的10位Grey计数器的制造品(artifact)。MSB(最高有效位)和NMSB(下一个最高有效位)，(分别为CST[9:0]信号2458.4的CST[9]禾卩CST[8])彼此具有正交相位关系。<table>tableseeoriginaldocumentpage36</column></row><table><table>tableseeoriginaldocumentpage37</column></row><table>具有调节控制模块(REG)1204的接口包括各种信号，其包括是输入总线的PDJ3UT[1:0〗信号2426.4、SET[28:0〗信号2438.4、RST[28:0]信号2440.4、ENBL[21:0]信号2436.4、DWI[19:0]信号2428.4、DRO〖19:0]信号2456.4、以及ADW[4:0]信号2430.4，以及是输出总线的CST[9:0]信号2458.4。此外，该接口包括输入信号WE2432.4、输入信号RE2434.4、以及输出信号PLOCK2462.4。具有调节控制模块(REG)1204的接口用于产生各种脉冲，例如PFET脉冲2410.4和SFET脉冲2412.4。该DWI[19:0〗信号2428.4、ADW[4:0]信号2430.4、DRO[19:0]信号2456.4、以及输入信号WE2432.4和输入信号RE2434.4传输数据和控制双端IICAM的读/写端II，下面将进一歩详细描述。该CAM的读端口位丁'DPC1201内。更具体地，该PDJ3UT[1:0]信号2426.4是2位总线，其控制DPC1201的工作模式。该工作模式被指定为标准模式、低功率模式和关机模式，如表2总结的。当PD—OUT卩:0]信号2426.4设置为关机模式，DPLL被断电，CAM处于待机模式，以及DPC1201中的其它数字模块处于低功率状态。当PD—OUT[1:0]信号2426.4设置为低功率模式，DPLL被加电，并锁相到其正常工作频率(536,870.912KHz)，该DPLL输出被16除，以产生CST[9:0]信号2458.4的最低有效位(即，CST最低有效位的频率是33,554.432KHz)，该CAM处于待机模式，而DPC1201的剩余模块处于低功率状态。当PD—OUT[1:0]信号2426.4被设置为标准模式时，DPLL正常地工作，该DPLL输出被4除，以产生CST[9:0]信号2458.4的最低有效位(即，CST最低有效位的频率是134,217.728KHz)，该CAM被加电并正常工作，而DPC模块的其它部分也加电并正常工作。表2:示例性模式<table>tableseeoriginaldocumentpage38</column></row><table>SET[31:0]信号2438.4是32位控制总线，其用于独立地设置DPC1201的每个输出位。例如，当SET[31:0]信号2438.4的SET[O]为高(HIGH)时，SMPA[7:0]信号2450.4的SMPA[O]被设置为高(HTGH)，且当SET[31:0]信号2438.4的SET[1]为高(HIGH)时，该PFET[7:0]信号2454.4的PFET[O]被设置为高(HIGH)。表3说明SET[31:0]信号2438.4、原语数字和DPC1201的输出信号之间的示例性关系。表3<table>tableseeoriginaldocumentpage38</column></row><table><table>tableseeoriginaldocumentpage39</column></row><table>RST[31:0]信号2440.4是32位控制总线，其用于独立地复位DPC1201的每个输出位。例如，当RST[31:0]信号2440.4RST为高(HIGH)，该SMPA[7:0]信号2450.4的SMPA[O]输出被复位为低，而当RST[31:0]信号2440.4的RST[1]为高(HIGH)，该PFET[6:0]信号2454.4的PFET[O]输出被复位为低LOW。表4说明RST[31:0]信号2440.4、原语数字和DPC1201的输出信号之间的示例性关系。表4<table>tableseeoriginaldocumentpage39</column></row><table>RST同FTR[引FET[4]RST[20]~RST[23]SPAR[5],PFTR[5],SPBR[5],SFTR[5]SMPA[5],PFET[5],SMPB[5],SFET[5]RST[24]~RST[27]SPAR[6],PFTR[6],SPBR[6],SFTR问SMPA[6],PFET[6],SMPB[6],SFET[6]RST[28]~RST[31]SPAR[7],PFTR[7],SPBR[7],SFTR[7]SMPA[7],PFET[7〗,SMPB[7],SFET[7]ENBL[23:0]信号2436.4是24位CAM使能总线，用于独立地使CAM与端口匹配。该ENBL[23:0]信号2436.4的ENBL[3n]位使能SMPA[7:0]信号2450.4的SMPA[n]位和SMPB[7:0]信号2448.4的SMPB[n]位，以使CAM与输出匹配，其中ns{0,1,2,…，7}。该ENBL[23:0]信号2436.4的ENBL[3n+1〗位使能PFET[7:0]信号2454.4的PFET[n]位，以使CAM与输出匹配，以及该ENBL[23:0]信号2436.4的ENBL[3n+2]位使能SFET[7:0]信号2452.4的SFET[n]位，以使CAM与输出匹配，其中ns{0,1,2,...，7}。表5给出了用于示例性实施方式的CAMENBL总线(即，ENBL[23:0]信号2436.4)和输出。表5使能总线位DPC宏输出ENBL[O]SMPA[O],SMPB[O]ENBL[l]PFET[OJENBL[2]SFET[OJENBL[3]SMPA[l]，SMPB[l]PFET[l]ENBL[5]SFET[l]ENBL问SMPA[2],SMPB[2]ENBL[7]PFET[2]ENBL[8]SFET[2]40<table>tableseeoriginaldocumentpage41</column></row><table>ENBL[23:0]信号2436.4的ENBL位为有效的高电平(HIGH)。为使特定的CAM与端口匹配，相应的使能位被设置为高(HIGH)。该ENBL[23:0]信号2436.4仅影响CAM的读端口，可以通过读/写端口从CAM读出和向CAM写入原语数字，如下面的进一歩详细描述。该特点允许CAM安全地更新，而不会在CAM更新期间导致不当的匹配。此外，该ENBL[23:0]信号2436.4允许脉冲在CAM的正常工作中跳转。DWI[19:0]信号2428.4是用于读/写CAM端口的20位的写数据总线，其用丁向CAM写入Grey编码信息。向CAM写入的DWI[19:0]信号2428.4被ADW地址总线(即，ADW[4:0]信号2430.4)禾PWE信号2432.4控制。该DWI[19:0]信号2428.4的DWI[9:0]位被分配给CAM的存储单元(bank)0，DWI[19:0]信号2428.4的DWI[19:10]位被分配给CAM存储单元1。ADW[4:0]信号2430.4是5位地址总线，被用于在CAM中寻址用于读出和写入的单个(20位)字。为了便于实现和根据一个实施例，CAM被分为两个存储单元，如表6所示。该ADW[4:0]信号2430.4同时在每个CAM存储单元中寻址22个字中的一个10位字。例如，ADW[4:0]信号2430.4的ADW[O]相应于CAM存储单元0中的原语SPBS[O]和CAM存储单元1中的原语SPBS[O]。表6<table>tableseeoriginaldocumentpage42</column></row><table><table>tableseeoriginaldocumentpage43</column></row><table>多个DRO[19:0]信号2456.4是20位的读数据总线，用于读/写CAM端口，并用于从CAM读取Grey编码字。从CAM中读取的DRO[19:0]信号2456.4被ADW地址总线(即，ADW[4:0]信号2430.4)和RE信号2434.4控制。该DRO[19:0]信号2456.4的DRO[9:0]位被分配给CAM存储单元0，而DRO[19:0]信号2456.4的DRO[19:10]位被分配给CAM存储申.元1。PFET[6:0]信号2454.4是7位总线，其向NFET驱动器模块1202提供初级电源FET脉冲(即，诸如PFET脉冲2410.4的脉冲)。该SFET[6:0]信号2452.4是7位总线，其向NFET驱动器模块1202提供次级电源FET脉冲(即，诸如SFET脉冲2412.4的脉冲)。WE信号2432.4是用于读/写CAM端口的写使能控制信号。当WE信号2432.4切换为高时，.0位的字被写入CAM每个存储单元的ADW[4:0]信号2430.4指定的地址。RE信号2434.4是用于读/写CAM端ll的读使能控制信号。当RE信号2434.4切换为髙时，将10位字从CAM每个存储舉元的ADW[4:0]信号2430.4指定的地址中读出。用于NFET驱动器模块1202的接口包括各种信号，其包括PFET[6:0]信号2454.4和SFET[6:0]信号2452.4。如h所述，单个PFET(初级FET)和SFET(次级FET)脉冲通道示于上面的时序图(图37)。用于SHM1207的接口包括各种信号，其包括SMPA[6:0]信号2450.4和SMPB[6:0]信号2448.4。该接口被用于由模数转换器1206对数字转换控制模拟电压的采样和保持。如上所述，根据一个实施例，采样脉冲SMPA(例如，SMPA脉冲2414.4)和SMPB(例如，SMPB脉冲2416.4)独立丁PFET(初级FET)和SFET(次级FET)脉冲。SMPA[6:0]信号2450.4或SMPB[6:0]信号2448.4中的任一个可以被用于为模数转换器1206控制SHM1207中的模拟电压的采样(和保持)。图37A所示表8中描述的剩余的信号包括旁路信号2422.4和SSC信号2424.4。旁路信号2422.4是用于旁路DPLL的测试控制信号。当旁路信号2422.4被保持为高时，FREF信号2420.4旁路DPLL，但是当旁路信号2422.4保持为低时，FREF信号2420.4被用于频率合成。SSC信号2424.4是用于激活扩频同步(clocking)的控制信号。当SSC信号2424.4高时，激活扩频同步(clocking);否则扩频同步被禁止。在DPC1201中执行的扩频同步方案既可以是向上频率扩展，也可以是向下频率扩展，其中DPC帧频率(例如没有扩频同步的524.288KHz)与其基本频率偏离约0.5%，调制周期约为22us。表8:示例性接口信号的描述总表端口名称类型描述源目的FREF输入32.768khz参考时钟IVS1209BYPASS输入参考时钟旁路控制REG1204SSC输入扩频时钟控制REG1204PLOCK输出DPLL时钟，有效HIGHCKGEN1223PD—OUT[1:0输入电源管理控制总线REG1204PLLCK输出DPLL输出时钟CKGEN]223CST[9:0]输出计数时间状态总线CKGEN122344<table>tableseeoriginaldocumentpage45</column></row><table>CAM模块2486.4包括改进的CAM，用于产生PFET[6:0]信号2454.4、SFET[6:0]信号2452.4、SMPA[6:0]信号2450.4、SMPB[6:0]信号2448.4、以及AUX信号2446.4。图37C说明用于CAM模块2486.4的一个示例性实施方案。例如，CAM模块2486.4存储64个字(即，上面所述的原语)，每个字为10位，CAM模块2486.4的地址读端口2502.4(标记为ADR[63:0])不被编码。地址读端口2502.4提供64个地址信号，共同标记为ADR[63:0]信号2508.4。ADR[63:0]信号2508.4的偶数位(ADR[O]，ADR[2]，…，ADR[62])与CAM存储单元1关联，如前所述(例如，关于ADW[4:0]信号2430.4)。ADR[63:0]信号2508.4通过控制逻辑2506.4与32RS锁存器2504.4连接，该锁存器由RS锁存器2504.4(图37C)表示，代表性地表示在图37C中。图37D表示控制逻辑2506.4和RS锁存器2504.4在CAM模块2486.4的输出与单脉冲通道关联的更详细的示例性实施方案。DPLL2480.4(图37B)被表示为利用扩频分频器2482.4连接到Grey计数器2484.4(例如，自由振荡的IO位Grey计数器)，而扩频分频器2482.4位于DPLL2480.4和Grey计数器2484.4之间。如上所述，当SSC信号2424.4被使能，扩频器分配器2482.4通过使用频率变化的均匀的脉冲压制(umformpulseswallowing)技术产生扩频同歩。下面描述扩频工作模式。此外，扩频分频器2482.4为标准模式和低功率模式之间的切换提供各种分频比率，如上面对PDJ3UT[1:0]信号2426.4的描述。扩频分频器2482.4提供的额外的分频减小了Grey计数器2484.4在低功率模式中引出的电流。例如，与二进制计数器相比，Grey计数器2484.4为CAM模块2486.4产生无误操作的读取操作。图37B所示的实施方案的DPC1201的工作的例子从DPLL2480.4开始，该DPLL2480.4使Grey计数器2484.4递增(即，通过扩频分频器2482.4)，以为CAM模块2486.4产生DRI信号2488.4识别的读出数据。如果DRI信号2488.4的读出数据在CAM模块2486.4产生CAM匹酉己，则CAM模块2486.4的CAM输出读地址线(即，ADR[63:0]信号2508.4)变为有效，其置位或复位32RS锁存器(即，RS锁存器2504.4)的一个或多个以产生PFET[7:0]信号2454.4、SFET[7:0]信号2452.4、SMPA[7:0]信号2450.4和SMPB[7:0]信号46上的输出脉冲。该32RS锁存器(由RS锁存器2504.4表示)被组织为8个脉冲通道。脉冲通道中的4个脉冲如前所述完全独立，而8个独立的原语数字(一组8个数字用于每个脉冲通道)被进行Grey编码和写入调节控制模块(REG)1204中CAM模块2486.4的CAM中的指定位置。上面参考ADW[4:0]信号2430.4给出了原语数字的地址位置。在图37D中详细表示了CAM模块2486.4与一个脉冲通道(例如，PFET[n]信号2512.4，SFET[n]信号2516.4，SMPA[n]信号2510.4，以及SMPB[n]信号2514.4给出的，其中ns{0,1,2,...,7})关联的逻辑电路。来自ADR[63:0]信号2508.4的8条独立的CAMADR线(例如，ADR[8n]，ADR[8n+l]，ADR[8n+2]，ADR[8n+3]，ADR[8n+4]，ADR[8n+5]，ADR[8n+6]，ADR[8n+7])被表示为控制RS锁存器2504.4的4个RS锁存器(分别表示为RS锁存器2504.4(1)到2504.4(4))。ENBL[23:0]信号2436.4的控制电路，分别被表示为控制逻辑2506.4的使能控制逻辑2506.4(1)，在图37D中详细描述。ENBL[23:0]信号2436.4的ENBL[3n+l]信号和ENBL[3n+2]信号控制RS锁存器2504.4(2)和2504.4(4)分别用于PFET[n]信号2512.4和SFET[n]信号2516.4，而ENBL[23:0]信号2436.4的ENBL[3n]信号分别控制RS锁存器2504.4(1)和2504.4(3)用于SMPA[n]信号2510.4禾nSMPB[n]信号2514.4。上述表5提供了关于ENBL[23:0]信号2436.4的附加的详细资料。用于SET[31:0]信号2438.4和RST[31:0]信号2440.4的控制电路分别被表示为控制逻辑2506.4的置位/复位控制逻辑2506.4(2)，其也在图37D中详细表示。该SET[31:0]信号2438.4和RST[31:0]信号2440.4允许RS锁存器2504.4的直接控制(例如，在CAM模块2486.4的输出端对RS锁存器2504.4(1)到2504.4(4))。在低功率模式中，该接口通过调节控制模块(REG)1204屮的逻辑电路结合ENBL[23:0]信号2436.4使用，以产生该模式工作需要的ADC采样和电源调节脉冲。使用这些控制信号，调节控制模块(REG)1204能够直接控制RS锁存器2504.4，以避免危险情况(例如，防止每个锁存器的置位(S)和复位(R)输入同时有效)。如图37C所小，CAM2494.4是双端口存储器设备，具有一个'虔/写端口2496.4(与DWI[19:0]信号2428.4，ADW[4:0]信号2430.4，WE信号2432.4，RE信号2434.4，以及DRO[19:0]信号2456.4关联)和一个读端口2498.4(与DRI信号2488.4和ADR[63:0]信号2508.4关联)。相同的原语数字可以被写入CAM2494.4中的两个或多个地址位置，当匹配的数据被Grey计数器2484.4提供给CAM2494.4的读端口2498.4(通过DRI信号2488.4)其将导致ADR[63:0]信号2508.4(即，CAM读地址线)上的多个匹配。该多个匹配允许两个或多个输出边缘重合。调节控制模块(REG)1204同步到CAM2494.4的写入，以避免在各种脉冲通道上产生不当的低频干扰。当关键的独立脉冲边缘(即，主边缘)从DPC1201的一个DPC帧变换到下一个时，调节控制模块(REG)1204重新计算从属的脉冲边缘(即，从属边缘)并相应地更新CAM2494.4。主边缘相应于原语PFTS[n]、PFTR[n]、SFTS[n]和SFTR[n]，其中n￡{0,1,…，7}。所有其它边缘或者为从属边缘，或者为辅助边缘。如果主边缘从其在DPC1201的当前DPC帧的位置移到下一个帧中的不同位置，与指定主边缘有关的从属边缘被重新计算，并被调节控制模块(REG)U04写入到CAM2494.4，以用在下一个帧中。调节控制模块(REG)1204提供有效地没有故障地执行这些任务所需要的计算、Grey编码和CAM写入调整。根据主边缘信息计算从属边缘必需的信息被包含在调节控制模块(REG)1204中，而该信息通常不从DPC1201的.'个DPC帧变换到下.个。例如，为每个通道计算原语数据SPAS和SPBS边缘所必需的从属边缘信息BJ以作为单个10位的二进制常数(或脉冲宽度)提供，如果原语PFTS值改变，其被调节控制模块(REG)1204用于计算和Grey编码新的原语SPAS值，或者如果给定的PFTR值变化，其被调节控制模块(REG)1204用于计算和Grey编码新的原语SPBS值。由调节控制模块(REG)1204提供的主边缘信息可以从DPC1201的一个DPC帧变换到下一个。调节控制模块(REG)1204提供该信息作为10位Grey编码数字对，其包括从DPC1201帧初始计数值0的两个偏移。-.个偏移相应丁在CAM模块2486.4输出端的RS锁存器(即，RS锁存器2504.4)之一的SET输入，而另一个偏移相应于RS锁存器的RESET输入。如上所述，CAM2494.4的读端口2498.4(与DRI信号2488.4关联)掩48埋在DPC1201中，如图37B和图37C所示。ENBL[23:0]信号2436.4只影响CAM2494.4的读端口，并且用于上述的多项功能。如果ENBL[23:0]信号2436.4的指定ENBL总线位保持为低，例如ENBL[O]位，则相应丁ENBL[O]位的读地址部分被禁止，并且相应的禁止部分(例如，原语数据SPAS[O]，SPAR[O]，SPBS[O]，SPBR[O])出现的任何数据匹配将不会产生匹配。然而，如果相同的数据出现在CAM2494.4地另一个读地址部分，该部分没有被禁止，则将会产生匹配。因为ENBL[23:0]信号2436.4只影响CAM2494.4的读端口，而读/写端口2496.4不被影响。因此，通过读/写端口2496.4的到CAM2494.4的读出和写入可以不受阻碍的进行。这种能力可以与PFET[7:0]信号2454.4或SFET[7:0]信号2452.4.同使用，以安全地更新CAM2494.4中的原语数字和避免脉冲干扰的不当的产生。一个可能的更新序列被显示在图37E的时序图中用于更新CAM2494.4的原语SETR[O]。CAM2494.4的原语SFTR[O]更新开始于SFET[7:0]信号2452.4的SFET[O]位的上升沿。在SFET[O]位的上升沿，已经产生了SFTS[O]的原语匹配。调节控制模块(REG)1204检测SFET[O]位的上升沿，并且在调节控制模块(REG)1204—个时钟周期后，通过将ENBL[2]信号设置为低而使CAM2494.4屮需要的CAM部分无效。应该知道这不会产生关于PFET[7:0]信号2454.4的PFET[7:0]脉冲的问题，因为已经出现了该脉冲的上升沿和下降沿。在CAM2494.4的CAM部分被无效后，调节控制模块(REG)1204通过切换WE信号2432.4为高，使CAM写有效。因为ADW[4:0]信号2430.4(即，读/写地址端口ADW)已经被设置为地址位置2，其相应于表6中所示的原语SFTR[O]，将用于SFTR[O]的新的原语写入到CAM2494.4的CAM地址位置2。然后，调节控制模块(REG)1204通过将ENBL[2]位设置为高，使该部分重新有效，当CAM匹配如SFET[O]脉冲的下降沿所示发生时，SFET[7:0]信号2452.4的SFET[O]脉冲的新的下降沿发生在新的SFTR[O]原语值。改变一些原语具有比图37E给出的例子更多的对丁其它原语的影响。因为这里讨论的相关性，如果原语PFTR被改变，则原语SPBS、SFTS、以及SFTR可能需要被调节控制模块(REG)1204重新计算、进行Grey编码和更新到CAM2494.4。作为另一个例子，如果原语PFTS被改变，则所有的原语SPAS、SPBS、PFTR、SFTS以及SFTR可能需要被调节控制模块(REG)1204重新计算、进行Grey编码和更新到CAM2494.4。因为CAM2494.4读取周期时间的最坏的情况是(例如)7.5ns，在前面句子描述的更新可以在22.5ns(即，7.5ns的3倍)内完成。更新CAM2494.4中的全部64个字将需要大约240ns。作为一个例子，在图37中，提出了在进行PFET信号2402.4和SFET信号2404.4之间的转换算法之前的停顿(break)。如果PFET信号2402.4和SFET信号2404.4之间的停顿时间总是大于30ns，更新脉冲通道必需的所有原语(8个数字)能在该时期中被写入到CAM2494.4。l丄5部分，用于最优化备用电源和小片尺寸的PLL/RO，DLL和计数器的组合和排列的讨论。图38表示电路2600.4，其是Grey计数器2484.4(图37B)的示例性实施方案。电路2600.4表示10位Grey计数器，但是基于这里讨论的技术可以实现为任何位数。而且，利用下面讨论的电路技术(例如，参考图38B到图38F)，电路2600.4可以实现为低功率电路。电路2600.4包括多个触发器2602.4，这些触发器分别表示为与多个与(AND)门2604.4和多个异或(XOR)门2606.4—起的触发器2602.4(1)到2602.4(10)。电路2600.4产生10位Grey计数(即，图38中位C0到C9)，这些计数被提供给CAM模块2486.4(图37B)。图38A表示电路2610.4，其是Grey计数器2484.4的另一个示例性实施方案。电路2610.4类似于电路2600.4，但是使用与非门(NAND)2612.4和或非门(NOR)2614.4，而不是与门(AND)2604.4。如图38和图38A所示，触发器2602.4(1)接收时钟(CLK)信号2603.4，而触发器2602.4(2)到2602.4(10)接收时钟信号(CLK横(CLKbar)2605.4，该信号为时钟信号2603.4的补。使用下图中讨论的低功率电路技术可以实现电路2600.4和2610.4。图38B和图38C说明通过使用更少电路元件可能比传统触发电路需耍更少电源的电路实施方案。图38B表小图38或图38A中触发器2602.4(1)的示例性实施方案。图38B包括晶体管2620.4和2624.4(即，分别为p型和n50型晶体管)和反相器2622.4、2626.4以及2628.4。晶体管2620.4接收D输入信号2630.4，而晶体管2620.4和2624.4接收时钟(CLK)信号2632.4，反相器2626.4和2628.4分别提供Q信号2634.4和QN(Q非或Q横)信号2636.4。以类似的方式，图38C表示图38或图38A中触发器2602.4(2)到2602.4(10)的示例性实施方案。图38C包括晶体管2640.4和2642.4(即，分别为p型和n型晶体管)和反相器2644.4、2646.4以及2648.4。晶体管2640.4接收D输入信号2650.4，而晶体管2640.4和2642.4接收时钟(CLK横)信号2652.4，反相器2646.4和2648.4分别提供Q信号2654.4和QN(Q非)信号2656.4。图38D表示用于异或(XOR)逻辑门(例如图38和图38A的异或门2606.4或图38D所示的异或门2717.4)的示例性电路实施方案，其比传统的异或门需要更少的电源。图38D包括反相器2700.4、2702.4和晶体管2704.4和2706.4，如图所示，输入信号(A)2708.4和输入(B)2710.4被分别提供给晶体管2704.4和2706.4，而反相器2702.4根据等式Z""+I^提供输出信号(Z)2712.4。同样地，图38E表示用于异或(XNOR)逻辑门2720.4的示例性电路实施方案，其可能比传统的异或门需要更少的电源。图38E包括反相器2722.4和2724.4和晶体管2726.4和2728.4。如图所示，输入信号(A)2730.4和输入信号(B)2732.4被分别提供给晶体管2726.4和2728.4，目.反相器2724.4根据等式Z二A^+Z"提供输出信号(Z)2734.4。另外，图38F表示用于倒置多路复用器2740.4的示例性电路实施方案，其包括晶体管2742.4和2744.4和反相器2746.4。倒置多路复用器2740.4接收输入信号(A)2748.4、(B)2750.4，以及(C)2752.4，并根据等式Z二OW+eT^提供输出信号(Z)2754.4。图38G表示用于—.进制到Grey码转换(BGC)2770.4和Grey码到进制转换(GBC)2780.4的示例性电路实施方案。BGC2770.4表示利用异或门2772.4从二进制到Grey码的4位转换，而GBC2780.4农示利用异或门2772.4从Grey码到二进制的4位转换。异或门2772.4可以如关丁图38D的上述讨论实现，以最小化使用的电源量。根据本发明的实施例，用于执行脉冲宽度调制的另一个可选的实施方案包括低频数字锁相环(DPLL)，具有反相器级和抽头(taps)的压控振荡器(VCO)(即，上面列出的例l)。图38H说明根据该实施例的示例性实施方案，其包括相频检波器(PFD和相位检波器)2802.4和分频器2810.4。PFD2802.4接收线路2814.4上的参考频率(例如，32KHz)和来自分频器2810.4的线路2812.4上的反馈信号，并确定是否向充电泵2804.4提供加压(pumpup)和抽气(pumpdown)信号。充电泵2804.4根据加压(pumpup)和抽气(pumpdown)信号向环路滤波器2806.4和VCO2808.4提供信号。VCO2808.4包括具有反相器级和抽头的环形振荡器，如上面相对于图3类似讨论的，因此不会重复描述。来自VCO2808.4的输出信号被分频器2810.4接收，其将输出信号的频率分为希望的频率以作为反馈信号提供。用于执行脉冲宽度调制的另一个可选的实施方案可以被看作高频DPLL的混合电路，其具有与数字比较器(即，上面列出的例2)组合的计数器，以及与可按内容寻址存储器(即，上面列出的例2)组合的DPLL，以产生需要的脉冲宽度调制信号。更特别地，阁381说明帮助生成脉冲宽度调制信号的电路2900.4。电路2900.4包括解码器2902.4，其控制逻辑门2904.4以写入具有地址线(ADR)和数据线(Dl)的存储器2906.4(例如，随机存储器)。存储器2906.4存储确定希望的脉冲宽度调制信号的开始和停止时间的数据。存储器2906.4在控制器2924.4的控制下(通过读地址(RA))通过多路复用器2908.4向多路复用器2912.4、异或(XOR)门2910.4以及多路复用器2918.4提供数据(在D0端口)。在控制器2924.4的指示下，异或门2910.4、多路复用器2912.4和2918.4、寄存器2914.4和2920.4以及加法器/减法器2916.4确定提供给比较器2922.4以与参考计数2926.4比较的数据。类似于图36A中的比较器2310.4，比较器2922.4向脉冲宽度调制电路(即，如图36A所述的PWM电路2314.4)提供输出信号。因此，通过使用存储器和比较器，能够产生脉冲宽度调制信号。l丄6部分，同歩驱动的相位偏移调整的讨论，以最优化传导损失比空载时间(deadtime)。开关电源中的一种效率优化是试图最小化肖特基二极管耗散的电源，具体地，该肖特基二极管或者在下级晶体管(图46中电路1301.2中的QB》的两端插入电路，或者众所周知处于FET内部。在图46中，肖特基二极管由参考字符Sl表示，晶体管QB!被插入在S端和地之间，并且在一些情况下导通，以减小二极管S1上的压降，因此基本地减小该二极管耗散的电源。当然，任何这种电源耗散将不被传递到负载，因此是无效电源。我们具有的挑战是最小化二极管Sl的导通时间量。人们希望二极管Sl仅导通很短的时间量，然而，如果到QB^卩Q1^的开关信号在时间上十分接近，由于接通和断开所需要的延时，可能两个晶体管同时导通，这不仅将是巨大的功率损失，而且由于无限的电流直接从输入电源通过QTi到QB!流到地端，可能导致灾难性的电路故障。因此最优化方案是移动QB!的门信号最可能地接近QTi的门信号，而不导致导通上的重迭。图39说明图46中S端预期的电压，用于图中其上的开关时序图。应该理解当到QTi的门驱动被关掉时，S端的电压降低，并降到其被肖特基二极管截止的位置，接着在后续时间内，QB!导通，使电压重新拉回到供电源轨迹(powererail)。该过程在脉冲的另一端以相反的顺序进行，其中QB!的门关断。电流重新被允许流入二极管S1，而S端的电压下降到低于地，其导致多余的电源耗散直到Ql被导通，并且S端的电压向上转换到正供电轨迹，且该周期蓬:复。在现有技术解决方案中，必须在该两个门信号的时序之间构造防扩带。该防护带必须足够长，以适应可能用于该应用的最慢的晶体管。在本发明中，在一个实施例中，我们使用电源设计者提供的数据，该电源被开关电源控制器1200调节，并将数据编程进入开关电源控制器1200的内部存储器，说明外部晶体管的特性。因此，不需要固定的防护带和时间。在第一个实施例中，我们根据各个设备公布的数据使用可以使用的最小数字，并将相位偏移值存入REGhw。在本发明的另一个实施例中，我们对其进行进一步动态优化。遵守给定输出级的功效可以实现这一目的。例如，我们知道对于降压电源，输出电压等于占空比乘以输入电源。实际输出电压与计算的输出电压的任何偏离将是由于电感器、电阻器、电容器以及晶体管本身的寄生效应。因此，仔细地，可能在多个周期中以低速率调谐QB，和QT^之间的时序直到该功率峰值开始降低。当晶体管重迭时，功率将快速降低，但是这允许根据电路中被调节的实际设备动态调整晶体管门驱动信号的时序。开关电源控制器1200可能根据电路基础在电路上具有多个防护带，这是因为这些晶体管的开关时间也在某些程度上依赖于它们提供的负载电流和它们的工作温度。在QT!断开和QB!导通的时间之间的相位偏移的需要数量和在QB!断幵和QL导通之间的相位偏移可以不同。因此，可以对两个晶体管进行细微的调整。控制器可以从位于内部电源1209中的Kelvin温度传感器得到温度数据。在上述的第一个实施例中，向控制器提供用于晶体管的上升和下降时间参数，可以实现对现有技术最差情况容许方案的重大改进，该方案不考虑使用的时间晶体管的规格。在第二个实施例中，通过动态调整使用的设备可以进一步改进功效，并因此实现对于给定的一组品体管和分离的输出组件的可能最高的效率。1丄7部分，同步采样多个输出采样和保持模块(SHM)1207采样各种电压和电流并保持它们，直到模数转换器准备接收它们。如这里指出的，将在控制环路使用的模拟输入信号由数字脉冲转换器1201通过SHM1207提供，并将模拟输入信号通过模数转换器1206转换为数字信号。作为例子，SHM1207采样并保持13个电压和7个电流，7个电压与被控制或驱动的外部电源相关，2个电压与电源A和电源B相关，以及4个辅助电压来自Kelvin温度传感器3516.4的VOUT，和3个焊点(pads)TEMPEXT、AUXO和AUX1。图40是一个实施方案中SHM1207的功能性方块图。该功能性方块图包括输入/输出(1/0)电路3008.4，分压器(缩放器scalar)3010.4，多路复用器3012.4，以及多路复用器3016.4。外部电压被I/O电路3008.4通过焊点3000.4采样，而将输出信号(OUTV)提供给分压器3010.4。分压器3010.4在从调节控制模块(REG)1204接收到SCALE[3:0]信号的控制下，将输出信号(OUTV)分压为或缩放为可接受的等级。例如，外部电压(例如，15V或更少)被縮放为用于模数转换器1206的合适的值(例如，0到3.3V的输入范围)。I/O电路3008.4从调节控制模块(REG)1204接收SSUP信号和SELVX信号，以及从DPC1201接收AUX信号和SCLKVX信号。该AUX信号提供用于采样一个或多个外部电压的采样时钟。而SSUP信号提供用丁选择采样哪个外部电压的选择时钟。该SCLKVX信号相应于SMPA[6:0]信号2450.4和SMPB[6:0]信号2448.4，该两个信号为模数转换器1206控制SHM1207中54模拟电压的采样(和保持)。该SELVX信号提供用于选择采样哪个外部电压的选择时钟。提供给I/O电路3008.4和3016.4的IDDQ信号表示用于这些电路的测试控制信号。外部电流被I/O电路3016.4通过焊点3002.4和3006.4采样，并利用连接到焊点3002.4和3006.4的电阻器3004.4,I/O电路3016.4提供输出信号(OUTC)。I/O电路3016.4从调节控制模块(REG)1204接收SWCAP[2:0]信号和SEUX信号和从DPC120]接收SCLKIX信号。该SWCAP[2:0]为开关电容网络提供输入控制，下面将进一步描述。该SCLKIX信号相应于SMPA[6:0]信号2450.4和SMPB[6:0]信号2448.4，其为模数转换器1206控制SHM1207中模拟电压(和电流)的采样(和保持)。该SELIX信号提供用于选择采样哪个外部电流的选择时钟。在来自调节控制模块(REG)1204的MXSEL[4:0]信号控制下的多路复用器3012.4选择将哪个输入提供给模数转换器1206作为输出信号VINADC。除了上述的输入信号，多路复用器3012.4也接收来自Kelvin温度感应器的VOUT信号以及来自可用的电池电源(例如，这里进一歩讨论的电池O和电池1)的电量测量COULO和C0UL1信号。图40A是说明用于I/O电路3008.4和3016.4的示例性实施方案的功能示意图。通过焊点3030.4和静电放电保扩(ESD)电路3032.4采样外部电压或电流，而采样信号通过通闸(passgate)3034.4传递到逻辑电路3036.4。例如，在将采样信号提供给电容器3038.4之前，逻辑电路3036.4缓存或縮放采样的信号，电容器3038.4用作为保持电容器，直到通闸3040.4打开和采样的信号通过导线3042.4被提供给模数转换器1206(来5开关电容器网络的输出电压或输出信号被标记为OUTV或OUTC)。按照通常的工作，选择时钟(即，来自DPC1201的SCLKIX、SCLKVX以及AUX信号)控制通闸3034.4以允许输入电压对电容器3038.4充电。选择线路(即，来自调节控制模块(REG)1204的SELIX、SELVX以及SSUP信V)提供存储在电容器3038.4上的将被縮放的值(例如，被分压器3010.4)，并将其传递到模数转换器1206。如果电流被测量，则电容器3038.4变为开关电容网络的部分，将被采样的输入电压(即，电阻器3004.4两端)乘以希望的值，以被模数转换器1206转换。图40B是说明示例性电压和电流选择的电路原理图。通过焊点3060.4、3062.4以及3064.4分别提供SHW1RE1信号、SHWIREV信号以及SNHREF信号。该SHWIREI信号、SHWIREV信号以及SNHREF信号表示将被I/O电路3008.4和3016.4(图40)为相应的电流、电压以及参考地测量的信号。正如所说明的，该SCLKIX和SCLKVX信号控制相应的通闸3066.4、3072.4、3076.4和3080.4以允许输入电压对相应的电容器3084.4和3086.4充电。该SELTX和SELVX信号控制相应的通闸3068.4、3074.4、3078.4和3082.4以允许对相应的电容器3084.4和3086.4充电，以传递输出信号(采样电压或电流被分别标记为VOUTV或VOUTC)。图40C是根据另一个实施方案用于SHM1207的示例性接口信号框图。该接口信号包括IDDQ信号3700.4，AUX0信号3702.4，AUX1信号3704.4，TEMPEXT信号3706.4，VOUT信号3708.4，SUPPASENSE信号3710.4，SUPPBSENSE信号3712.4，SHWIREI[6:0]信号3714.4，SHWIREV[6:0]信号3716.4，SMPA[6:0]信号3720.4，SMPB[6:0]信号3722.4，SHNREF[9:0]信号3724.4，SELA[12:0]信号3726.4，SELB[6:0]信号3728.4，DTV[2:0]信号3730.4，S画—CLK信号3732.4，固XSEL[1:0]信号3734.4，DONE信号3738.4，VSEL—SMPA[8:0]信号3740.4，ISEL—SMPA[6:0]信号3742.4，VREFHALF信号3748.4，VSSIOA/B信号3750.4，VSS信号3752.4，AVS信号3754.4，VINADC信号3758.4，AVD信号3760.4，VDD信号3762.4，以及VDDIOA/B信号3764.4。焊点3718.4表示在开关电源控制器1200外部接收的信号。IDDQ信号3700.4是测试信号，而AUXO信号3702.4和AUX1信号3704.4是用于辅助应用的外部信号。TEMPEXT信号3706.4从附在外部电池上的温度传感电路接收的。VOUT信号3708.4表示来自Kelvin温度传感器(例如，图54中的Kelvin温度传感器2232.4)的电压，该电压将被采样和保持，当该电压被转换时，将其地与模数转换器1206的地隔离。SUPPASENSE信号3710.4和SUPPBSENSE信号3712.4被用于检测外部电源A和电源B上的电压。SHW1RE1[6:0]信号3714.4被用于对7个外部电源中的每个检测该检测电阻器上的压降。SHWIREV[6:0]信号3716.4被用于对7个外部电源中的每个检测电压。SHNREF[9:0]信号3724.4是用十每个外部电源的电压和电流的参考地。存在用于电源A、电源B、AUXO信号3702.4、AUX1信号3704.4以及TEMPEXT信号3706.4的3个附加参考。SMPA[6:0]信号3720.4被从DPC1201接收，并被用于采样7个电源的负载上的电压。SMPB[6:0]信号3722.4被从DPC1201接收，并被用于采样用于7个电源(下面进一步详细描述)的检测电阻器上的压降。SELA[12:0]信号3726.4被从调节控制模块(REG)1204接收，并确定需要将哪个通道电压提供给分压器3804.4(图40D)。SELB[6:0]信号3728.4被从调节控制模块(REG)1204接收，并确定测量哪个通道电流。VSEL一SMPA[8:0]信号3740.4被从调节控制模块(REG)1204接收，并确定采样脉冲甜缘的转换(swapping)。ISEL—SMPA[6:0]信号3742.4被从调节控制模块(REG)1204接收，并确定釆样脉冲下降沿的转换(swapping)。当模数转换器1206完成个转换时，DONE信号3738.4被从模数转换器1206接收。DIV[2:0]信号3730.4被从调节控制模块(REG)1204接收，并确定用于电压的分压器3804.4的分压值。SHM—CLK信号3732.4被从CLKGEN1223接收，其频率为帧频率的16倍，并且是这里所述的DPC1201中的CTS[4]产生的值。MUX_SEL[1:0]信号3734.4用于为多路复用器3806.4(图40D，例如，模拟多路复用器)选择输出信号，该信号将被提供给模数转换器1206。VDDIOA/B信号3764.4是当使用高压开关时，基片连接需要的最高电压。VSSIOA/B信号3750.4是当使用高压开关吋，基片连接需要的最低电压。VDD信号3762.4(例如，3.3V)是一些控制逻辑所需的数字电压。VSS信号3752.4是一些控制逻辑所需的数字地。AVD信号3760.4(例如，3.3V)是一些控制逻辑所需的模拟电压。AVS信号3754.4是当将值转换进入模数转换器1206时，连接到模数转换器1206的地的模拟地。VINADC信号3758.4被提供给模数转换器1206，例如具有0到3.0V的范围。VREF—HALF信号3748.4是多路复用器(下面详细描述)所需的电压偏差，以测量模数转换器1206上的正或负的压差。VREFJiALF信号3748.4的值是VREF信号3440.4的.-半，其被从1VS1209接收。接口信号被总结在农l丄7a中。表U.7aI/F信号类型描述源目的57<table>tableseeoriginaldocumentpage58</column></row><table><table>tableseeoriginaldocumentpage59</column></row><table>图40D是另一个实施方案中SHM1207的功能性方块图。图40D类似于图40，因此将不会重复关于一般操作的讨论。图40D中的方块图3788.4包括I/O电路3800.4、多路复用器3802.4、分压器3804.4、多路复用器3806.4、I/O电路3810.4以及多路复用器3808.4、3820.4和3822.4。方块图3788.4的一般功能是采样9个电压，其中的7个电压是外部输出电源，而2个电压是电源A和电源B，并且采样检测电阻(图40D中由检测电阻3814.4表示)上的压差用于测量7个"整流"输出电压源屮每个的电流。此外，存在一些在需要基础上被采样的信号，例如，由于连接到电池的温度传感系统的结果而进入开关电源控制器1200的电压(BP，VOUT信号3708.4的电压)，来自Kelvm温度传感器2232.4(图54)的内部电压和TEMPEXT信号3706.4的电压，AUX0信号3702.4和AUX1信号3704.4。一般地，方块图3788.4与DPC1201、调节控制模块(REG)1204以及模数转换器1206接n，并且从外部电源接收3个可以达到15V(例如，用于PDA)或16V(例如，用丁'数字相机)的模拟输入(通过焊点3818.4，3816.4，以及3812.4)。如图40D所不，I/O电路3800.4和3810.4被连接到一起，以同时采样电压和电流，并以所需要的不同倍数转换这些测量值。在ISEL一SMPA[6:0]信号3742.4控制下的多路复用器3820.4选择来自SMPA[6:0]信号3720.4和SMPB[6:0]信号3722.4的信号，并生成用于I/O电路3810.4的SMPI信号3821.4。在VSEL—SMPA[8:0]信号3740.4控制下的多路复用器3822.4选择来自SMPA[6:0]信号3720.4和SMPB[6:0]信号3722.4的信号，并生成用于I/O电路3800.4的SMPV信号3823.4。图40E说明在个实施方案中I/O电路3800.4和3810.4的示例性方块图，其包括多个传输门电路3824.4和3830.4、ESD保护电路3825.4、一个或多个电容器3828.4和具有检测机制的逻辑电路3826.4(通过IDDQ信号3700.4)。图40E类似于图40A，因此将不会重复一般的操作。如图40E所示，SHWTRET信号3716.4表示在检测电阻3814.4(图40D)上测量的电压信号。作为用于采样电流的例子，明显地，开关电容器网络将被用于对7个电流屮的每个进行倍乘(下面进一步详细描述)。SHWIREV信号3714.4表示被测量的电压信号，而SHNREF信号3724.4表示用于参考地的电压信v。电源A和电源B以及TEMPEXT信号3706.4和VOUT信号3708.4将使用SHWIREV信号3714.4和SHNREF信号3724.4的组合来测量，以采样和测量该电压。图40F是说明用于另一个实施方案的电压和电流选择的示例性电路原理图，可以被看作图40E中一部分的展开图。根据一般的操作(参考图40D和l丄7g)，三个基本的模拟输入信号如下。当存在用于SMPV信号3823.4的采样脉冲时，在焊点3816.4和3818.4之间测量的电压被存储在保持电容器3858.4上，作为负载上的电压测量。当存在用于SMPI信号3821.4的采样脉冲吋，在焊点3812.4和3816.4之间测量的电压被存储在电容器3856.4两端，并被通闸3840.4的适当的切换以并列方式排列，其表小检测电阻3814.4两端测量的电压。注意检测电阻3814.4上的压差可以是正的或负的，其依赖于外部电源的集成电路布局。当相应于SELA[12:0]信号3726.4的SELA信号被置位(asserted)时，保持电容器3858.4中的电压被转移到分压器3804.4，作为VOUTV信号3912.4。当存在相应丁SELB[6:0]信号3728.4的SELB信号时，通过通闸3840.4的适当的切换，电容器3856.4被串行叠加，以执行电压的倍乘(例如，乘以4)并提供VOUTC信号3859.4。用于电压倍乘的参考是相对于VREF—HALF信号3748.4完成的。分压器3804.4将电压向下分为0到3V的范围，以致其处于希望的范围内，并且使模数转换器1206能够读取该值。例如，使用具有开关的电容比率(capacitorratio)、两个不相重叠的时钟以及控制逻辑实现分压器3804.4的分压器电路。不相重叠的时钟对分压网络的电容放电并且为下一个电压采样准备分压网络。图40G是根据另一个实施方案的不例性时钟发生电路。通过使用两个RS锁存器3876.4和3878.4和例如具有与门AND3880.4和或门OR3882.4的控制逻辑实现两个不相重叠的时钟、DCLKH信号3884.4和DCLKL信号3886.4。如图所示时钟发生电路接收DONE信号3738.4、SHM—CLK信号3732.4以及DIV[2:0]信号3730.4，以产生DCLKH信号3884.4和DCLKL信号3886.4。表l丄7b为给定的输入电压提供了示例性的分压或縮放值，以产生来自模数转换器1206的代表值。农1.1.7b<table>tableseeoriginaldocumentpage61</column></row><table>作为一个例子，存储在保持电容器3856.4中的最大输入电压是16V。依赖于所使用的电容器的类型(例如，PiP电容器只能承受13.5V)，根据分压器3804.4的设备，可以叠加两个或更多电容器。图40H是根据分压器3808.4另一个实施方案的示例性分压器3898.4。VOUTV信号3912.4是选择的通道电压，而开关3900.4、3902.4、3904.4、3908.4、3910.4以及3912.4被不相重叠的时钟(DCLKH信号3884.4和DCLKL信号3886.4)控制，如图所示。例如，因为存在4个用-丁分压的值(即，表l丄7b中的分压值)，默认值将被l除，其将允许VOUTV信号3912.4直接通过，而DIV[2:0]信号3730.4设置为逻辑0。通过充电共用的交叉电容器(acrosscapacitor)来实现分压。通过传输门3900.4、3902.4以及3904.4和其相关的电容器3914.4、3916.4以及3918.4选择不同效果的电容值。该DIV[2:0]确定选择哪个传输门以实现分压比率(divideratios)。表l丄7c提供基于DIV[2:0]信号3730.4的示例性分压值。表l丄7cDIV[2]DIV[l]DIV[O]分压值00010012010301141003101411051116(默认)I/O电路3810.4(图40D)包括开关电容器网络，以为检测电阻3814.4上的测量的压差提供电压倍乘，用于相应的电流测量。例如，在2A和使用O.lohm作为检测电阻3814.4的连续工作模式中，检测电阻3814.4上的压差是200mV。因此，基于希望的电压参数的电压倍乘是理想的。而且，因为外部电池可以从另一个电源配置为其自身充电，相对于模数转换器1206的地，电流检测可以是负的，如图40I所示，乘法器电路具有反转极性的能力，以总是向ADC提供正的压差。表l丄7d为具有检测电阻3814.4的阻值0.1ohm的2A电源系统提供示例性电流测量(其中D.C.S和C.S分别表示大的跳周(deepcycleskipping)和跳周)。62<table>tableseeoriginaldocumentpage63</column></row><table>图401是根据I/O电路3810.4的另一个实施方案的示例性电压乘法器3928.4。电压乘法器3928.4包括通闸3930.4和电容器3934.4。根据一般的操作，当接收到来自SMPI信号3821.4的采样脉冲时，电容器3934.4通过通闸3930.4并行排列。当SELB[6:0]信号3728.4的SELB信号被置位时，电容器3934.4通过通闸3930.4串行叠加，并连接在VREF一HALF信号3748.4的正或负之间。应该注意无论压降的极性是什么，其将不会影响测量，因为除了VREF一HALF信号3748.4提供的偏移电压，该参考不被接地。因为存在用于每个电流测量通道(即，用于每个电源的不同电流测量)的立刻完成的4x乘法，将会有7个乘法器，而每个用于每个外部电源。图40J说明具有所示的各种接口信号的I/O电路3810.4的示例性方块图。多路复用器3806.4(图40D)使用高压开关和需要采取的维护(care)，以使分压器3804.4不会通过多路复用器3806.4向模数转换器1206提供高电压。图40K是根据另一个实施方案的多路复用器，其减轻了提供给模数转换器1206的高电压的威胁。如图所示，SHM—CLK信号3732.4与DIV[2:0]信号3730.4被与门4002.4控制，以通过多路复用器4008.4和VINADC信号3758.4向模数转换器1206(未示出)正确地提供来白分压器3898.4的DIVOUT信号4010.4或VOUTC信号3859.4。1.2部分，电压调节器、详细的硬件的操作及优化的讨论图11表示用于实现本发明的原理的可选结构。在图11巾，控制器111检测通过电阻器R的电流和负载电容器CL两端的电压。负载电容器CL上的电荷用于驱动导线112上的负载。控制器111产生与电容器CL加电压和参考电压之间的压差成比例的误差信号，参考电压被表示为系统地，但是可以为任何其它的希望的参考电压。来自控制器lll的输出信号被提供给具有10位输出的A-D转换器113。这允许将被识别和量化的1024个电平。来自A-D转换器的IO位输出在IO位总线114上被送到比较器115，在比较器115中这些位与来自可编程参考器116中的参考数相比较。参考器116被用户编程，以包含被负载电容器CL保持的希望的参考电压。来自比较器115的输出信号是二进制差分信号D0到D9，其在10位总线117上被传输到相位选择电路118。选择电路118是例如如图6所示的类型。来自比较器U5的信号DO到D9被例如如图10所示的电路解码，并被用于产生控制传递晶体管的信号，其中传递晶体管允许来自环形振荡器中的反相器的选择的输出信号被施加到异或门119的红色输入导线119a。如上所述，绿色输入导线119b将典型地为来自环形振荡器串中第J个反相器的输出信号。其结果是来自异或门119的导线119c上的脉冲宽度调制的输出信号，该信号接着被用于通过电阻器R(图11)对电容器CL充电。通过电阻器R的电流被导线llla和lllb上检测的信号测量，并被用在控制器lll中，以提供对提供给负载电容器CL的电量的测量。模数转换器1206(图12)测量并数字化模拟信号的电压为解析度为10位的值，模数转换器1206可以通过常规低功率混合信号电路(ADC)和用于接口ADC到外部逻辑电路的数字逻辑电路的组合实现。到模数转换器1206的输入和输出信号包括模拟和数字信号。在'个实施方案中，模数转换可以以10Msps(即，每秒一百力'次采样)的速度进行。图14是根据一个实施方案，表示模数转换器1206的接口信号的方块图。如图14所示，模数转换器1206包括(a)模拟测量接口(AMI)140L数字接口(DI)1402，以及电源接口1403。模拟测量接口1401包括用于模数转换采样的模拟输入信号1401a(VIN)，和模拟电压参考输入信号1401b(VREF)。数字接口1402包括数据输出总线1402a(DOUT[9:0])，模数转换完成或"DONE"信号1402b(DONE)，模数转换开始加复位信号1402c(START/RSTN)，以及时钟信号1402d(CLK)。在该实施方案中，数据输出总线1402a是提供模数转换结果的IO位总线。在该实施方案中，时钟信号1402b频率约为128MHz，且占空比约为50%。当异歩复位信号1402e被保持在低的逻辑值时，模数转换器1206中的电路被保持在复位状态。类似地，当断电信号1402f被保持在低的逻辑值时，模数转换器1206中的模拟电路断电，而数字逻辑电路被置于低功率状态。电源接口1403分别包括模拟电源和参考地1403a和1403b(AVD和AVS)以及数字电源和参考地1403c和1403d(VDD和VSS)。在一个实施方案中，模拟和数字电源参考(即AVD禾nVDD)被设置为3.3V±10%。图15是表示KeWin温度感应器(KTS)1500的接口信号的方块图，其是产生与电路的绝对温度线性相关的输出电压的绝对温度感应器电路。如图15所示，Kelvin温度感应器1500在1501端和1502端接收模拟电源和地参考电压，在1503端接收异步断电控制信号(PDN)，并在1504端提供输出电压VOUT，该电压与电路温度线性相关，在0.0V到3.0V之间。1.2.1部分，硬件描述调节控制模块(REG)12041.2丄1部分，REG模块的详细描述以及1.2丄2部分电压/电流反馈SPS—硬件部分的组合现在参考图41和图12，调节控制模块(REG)包括微控制器500.1，其被配置为在开关电源控制器1200的控制下产生用于多个开关电源转换器的脉冲宽度调制(PWM)信息。该PWM信号可以包括在PWM开关电源转换器中用于电源开关的开关次数和用于每个开关电源转换器的电压和电流采样次数。调节控制模块(REG)向数字信号到脉冲转换器(DPC)1201提供PWM和采样信息，DPC1201依次产生控制脉冲上升和下降沿的信号，以实I见PWM信息，并产生用于电压和电流采样的采样脉冲。如这里的进一步描述，DPC1201可以以许多方式实现，例如，其可以是基于CAM的、基于环形振荡器的、基于比较器的或是基于RAM的。以下描述将假设DPC1201是在基于CAM的实施例中。然而，应该理解如果DPC1201具有不基于CAM的实施例，则调节控制模块(REG)1204将类似地工作。由DPC1201实现的帧速率影响需要的微控制器500.1的处理速度。图37说明了DPC帧。例如，如果7个开关电源被开关电源控制器]200控制，并且DPC帧速率为524KHz，则可以大约每2微秒更新用于每个开关电源转换器的PWM信息，其中的2微秒是相应的DPC帧周期。因此，调节调度器模块521.1可以将每个DPC帧周期分为相应于被调节的各个开关电源的计算周期，以执行基于时隙的流水线的方法，用于计算PWM更新和对处于控制下的每个开关电源的电压和电流反馈转换进行调度。此外，对丁每个DPC周期可能需要另一个计算周期，用于相对于"管理操作(book-keeping)"任务的相关计算，和对用于被调节的开关电源的各种电源的监视。因此，如果存在7个处于DPC帧速率524KHz控制下的开关电源，将有8个250ns的时隙(7个电源+1个用于管理操作的时隙)。因此，微控制器500.1将只有250纳秒来计算用于7个开关电源中的每个的PWM信息(脉冲宽度)。调节调度器模块521.1接收开关电源控制器1200的时钟信号522.1和CST信号2458.4，并相应地调整调节控制模块(REG)1204中各种模块的时序。如果每个计算周期可以在32个运算步骤(相应于内部时钟522.1的32个周期)中完成，则微控制器500.1将需要128MHz的指令执行速率。每个指令中执行的算术函数可能包括，例如，力B、减、乘，大小比较、以及绝对值中的任何一种。可以利用多种体系结构中的任何一种来执行微控制器500.1，以实现需要的操作速度，该体系结构包括基于RTSC或基于VUW的体系结构(即，基于"精简指令集计算机"的体系结构或基于"超长指令字"的体系结构)。例如，在基于VLIW的实施例屮，微控制器500.1可以包括与用于译码VLIW指令的译码ROM(即，只读存储器，没有示出)接口的VLIW引擎517.1。此外，微控制器500.1可以包括用于存储数据和参数值的RAM516.1。寄存器堆518.1存储用于被调节的各个开关电源的调节参数值，并为发生在VLIW引擎517.1中的计算提供运行期间的寄存器资源。在一个实施例中，VLIW引擎517.1包括拓扑寄存器，其指向存储器中32-指令段的开始(相应于可以在一个时隙中处理的指令的数量)。拓扑寄存器这样被命名是肉为用于每个拓扑(例如，降压，升压，SEPIC)的调节算法可以被存在存储器中不同的32-指令段。此外，可以通过存储器屮的32-指令段为程序化VLIW引擎517.1提供5位程序计数器。再次参考图37，对于给定的开关电源转换器，调节控制模块(REG)1204计算PFET脉冲2410.4和SFET脉冲2412.4的上升沿和下降沿的时隙。而PFET脉冲2410.4的上升沿和下降沿分别控制给定开关电源转换器的初级FET开关被NFET驱动器模块1202驱动的导通和断开次数。类似地，SFET66脉冲2412.4的上升沿和下降沿分别控制给定开关电源转换器的次级FET开关被NFET驱动器模块1202驱动的导通和断丌次数。SMPA脉冲2414.4的上升沿和下降沿可以通过采样和保持模块(SHM)1207控制使用的电压采样周期，以获得来自相应的开关电源转换器的电压反馈信息。类似地，SMPB脉冲2416.4的上升沿和下降沿可以控制SHM1207使用的电流采样周期，以获得来自相应的开关电源转换器的电流反馈信息。然而，脉冲SMPA2414.4或SMPB2416.4可以被用于电压或电流反馈的目的。因此图37所述的4个脉冲相应于8个独立的上升和下降沿时间。例如，因为SMPA脉冲2414.4可以被要求为在PFET2410.4上升沿之前的不少于150纳秒完成，SMPA脉冲2414.4的下降沿可以被编程为与PFET脉冲2410.4(PFTS)的上升沿重合。(这种关系允许微处理器500.1有充分的时间利用数据计算PFET脉冲2410.4的需要的持续时间，其中的数据由SHM1207使用SMPA脉冲2414.4采样和由模数转换器1206转换)。类似地，SMPB脉冲2416.4的下降沿可以被编程为与PFET脉冲2410.4的下降沿(PFTR)—致，从而允许外部电感器中峰值电流的采样，该采样直接发生在PFET脉冲2410.4的下降沿之前。采样脉冲的宽度(即，SMPA脉冲2414.4和2416.4)可以被编程，例如，在2或4纳秒。因为在采样脉冲和在PFET和SFET脉冲之间的转换至少要提供50纳秒的时间，由微处理器500.1计算的有效占空比范围为10%到90%。按照需要，通过屏蔽PFET或SFET脉冲的边缘转换，在DPC中可以实现0%或100%的占空比。与调节控制模块(REG)1204必须控制的独立脉冲边缘无关，除了电源调节的其它目的(objecdve)可以影响在DPC帧中用于每个受控开关电源转换器的各个脉冲上升和下降沿的调度。例如，使两个开关电源同时切换可以产生电磁干扰(EMI)或其它不希望的影响。此外，同步切换输出(SSO)要求可能限制在任何给定时间被转换的FET的数量。因此，调节控制模块(REG)1204可以使用边缘调度器510.1调度各个脉冲上升沿和下降沿，以满足这种目的。如上所述，微控制器500.1可以执行流水线调节方法，使每个DPC帧被分为计算周期以计算用于每个被开关电源控制器1200控制的开关电源的脉冲宽度信息505.1。在给定的DPC帧中，相对于前面的DPC帧执行更新PWM和调度相关的模拟电压和电流反馈信号的数字化所必须的计67算。如果SHM时钟信号3732.4频率为SPS时钟522.1频率的1/16，每个计算周期可以完成两个反馈信号模数转换。因此，给定的DPC帧可以被分为-<table>tableseeoriginaldocumentpage68</column></row><table>因此，在时隙(或计算周期)o期间，产生第o个丌关电源的电压和电流反馈信号的转换。接着，VLIW引擎517.1可以利用计算周期1期fRJ第0个开关电源的已转换的反馈信号执行必须的PWM在寄存器堆518.1的更新。接着，DPCI/F590.1可以利用来自前一DPC帧的第O个时隙的已转换的反馈信号执行必须的PWM更新。此外，对于第一个开关电压反馈信号的转换可以在计算周期1期间产生。接着，VLIW引擎517.1可以利用第二个计算周期屮已转换的反馈信号执行必要的PWM到寄存器堆518.1的更新，而DPCI/F可以利用来自前一帧的第1个时隙的已转换的反馈信号执行PWM更新，对于其余的开关电源也是如此。注意在计算周期7中，对于电源A和B的电压进行模数转换。不需预定相应的计算周期(开关电源控制器1200不对这些电源电压调节)。由于这些转换发生在第7个时隙，下一个DPC帧的第0个时隙可以被调节调度器521.1用于调度任何需要的内部处理通信和管理操作。分离状态机可以被用于执行边缘调度器510.1。在从微控制器500.1接收脉冲宽度信息和采样命令后，边缘调度器510.1可以调度各个脉冲上升沿和下降沿。例如，再次参考图37，每个DPC帧可以被分为多个数值，例如，1024个数值(从0-1023)。这些数值之间的时间确定了可以实现的最大PWM解析度。各个脉冲边缘可以根据DPC帧被划分为的计数来调度。因此，边缘调度将包括将每个边缘分配给DPC帧计数值。许多算法可以被用于提供合适的边缘调度。例如，如果来自两个开关电源转换器的脉冲边缘被调度为相同的数值，则边缘调度器510.1能够将冲突的脉冲边缘之一延迟一个或多个计数值。采样脉冲SPAS2414.4和SPBS2416.4可以分别被调度，使上升沿在PFET脉冲2410.4的卜.升沿和下降沿之前的一个或多个数值。通过可编程寄存器边缘调度器激活特殊的周期跳步模式。这就提供了在指定的周期中省略PFET脉冲的生成的能力。这通过用于PWM脉冲的上升和下降沿向DPC1201写入相同的值，从而产生为这些脉冲产生OX的DC输出来实现。为了最小化对边缘调度的需要，中央处理模块(SYS)1205在正常操作之前，用合适的上升和下降沿启动调节控制模块(REG)1204。例如，中央处理模块(SYS)1205在存储器中存储希望的由各个开关电源转换器提供的电平值、希望从负载得到的功率、以及相关的工作特性，例如用在开关电源转换器中的电感器和电容器。根据该信息，中央处理模块(SYS)1205可以计算用于每个开关电源转换器的希望的脉冲宽度。然后，中央处理模块(SYS)1205可以依次分配相应于这些分布在DPC帧上的脉冲宽度的脉冲边缘，以帮助减小对边缘调度的需要。例如，假设执行了流水线式的方法，用于每个开关电源的PFET脉冲2410.4的上升沿被中央处理模块(SYS)1205计算。然后，中央处理模块(SYS)1205通过内部总线520.1向调节控制模块(REG)1204提供这些初始边缘调度信息和其它信息，内部总线520.1可能依次包括用于SFR映射的数据的总线和用于存储器映射的数据的总线。总线接口525.1可以被用于调整数据通过内部总线520.1在调节控制模块(REG)1204和中央处理模块(SYS)1205之间的流动，并向微控制器500.1提供被调整的数据。例如，内部总线520.1可以包括显示SFR处理被设置为发生的SFR使能信号REG—SFR—EN700.1，SFR地址信号SFR—ADDR[7'.0]701.1，来自巾央处理模块(SYS)1205的SFR数据输出信号SFRJDATA_OUT[7:0]702.1;SFR写使能SFR—WR703.1;SFR读使能SFR—RD704.1;来自中央处理模块(SYS)1205的SFR数据输出信号SFR—DATA—IN[7:0]705.1;显示存储器映射处理被设置为发生的存储器映射使能信号REG—MEM—EN706.1;存储器映射地址信号MEM一ADDR[15:0]707.1;来自中央处理模块(SYS)1205的存储器映射数据输出信号MEM一DATA—OUT[7:0]708.1;存储器映射数据写使能信号MEM_WR—N709.1;存储器映射数据读使能信号MEM_RD—N710.1;来自调节控制模块(REG)1204的存储器映射数据输出信号MEM—DATA_IN[7:0]711.1;模式信号PD[1:0]712.1;REG产生的屮断信号REGJNT713.1;以及中央处理模块时钟信号SYS一CLK714.1。通过调整这些信号在内部总线520.1上的流动，接口模块525.1允许中央处理模块(SYS)1205配置调节控制模块(REG)1204并监视其工作。再次参考图12，调节控制模块(REG)1204从每个开关电源转换器接收来自模数转换器1206的数字化的反馈信息(表示电压和电流采样)，作为信号DOUT[9:0]715.1。根据相应于脉冲SPAS2414.4和SPBS2416.4的上升和下降沿时间，SHM模块1207提供被模数转换器1206数字化的模拟电压和电流采样。参考图40D，SHM1207内的多路复用器3806.4可以在采样和保持电压之间选择，并将选择的电压提供给模数转换器1206。为了保持模数转换器1206有效地工作，转换调度器540.1从信号SMPA2406.4和SMPB2408.4接收时序信息，并使用MUX—SEL[1:0]信号3734.4相应地控制多路复用器3806.4。如上所述，如果执行流水线式的方法，DPC帧中的每个计算周期可以完成两次转换。转换调度器540.1驱动SHM模块1207以执行需要的模拟反馈信号的縮放，并适当地调度模数转换器1206中所转换的值的数字化。模数转换器1206可以响应来自于转换调度器540.1的START/RSTN信号586.1，将LOW切换为HIGH，以启动用于给定模拟反馈信号的模数转换的处理。在没有有效的ADC行为期间，REG可以使START/RSTN信号586.1为LOW，以使模数转换器1206进入低功率模式。为了保持采样的电压处于模数转换器1206的活动范围内，转换调度器540.1向SHM1207提供縮放变量，DTV卩:0]3730.4，以提供合适的縮放。转换调度器540.1可以通过选择信号SELA[12:0]3726.4驱动SHM1207以选择用于转换的合适的电压反馈信号。类似地，选择信号SELB[8:0]3728.4驱动电流反馈信号的合适的选择。因为每个脉冲SMPA2406.4或SMPB2408.4可以被用于电压或电流反馈，转换调度器540.1指示哪个脉冲被分别用于信号VSEL—SMPA[8:0]3728.4和ISEL—SMPA[6:0]3742.4的电压或电流反馈。在给定的DPC帧中，多路复用器3806.4将开始接收各种采样和保持电压和电流反馈倍号。转换调度器540.1可以简单地使多路复用器3806.4选择实时接收的各种采样和保持电压。可选的，转换调度器540.1可以根据是否已经从给定的开关电源转换器接收所有反馈信息来延迟调度。例如，假设来自给定的开关电源转换器的电压反馈已经被采样和保持，并被多路复用器3734.4接收。然而，转换调度器540.1将不会使多路复用器3734.4选择该电压反馈信号，直到相应的电流反馈信号已经在多路复用器3734.4中被接收。为了使SHM1207有足够的设置时间，以适当地锁存数据，转换调度器540.1可以在给定DPC帧的计算周期边界前一个SPS时钟周期522.1，转换上述的各种SHM1207控制信号。此外，转换调度器540.1可以在SHM120770控制信号SELA[12:0j3726.4、SELB[6:0]3728.4和DIV[1:03730.4的值己经被转换以保护模数转换器1206避免接收任何危险的电压波动后的一半SPS时钟周期522.1来转换MUX—SEL[1:0]信号3734.4。如图40C所示，响应START信号586.1，SHM模块1207将向模数转换器1206产生实际的START脉冲3768.4以启动转换。模数转换器1206利用信号DONE3738.4向调节控制模块(REG)1204发信号，表示转换完成。除了管理来自开关电源的反馈信号的调度，转换调度器540.1也可以管理外部电源A和B电压，以及表示外部和内部温度的电压的采样和转换。根据来自中央处理模块(SYS)1205的请求，调节控制模块(REG)1204调度外部和内部温度电压的转换(如图l丄7d所述，分别为TEMPEXT信号3706.4和VOUT信号3708.4)。当转换完成时，调节控制模块(REG)1204向状态寄存器写入数据，该状态寄存器被中央处理模块(SYS)1205读取，使被转换的温度值可以被用于电量测量中。转换调度器540.1控制反馈采样的转换和ADC数据的源识别一即，其是电压采样或电流采样和其作为采样数据DOUT[9:0]715.1相应于哪个开关电源。然而，在一个实施例中，如果用于给定开关电源的电压和电流采样处于希望的工作范围内，则不调整脉冲宽度。该条件不要求VLIW引擎517.1进行计算，因此节省功率。这样，调节控制模块(REG)1204可以包括限制比较模块560.1以测试给定的反馈信号是否处于希望的丄作范围内(其可以被表示为不工作区域限制)。如果DOUT[9:0]715.1处于限制内，转换调度器540.1可以向微控制器500.1显示该状态，以致不需要PWM调节计算用于相关的开关电源转换器，并且不需要DPC1201写入。此外，限制比较模块560.1也可以测试DOUT[9:0]715.1是否处于可接受的高和低的调节限制内。如果DOUT[9:0]715.1处于这些限制内，则限制比较模块560.1指示VLIW引擎517.1计算上述新的PWM值，并且用于处于限制内的DOUT[9:0]715.1的计算的值被写入DPC1201。如果DOUT[9:0]715.1处于这些限制之外，则限制比较模块560.1指示VLIW引擎517.1计算上述新的PWM值，并且用于处于限制外的DOUT[9:0]715.1的计算的值被写入DPC1201。响应DONE信号3738.4的置位，限制比较模块560.1锁存在DOUT[9:0]715.1。尽管转换调度器540.1和限制比较模块560.1被说明为与微控制器500.1的功能分离，这些功能可以被微控制器500.1或分离的状态计算机执行。在从限制转换模块560.1接收了采样数据DOUT[9:0]715.1后，微控制器500.1执行上述的脉冲宽度计算。如关于DPC1201的更详细的描述，采样调度器510.1通过数据字DWI[19:0]2428.4、它们的地址ADW[4:0]2430.4、以及通过DPC接口590.1将被写入DPC1201中的存储器的控制信号WE2432.4来调度相应的脉冲边缘。DPC1201存储的数据可以被调节控制模块(REG)1204通过DPC接口590.1通过DRO[19:0]2442,4、地址ADW[4:0]2430.4和控制信号RE2434.4来读取，用于测试或其它目的。受来自中央处理模块(SYS)1205的模式信号PD[1:0]712.1的控制，调节控制模块(REG)1204可以被设置为执行低功率模式和这里描述的正常操作。在这种低功率模式中，通过例如，关断相关时钟信号，微处理器500.1和边缘调度器510.1被断电，以使调节控制模块(REG)1204只控制可能的开关电源转换器的子集。调节控制模块(REG)1204连续地将PD信号传递到DPC1201和CLKGEN1223作为信号PD—OUT[9:0]，其可以从接收PD[9:0]的时刻被延迟，PD[9:0]是通过总线520.1从巾央处理模块(SYS)1205接收的。低功率引擎585.1执行必要的脉冲宽度和采样计算。例如，低功率计算机585.1可以向转换调度器540.1发送转换请求，以接收用于给定的开关电源转换器的反馈数据(电压和/或电流)。为了根据接收的反馈信息计算需要的脉冲宽度，低功率引擎585.1可以执行如相对于限制比较模块560.1讨论的限制比较。如果采样处于希望的工作范围内，则低功率引擎585.1可以越过多个DPC帧，例如，再次采样来自指定的开关电源转换器的反馈前的4个帧。如果采样处于希望的工作范围之外，睡眠引擎(sleepengine)将命令DPC1201以相应地改变SFET2404.4和PFET2402.4脉冲边缘。为了节省功率，该改变可以根据存储在与睡眠引擎540.1相关的寄存器(未示出)屮的预定的值，以使执行的PWM调整算法是査表函数。在这种低功率模式中，如这里关于DPC1201的丄作进"步的描述，DPC1201中的CAM功能也被禁止。因此，低功率引擎585.1直接使希望的脉冲边缘时间通过SET[28:0]和RESET[28:0]信号2438.4和2440.4。通过设定的状态计算机或其它合适的装置可以实现低功率引擎585.1。x.2LED控制器因为开关电源控制器1200可以用在包括LED的设备中，例如PDA，其可以包括包含在如图12所示的中央处理模块(SYS)1205中的LED控制模块。图52是LED控制模块1214的方块图。接口模块30.1接收来自于中央处理模块(SYS)1205(图12)的LED控制指令。接口模块30.1利用例如，第一LED驱动模块35.1和第二LED驱动模块40.1依次控制一个或多个LED。每个驱动模块35.1和40.1向其外部LED(未示出)提供PWM调制的驱动信号。在每个驱动模块35.1和40.1中的PWM调制处于被写入到接口模块30.1内的寄存器中的数值的控制下。在每个PWM周期中指定的脉冲宽度越大，则相应的LED显示的亮度值越大。此外，接口模块30.1中的其它寄存器可以控制LED为闪烁，或平滑模式，其中选择的驱动模式逐渐地改变其PWM，以使其相应的LED逐渐地从一个亮度级变换到另一个亮度级。x.4内部电源结构(GM)内部电压电源(IVS)1209(图12)为开关电源控制器1200中的内部丁作提供工作电压和电源。IVS1209接收并提供各种接口信号，包括复位(RSTn)信号，加电复位(POR)信号，时钟输出(CLKJDUT)信号，时钟输入(CLK—IN)信号，电源A.信号，电源B信号，电池O(battO)信号，电池l(battl)信号，以及各种电源或参考电压(即，AVD，AVS，VDD，VSS，VDDIO[A,B]，以及VSSIO[A,B])。根据一个实施例，从复位模块1215接收复位信号和加电复位信号，以重新初始化或复位IVS1209的操作，或者根据另一个实施例，加电复位信号可以被IVS1209提供给开关电源控制器1200内的另一个电路。从外部电路接收时钟输入信号，并将时钟输出信号提供给外部电路，以同步和使能各种时钟工作。电源信号(电源A和电源B)以及电池信号(battO和battl)是可以被IVS1209接收的各种外部电源。这些外部电源(例如在下面表x.4a中列出的示例性电源)被连接到开关电源控制器1200(并接着连接到IVS1209),并且被用作供电和产生内部电压(例如。3.3V)，以及被用于各种电路的电源，例如核心逻辑，并且用于供电或驱动外部电源NFET(例如，达到15V)。表x.4a示例性外部电源外部电源最小V最大V电池Oorl2电池单元NiMH1.83.84电池单元NiMH3.67.6Lion-1单元2.74.2Lion-2单兀5.48.4电源A或B车适配器9.614.4plusspikes墙壁适配器4.515IVS1209也包括Kelvin温度感应器(下面关于图54讨论)，以监视开关电源控制器1200或外部IC的温度。IVS1209还提供用于各种电路的电压参考(VREF),例如模数转换器1206，并且也可以产生加电复位信号，用于在开关电源控制器1200内分配，如下面的进一歩描述。图54是根据一个实施方案的IVS1209的示例性功能图。图54表示4个外部电源2202.4到2208.4(即，分别为BATTO，BATTl，SUPPLYA以及SUPPLYB)，它们通过焊点2210.4接收这些电源(二极管2212.4作为保护设备，例如防止极性反接情况)。BATTO，BATTl，SUPPLYA以及SUPPLYB标识分别表示外部电池源O、外部电池源1、外部车上适配器或墙上适配器电源A，以及外部车上适配器或墙上适配器电源B。如果多个电源可用，IVS1209确定使用电源2202.4到2208.4中的哪个，以产生用于开关电源控制器1200的核心电压和I/O电压。例如，可能需要两个核心电压(例如，数字3.3V和模拟3.3V)。根据一个实施例，丌关电源控制器1200具有3个工作模式1)关机模式，2)低功率模式，以及3)标准模式。在关机模式中，除了监视外部电源(即电源2202.4到2208.4)的设备，开关电源控制器1200上的设备都断电，74且除了开关电源控制器1200中的泄漏电流，没有电流流过。在低功率模式中，内部和l/0电压被保持，而DPC1201和两个外部负载(即，被调节的电源)正在工作，并且开关电源控制器1200执行周期跳步(这里进一步描述)。需要的电流量通常小于标准模式中的电流量。低功率模式是开关电源控制器1200从任何其它模式被加电或当时钟或寄存器都不运行或被设置时的默认的工作模式。在标准模式中，所有开关电源控制器1200都在运行，所有外部负载(例如，7个)被提供调节的电能。TVS1209从中央处理模块(SYS)1205接收指令，该指令控制IVS1209为合适的模式。如图54所示，如果电源2202.4或2204.4提供电能，则该外部电压被指定路由并向晶振2216.4提供电能，晶振2216.4产生用于电压乘法器2214.4(例如，两倍器或三倍器)的吋钟。晶振2216.4具有两个管脚，用于通过焊点2210.4输入信号(XTALIN)和输出信号(XTALOUT)。利用众所周知的电路实现的电压乘法器2214.4的输出被用作电压调节器2226.4、2228.4以及2230.4的输入电压，这些电压调节器可以是常规电路，提供电压VDD、AVD以及VREF。而且，电压VREFH和VREFL分别山电路2236和2238生成，并被提供给触摸屏接口1211。如将从图巾可以知道的，为了简化说明，将不会包括表示每个连接的线路。作为代替，在每个模块屮使用三角形，以表示信号及其传输方向。电源电压VDD提供输出数字核心电压(例如，3.3V)，并作为开关电源控制器1200内的全局电压。电源电压AVD提供输出模拟核心电压(例如，3.3V),并被需要比电源电压VDD更平稳的电源电压的模拟模块使用。图12中的IVS1209和模数转换器1206中示出的电源电压VREF也为模数转换器1206提供输出参考电压。而且，电源电压VDDIOA和VDDIOB是被内部NFETI/O缓冲器使用以驱动外部电源NFET的外部I/0电源(A和B)。外部电容器(通常标识为EXTCAP)通常被连接到每个相应的连接焊点(未示出)。电源电压VDDI03是一般目的I/O数字焊点需要的外部I/O电源。-旦产生了电源电压VDD和AVD，锁相环(PLL)2218.4丄作，且分配电源电压VDD和AVD。DONEMU信号被用丁使电压乘法器2214.4停止其工作。MODE[1:0]模块2224.4通知电压调节器2226.4和2228.4合适的工作模式，并被要求设置合适的电流。输入到电压调节器2226.4和2228.4的电压也被提供给加电复位(POR)模块2234.4，以通过RSTN—INT信号复位或释放开关电源控制器1200，同时也提供给可以由任何众所周知的电荷泵电路实现的电荷泵模块2220.4。电荷泵模块2220.4存储瞬时电流需要的电荷数量(例如，在外部电容器中)，其中的瞬时电流需要驱动外部电源NFET，以设置一个或两个调节的电源。PUMPCLK信号和DONEIO信号分别是使电荷泵模块2220.4何时开始工作及何时停止工作的控制信号。如果从电源2206.4或2208.4接收电能，晶振2216.4和电压乘法器2214.4被旁路，而电源电压被直接路由到电压调节器2226.4到2230.4。带隙参考(bandgapreference)(BGR)模块2222.4向电压调节器2226.4到2230.4和向Kelvin温度感应器2232.4提供参考信号。如上所述，电压调节器2230.4产生电源电压VREF。Kelvin温度感应器2232.4产生VOUT信号。图15是表示Kelvin温度感应器(KTS)1500的接口信号的方块图，其是Kelvin温度感应器2232.4的示例性实施方案。Kelvin温度感应器1500是产生与电路的绝对温度线性相关的输出电压(VOUT)的绝对温度感应电路。如图15所示，Kelvin温度感应器1500在1501端和1502端接收模拟电源和地参考电压，并在1503端接收异步断电控制信号(PDN)，和在1504端提供输出电压VOUT，该电压VOUT与电路的温度线性相关，处于0.0V到3.0V之间。图15A是根据一个实施方案的KTS1500的示例性电路，突出了说明输出电压VOUT如何相应于温度的基本等式。例如，图15A中的所有组件可以被集成在同一个芯片卜.，因此元件的匹配(matching)可以优于0.1%。在没有校准的情况下，在0°C到125°C的温度范围内可以得到大约土5%的精确度。在有校准的情况下，通过在已知温度(例如，25°C)测量输出电压VOUT，可以得到大于±1%的精确度。图54A是根据另-个实施方案说明IVS1209的接口信号的示例性接口方块图，图54B是相应的功能方块图。如图54A和X.4c所示，接口信号包括电池(BATT)信号3400.4，开关(SWT)信号3402.4，电源A和B(分别是SUPPLYA和SUPPLYB)3404.4和3406.4，XIN信号3408.4，XOUT信号3410.4，VM1信号3412.4，VM2信号3414.4，VM3信号3416.4，IVS—CLK信号3418.4，DONEPUMP信号3420,4，DONEBOOT信号3422.4，VOUT信号3424.4，RESETN信号3426.4，VSSIOA信号3428.4，VSSIOB信号3430.4，VDDIOA信号3432.4，VDDIOB信号3434.4，VREF—HALF信号3436.4，COLDBOOT信号，SWT—ADAPT信号，FREF信号3438.4，VREF信号3440.4，AVS信号3442.4，VSS信号3444.4，AVD信号3446.4，以及VDD信号3448.4。如图54A所示，一些信号使用焊点3550.4。电池(BATT)信号3400.4是外部电池可用时提供的信号。开关(SWT)信号3402.4用于使开关电源控制器1200从关机模式进入低功率模式或标准模式。电源A3404.4和电源B3406.4是连接到外部电源的焊点(分别是A或B)。XIN信号3408.4是用于晶振3500.4的输入信号，而XOUT信号3410,4是来自晶振3500.4的输出信号，两个信号都用于与外部晶振(例如，32.768KHz的晶振)通信。VMl信号3412.4、VM2信号3414.4以及VM3信号3416.4是提供给或来自于外部电容器(标识为图54B中的EXTCAP)的信号，这些信号连接到电压乘法器3504.4。IVS—CLK信号3418.4是来自CLKGEN1223的时钟信号，该信号被电荷泵3518.4使用，而DONEPUMP信号3420.4是来自于屮央处理模块(SYS)1205的信号，该信号使电荷泵3518.4停止工作。DONEBOOT信号3422.4是来自于中央处理模块(SYS)]205的信^，该信^使电源检测电路3502.4停止电压乘法器3504.4和电压调节器3510.4和3514.4。VOUT信号3424.4是来自Kelvin温度感应器3516.4的输出信号，该信号被提供给SHM1207。RESETN信号3426.4是来白加电复位(POR)电路3512.4的复位信号，并被提供给复位模块1215。VSSIOA信号3428.4和VSSIOB信号3430.4是两个在电荷泵IO3518.4中产生的电源信号，两个信号都被提供给开关电源控制器1200屮的各种模块，包括NFET驱动模块1202。VREF信号3440.4是提供给模数转换器1206的参考电压信号(例如，3.0V)，而VREFJIALF信号3436.4是被提供给SHM1207的信号，其电平值为VREF信号3440.4的一半。FREF信号3438.4是由晶振3500.4提供的参考频率。AVS信号3442.4是模拟地信号，VSS信号3444.4是数字地信号，AVD信号3446.4是模拟电压信号(例如，3.3V)，以及VDD信号3448.4是数字电压信号(例如，3.3V)。作为工作的功能性示例(参考图54B)，如果外部电池提供电能，电池信号3400.4将提供电压(例如，至少1.8V)以运行电源检测电路3502.4(其检测电压)和晶振(XTAL0SC1)3500.4，为电压乘法器3504.4生成时钟。电源检测电路3502.4为晶振3500.4提供电压(例如，1.8V)并检测何时退出关机模式。电压乘法器3504.4的输出(例如，输入电压的两倍)被用作电压调节器(VRAVD)3514.4和(VRVDD)3510.4的输入电压，其分别产生VRAVD电压和VRVDD电压。分离的内部电压倍乘器3508.4向VREF模块3506.4提供电压(例如，6.6V或VDD信号3448.4的两倍)，VREF模块3506.4通过使用(例如)带隙参考电路，提供稳定的参考电压(即，VREF信号3440.4)。一旦生成核心逻辑VDD信号3448.4和AVD信号3446.4，锁相环(PLL)电路(未示出)和图54B所示的其它电路可以利用来自VDD信号3448.4和/或AVD信号3446.4的电压(例如，3.3V)开始T.作。当VRVDD电压达到最小电平时，POR电路3512.4退出复位状态(在复位期间，POR电路3512.4的功能是异步置位或复位在开关电源控制器1200屮使用的寄存器)。包括在中央处理模块(SYS)1205中的8051将负责系统的其它部分，这使调节控制模块(REG)1204调节外部电源(例如，3.3V)。在调节控制模块(REG)1204调节外部电源(例如，3.3V)后，中央处理模块(SYS)1205将置位DONEBOOT信号3422.4。一旦DONEBOOT信号3422.4被置位(例如，逻辑高电平)，则IVS1209将关断电压乘法器3504.4和内部电压调节器3510.4和3514.4。来自电压调节器3510.4的电压也将传递到POR模块3512.4，以使异步寄存器(未示出)能够退出其复位状态。而且，电荷泵3518.4将接收电压乘法器3504.4的输出，并在外部电容器(EXTCAP)中存储加电程序期间在NFET驱动模块1202中需要的电荷(例如，大于3V的电源以驱动外部NFET的门电路)。i生成IVS—CLK信号3418.4，电荷泵3518.4将开始，并继续充电，直到收到来白中央处理模块(SYS)1205的DONEPUMP信号3420.4。如果没有电池可用，而外部电源由电源A3404.4或电源B3406.4(例如，在4.5V和14.4V之间提供的电源)提供，该电压将被电源检测电路3502检测并运行晶振3500.4。VREF模块3506.4和电压调节器3510.4和3514.4将接收电源A3404.4或电源B3406.4作为其输入电压，以产生模拟和数字电压(即，分别为AVD信号3446.4和VDD信号3448.4)。一旦生成AVD信号3446.4和VDD信号3448.4，将进行与上述关于电池电源相同的程序，以通过AVD信号3446.4和VDD信号3448.4提供接回到芯片的外部3.3V。如果芯片已经进入关机模式，并且仍具有来自电池3400.4、SUPPLYA3404.4或SUPPLYB3406.4的电能，则芯片将保持在该状态，只有XTALOSC3500.4和电源检测电路3502.4在运行。芯片将保持在该状态，直到两种情况之一发生焊点SWT被置为低或电源被提供。一旦出现这些情况之一，将会启动上述的加电程序，并向中央处理模块(SYS)1205提供信号COLDBOOT和SWT—ADAPT。图54C是根据另一个实施方案的IVS1209加电程序的示例性流程图。当提供外部电压时，步骤3600.4开始加电程序。如果步骤3602.4中外部电压大于需要的阈值(例如，1.8V)，则保持关机模式以允许电路加电(步骤3604.4)。如果外部电压大于希望的电池电压，则外部电压被路由到VREF模块3506.4和电压调节器(LDO)3510.4和3514.4(参考如图54B所讨论的)。如果外部电压为希望的电池电压左右，则步骤3608.4确定是否开关(SWT3402.4)被按下，如果没有，则进入关机模式(歩骤3604.4)。如果电源开关被按下，则步骤3612.4启动电压乘法器3504.4、VREF模块3506.4以及电压调节器3510.4和3514.4。RESETN信号3426.4被置位(步骤3614.4)，电荷泵3518.4开始工作。步骤3618.4确定是否退出低电池状态，如果是，则IVS返回步骤3604.4。IVS保持在状态3618.4，直到中央处理模块(SYS)1205(流程图中称为8051)已经完成其冷启动操作。一旦屮央处理模块(SYS)1205完成这些操作，步骤3620.4关掉所有冗余系统，而外部电压(即，VDD信号3448.4)被反馈到开关电源控制器1200。步骤3622.4开始电压倍乘器3508.4的操作，以及当DONEBOOT信号3422.4被置位时，启动标准模式或低功率模式(步骤3626.4)。当接收到关机模式指令时，歩骤3624.4关掉VREF模块3506.4和电压倍乘器3508.4，重复步骤3606.4。x.5部分转换器结构(ADC)参考图12，模数转换器1206可以被构造为逐次逼近型转换器(SAR)或其它适当的结构，例如快速模数转换器。由于使用与基于电容率的分压和倍乘结合的采样和保持，对模数转换器的输入可以进行儿个不常见的简化。SAR转换器的标准实现需要输入缓冲放大器以调节和縮放输入电压和采样和保持电路以防lh当连续的SAR模数转换器的值与输入电压比较时，输入电压在SAR比较器的输入端改变。在SAR模数转换器中，如果输入电压在转换过程中被允许改变，则转换可能被中断。在SAR模数转换器中通常需要的附加的输入级要求被测量的电压可用，且在转换开始前设置有效的时间。该"设置时间"是例如本发明的多路复用系统中的关键问题，这是因为其降低了提供新的输入的速率或从模数转换器对更高速度的要求。因为本发明在其输入端使用采样和保持和基于电容率的縮放(scaling)，输入放大器和采样和保持部分可以从一个实施例中实现的SAR模数转换器中省去，因此消除多数设置时间和一些误差源，同时降低了SAR模数转换器的速度要求和能耗。需要的模数转换器1206的处理速度被DPC帧速率和开关电源控制器1200控制下的开关电源的数量和希望的A/D解析度驱动。例如，如果开关电源控制器1200使用524KHz的循环速率并控制7个开关电源，则模数转换器1206必须在大约2微秒的DPC帧周期内转换14个反馈信号和两个输入信号。如果希望得到10位的解析度，则造成A/D逻辑吋钟频率约为1lOMHz。x.7输出结构NFET(GM)图55是根据一个实施方案的NFET驱动模块1202的示例性功能图。图55包括输入/输出(1/0)缓冲器2102.4和2104.4，其通过焊点2106.4和2110.4(分别相应于图12的NFET驱动模块1202.卜.的UPPER—FET和LOWER—FET端)驱动相应的外部功率MOSFET2112.4和2114.4。如图55所示，功率MOSFET2112.4被作为"UPPERFET"，功率MOSFET2114.4被作为"LOWERFET"，两者都用于向负载提供稳定的DC电源。NFET驱动模块1202通过开关控制总线1303a(即，H1GHFET)和开关控制总线1303b(即，LOWFET)接收表示为与总线相邻的信号，其包括由NFET驱动模块1202用于控制I/O缓冲器2102.4和2104.4的信息。焊点2108.4被连接到功率MOSFET2112.4和2114.4，以向NFET驱动模块1202提供关于外部负载参数(例如，电压)的反馈信号(ft)。NFET驱动模块1202(图12)进一步包括接门信号VDDIO[A,B]、VSSIO[A,B]、UPFET—Source、LOWFET_Source以及IDDQ。该VDDIO[A,B]信号是电源电压A和B，而VSSIO[A,B]信号是相应的A和B的地参考。该UPFET—Source和LOWFET—Source信号分别监视和提供关于功率MOSFET2112.4和2114.4的反馈，并用符号与图55所示的反馈(fb)对应。为测试目的而提供IDDQ信号。图55A说明根据另一个实施方案的NFET驱动模块1202的示例性接口信号。接口信号包括PFET[6:0]信号3200.4，SFET[6:0]信号3202.4，IDDQ信号3204.4，SELMODE信号3206.4，CNTL[1:0]信号3208.4，VSSIOA信号3210.4，VSSIOB信号3212.4，SUPPLYB信号3214,4，SUPPLYA信号3216.4，UPSENSE[6:0]信号3218.4，LOWFET[6:0]信号3220.4，UPFET[6:0]信号3222.4，VDDIOB信号3224.4，VDDIOA信号3226.4，VSS信号3228.4以及VDD信号3230.4。PFET[6:0]信号3200.4和SFET[6:0]信号3202.4是从DPC1201接收的脉冲，以分别驱动初级和次级外部NFET。IDDQ信号3204.4是测试信号，而SELMODE信号3206.4选择工作模式，而CNTL[1:0]信号3208.4提供控制信息。VSSIOA信号3210.4和VSSiOB信号3212.4是外部电源(即，分别为SUPPLYA信号3216.4和SUPPLYB信号3214.4)的返回地路径。VDDIOA信号3226.4和VDDIOB信号3224.4来自SUPPLYA信号3216.4和SUPPLYB信号3214.4的高压源，其可以被DPC1201控制，以按需要调节负载电压。VSS信号3228.4和VDD信号3230.4分别是数字地和数字电源电压(例如，3.3V)。UPFET[6:0]信号3222.4和LOWFET[6:0]信号3220.4是驱动初级和次级外部NFET的信号，而UPSENSE[6:0]信号3218.4是用于开关电源转换器的初级外部NFET的参考源电压，其中的开关电源转换器由开关电源控制器1200控制。图55B说明根据另一个实施方案被称为NFET驱动模块1202的开关驱动模块的示例性接口信号。NFET驱动模块1202包括I/O驱动器，如下所述，其可以被用于驱动外部功率FET和外部线圈(例如，用于数字照相机应用)。该接口信号包括PFET[6:0]信号3200.4，SFET[6:0]信号3202.4，PFET—SEL[6:0]信号4402.4，FET—SWAP[6:0]信号4404.4，EN—EXT33信号4406.4，IDDQ信号3204.4，PFETSENSE[6:0]信号4408.4，SUPPLY—SEL[6:0]信号4410.4，VDDIOA信号3226.4，VSSIOA信号3210.4，VDDIOB信号3224.4，VSSIOB信号3212.4，PADIO[6:0]信号4418.4，PFETDRIVE[6:0]信号44]6.4，SFETDRIVE[6:0]信号4414.4以及EXTDRTVE信号4412.4。PFET[6:0]信号3200.4和SFET[6:0]信号3202.4是从DPC1201接收的脉冲，分别用于驱动外部初级NFET和外部次级NFET。从调节控制模块(REG)1204接收的PFET一SEL[6:0]信号4402.4命令是否驱动外部FET或外部线圈。如果驱动外部线圈，则VDDIOA信号3226.4或VDDIOB信号3224.4将被连接到电源A或电源B。如果驱动外部FET，则VDDIOA信号3226.4或VDDIOB信号3224.4将被升压高于电源A或电源B电平的等于3V的电平。从调节控制模块(REG)1204接收的FET一SWAP[6:0]信号4404.4，根据外部电源电路布局是否为升压或降压(buck)，向NFET驱动模块1202发信号，以交换来自PFET[6:0]信号3200.4禾nSFET〖6:0]信号3202.4的脉冲。EN_EXT33信号4406.4驱动EXTDRIVE信号4412.4，该EXTDRIVE信号4412.4驱动外部开关，以将外部电源(例如，3.3V)与系统的其余部分隔离。1DDQ信号3204.4为测试信号。PFETSENSE[6:0]信号4408.4是初级外部NFET的源，并被连接回开关电源控制器1200，以监视PFETDRIVE[6:0]信号4416.4的源电压。SUPPLY—SEL[6:0]信号4410.4在电源A和电源B之间选择，用于生成VDDIOA信号3226.4或VDDIOB信号3224.4。VDDIOA信号3226.4从外部被连接到PADIO[6:0]信号4418.4，ji:提供高于电源A电压的电平(例如，大于3.0V)作为用于PFETDRIVE[6:0]信号4416.4或SFETDRIVE[6:0]信号4414.4的主电源(如果驱动外部NFET)，或作为预驱动电压(如果驱动外部线圈)。VSSK)A信号3210.4是用于VDDIOA信号3226.4或PAD丄O[6:0]信号4418.4的地信号。类似地，VDDIOB信号3224.4被外部连接到PADIO[6:0]信号4418.4，并提供高于电源B电压的电平(例如，大于3.0V)作为用于PFETDRIVE[6:0]信号4416.4或SFETDRIVE[6:0]信号4414.4的主电源(如果驱动外部NFET)，或作为预驱动电压(如果驱动外部线圈)。VSSIOB信号3212.4是用于VDDIOB信号3224.4或PADiO[6:0]信号4418.4的地信号。PADIO[6:0]信号4418.4是用于PFETDRIVE[6:0信号4416.4或SFETDRIVE[6:0]信号4414.4中的末级的输入/输出功率的主电源，根据配置，可以使用VDDIOA信号3226.4或VDDIOB信号3224.4以及电源A或电源B(下面进一步描述)。PFETDRIVE[6:0]信号4416.4驱动外部初级FET。SFETDRIVE[6:0]信号4414.4驱动外部次级FET。EXTDRIVE信号4412.4接通或关闭用于隔离外部电源(例如，3.3V)的外部FET开关，其中外部电源将被连接回到开关电源控制器1200。图55C表示图55B的实施方案的示例性功能图。根据一般的操作，从DPC1201接收两个脉冲，PFET信号3200.4和SFET信号3202.4。如果这些脉冲重叠，故障保险模式逻辑4430.4(图55D)设置输出信号为LOW以使PFETDRIVE信号4416.4和SFETDRIVE信号4414.4为低，直到下一帧。预驱动逻辑4432.4和4434.4(图55D)检查外部初级和次级输出端的交换。PFET一SEL信号4402.4同时将配置驱动器为驱动外部FET或直接驱动外部线圈。当驱动外部FET时，PFETDRIVE信号4416.4需要(例如)比PFETSENSE信号4408.4高3V。因此，PFETSENSE信号4408.4被连接回到预驱动逻辑，以监视用于外部FET的源电压。VDDIOA信号3226.4或VDDIOB信号3224.4(图X.7d)被外部连接到NFET驱动模块1202，并且根据SUPPLY—SEL信号3202.4的值，NFET驱动模块1202的每个通道(例如，7个)将被连接到VDDIOA信号3226.4或VDDIOB信号3224.4。7个通道中的每个利用PADIO信号4418.4、PFETDRIVE信号4416.4、PFETSENSE信号4408.4、SFETDRIVE信号4414.4以及其相应的VSSIOA信号3210.4或VSSIOB信号3212.4。在加电程序中，外部NFET将被EXTDRIVE信号4412.4驱动，其是类似于用于PFETDRIVE信号4416.4的缓冲器的I/O缓冲器。从中央处理模块(SYS)1205接收的EN—EXT33信号4406.4控制EXTDRIVE信号4412.4。图55D说明使用内部缓冲器的应用，该内部缓冲器由晶体管4440.4和4442.4表小，以直接驱动用于实现图55B的外部线圈4444.4。如上所述，对于该配置，PADIO信号4418.4外部连接到电源A或电源B(即，在插板层次)。如图所示，PFETDRIVE信号4416.4和SFETDRIVE信号4414.4可以被排列以并行驱动外部线圈4444.4和容性负载4446.4，其可以导致低电源阻抗。故障保险模式逻辑4430.4检验PFET信号3200.4和SFET信号3202.4没有重叠。SUPPLY—SEL4410.4通过多路复用器4448.4选择VDDIOA信号3226.4或VDDIOB信号3224.4，以路由到控制逻辑4432.4和4434.4，其控制晶体管对4440.4和4442.4。图55E说明使用由晶体管对4440.4和4442.4表示的内部缓冲器的应用，以驱动用于实现图55B的外部FET4450.4和4452.4。如上所述，对于该配置，PADIO信号4418.4被外部连接到VDDIOA信号3226.4或VDDIOB信号3224.4(即，在插板层次)。图55E所示的应用类似于图55D,因此将不重复描述。然而，如图55E所示，外部FET4450.4和4452.4分别被PFETDRIVE信号4416.4和SFETDRIVE信号4414.4驱动，以驱动外部线圈4444.4和容性负载4446.4。当PFET3200.4为高时，其控制逻辑4432.4保持PFETDRIVE在高于PFETSENSE4408.4上的3V不变。表x.7a以真值表的形式概括了示例性配置中各种信号的状态。对于PFET—SEL信号4402.4，0和1分别表示内部和外部。对于FET一SWAP信号4404.4，0和1分别表示不交换和交换。<table>tableseeoriginaldocumentpage84</column></row><table>1000l(内部)o(内部)1001o(内部)1(内部)10101(外部)0(外部)10110(外部)1(外部)11000(故障保0(故障保险)险)11010(故障保0(故障保险)险)11100(故障保0(故障保险)险)11110(故障保0(故障保险)险)图55F表示图55B的实施方案的示例性芯片内配置的方块图。如图所示，开关电源控制器1200通过焊点4462.4或通过PADIO信号4418.4接收电源A和电源B信号，并产牛VDDIOA信号3226.4或VDDIOB信号3224.4。开关电源控制器1200通过NFET驱动模块1202产生PFETDRIVE信号4416.4和SFETDRIVE信号4414.4，并接收PFETSENSE4408.4，和可选的SFETSENSE4460.4。x.8微控制器结构参考图56，中央处理模块(SYS)1205的示例性实施例，其包括微处理器内核，例如8051，其通过高级通用目的1/0(AGPIO)模块410.1与外部主机接口。AGPIO模块410.1提供31个GPIO端口，这些端口可以分别地被设置为适合^机应ffl的需要，例如确定电源状态的能力，8X8键盘接口，以及用于与主机设备通信的串行通信总线。这种与主机设备的串行通信可以利用多个串行多路复用器420.1选择的信令协议进行。例如，串行数据可以从通用异步收/发信机(UART)425.1、SPI收/发信机435.1或JTAG收/发信机440.1接收。附加的串行设备也可以85被使用，例如Microwire、I2C或SSI2设备。微处理器内核400.1在内部总线450.1与由串行多路复用器420.1选择的串行设备通信。数据通路多路复用器470.1多路复用内部总线450.1的读数据通路上的数据，以从不同的源选择数据，例如LED控制器1214和监视器控制器1213。此外，微处理器内核400.1可以通过连接到内部总线450.1的外部接口455.1，从非易失性存储器模块1216(图12)接收数据和向非易失性存储器模块1216存储数据。如这里关于监视器控制器1213和LED控制器1214的进一步描述，微控制器400.1同时通过内部总线450.1与这些模块接口。在微控制器内核400.1上的程序执行所必须的数据可以被存储在程序存储器设备460.1。程序存储器设备460.1可以是适合于程序存储和执行的任何技术，例如带掩膜的ROM、闪存存储器、EEPROM或其它合适的介质。微控制器内核400.1也可以在RAM465.1或在非易失性存储器模块1216(图12)中存储数据。微控制器内核400.1通过内部总线520.1与其它模块通信，例如开关电源控制器1200中的调节控制模块(REG)1204，其在图12中也相对于调节控制模块(REG)1204说明和进行了讨论。握手协议或胶合逻辑(gluelogic)可以被用于协调该通信。传出的数据以存储器映射的方式或被SFR映射地址寻址到指定的模块。微控制器内核400.1由从时钟发生模块1223接收的时钟信号714.1进行吋钟控制。然而，因为在正常丄作期间，从DPC帧到DPC帧的调节处于调节控制模块(REG)1204的控制之下，因此在正常工作期间，使微控制器400.1被时钟714.1连续地定时将是能量的浪费。因此，当微处理器完成需要的任何处理后，时钟714.1在正常工作期间被微处理器关断。响应来白其它模块(例如监视器控制器1213或LED控制器1214)的中断，电源管理模块480.1允许微处理器内核400.1接收时钟714.1。一旦中断被提供，时钟714.1再次被微处理器内核400.1关断。1.2.2部分控制回路/算法图25是用在电池和电源管理应用中，例如个人数字助理(PDA)中的开关电源控制器1200的框图。如图25所示，开关电源控制器1200(a)调节降压转换器2570以在2540端提供稳定的DC电源，(b)调节DC/AC转换器2571以在2542端和2543端之间直接提供AC电源，(c)当外部DC电源电压(例如，12—15V)在2544端可用时，通过转换器2572对电池2517充电，或者工作在降压模式或者工作在升压模式，以及(d)当外部DC电源电压在2544端不可用时，从电池2517中得到能量，工作在升压模式。在PDA的应用中，例如，开关电源控制器1200可以与主处理机和数据接口2573上的外围设备通信。通常的参考振荡电路2574为开关电源控制器1200提供32.768KHz的参考时钟信号。尽管在图25中示出了具体的转换器结构，以说明这里描述的示例性实施例，本领域技术人员应该知道本发明并不限制于此。根据该详细的描述，可以实现处于本发明领域内的其它转换器结构。在图25中，降压转换器2570包括电感器2503，电流检测电阻2504，输出电容器2501，以及MOS开关2505和2506(其包括本征二极管2502)，在其各自的门电路端接收来自开关电源控制器1200的脉冲宽度调制驱动信号("upper_FET_gate"和"lower_FET—gate")。电感器2503、电流检测电阻2504和输出电容器2501串行连接在幵关电源控制器1200的感应输入端2518(多个"upper_FET_source—sense"端中的一个)之间，该端被连接到MOS开关2505的源级端和地参考。二极管2502防止感应输入端2518的电压降到低于地参考的预定电压(例如，大约IV)。MOS开关2505的漏级端被连接到开关电源控制器1200的两个电源端("s叩plyA"或"supplyB")其中之。MOS开关2506的漏级端和源级端被分别连接到感应输入端2518和地参考。从输出电容器2501的未接地端2540得到稳定的输出电压。该稳定的输出电压被MOS开关2505和2506的栅极端接收的脉冲宽度调制信号的占空比来确定。如图22所示，在一个实施方案中，脉冲调制信号的周期(period)(也被称为"周期"(cycle))是2微秒。电流检测电阻器2504的两端被连接到开关电源控制器1200的检测输入端2530和2531(来自毎个"sense—I"和"sense—VI"总线的一端)。这些感应输入端上的电压(V。ut—VIL)与电感器2503中的电流成比例。来白2544端的外部DC功率可以被提供到系统的电源端2508。在转换器2572中，二极管2511、2512和2513被设置为确保电源只从外部电源流入系统，并防止电源端2508处的电压降到低于地参考的预定电压(即，二极管的正向偏压)。在转换器2572中，电感器2514、检测电阻器2515以及电容器2516串行连接在开关电源控制器1200的感应端2519(多个"upper—FET—source—sense"端的一个)和地参考之间。电容器2516的未接地端被连接到电池2517的正极端。MOS开关2509和2510在其栅极端接收脉冲宽度调制驱动信号。MOS开关2509的漏极端和源极端分别连接到电源端2508和感应端2519。MOS开关2510的漏极端和源极端分别连接到感应端2519和地参考。当外部电源被连接到2544端时，在MOS开关2509和2510的栅极端的脉冲宽度调制驱动信号调节电压和电流，用于充电电池2517。可选地，g卩，当外部电源没有连接到2544端并且系统用电池2517提供的电能运行时，MOS开关2509和2510的栅极端的脉冲宽度调制驱动信号调节电源端2508的电压。根据电池2517提供的电压是否高于希望的2508端的电压，转换器2572操作为降压转换器或升压转换器工作。电流检测电阻器2515的两端被连接到开关电源控制器1200的检测输入端2535和2536(来自每个"sense—I"和"sense_VI"总线的一端)。这些感应输入端上的电压(V。ut—VIL)与电感器2514中的电流成比例。DC/AC转换器2571为在PDA巾用作背面照明的冷阴极荧光灯(CCFL)提供高压AC电源(例如，700V)。在转换器2571屮，MOS开关2521和2522两者之一地将电感器2520和2523连接到地参考。电感器2520和2523中每-'个都分别连接在电源端2508和MOS开关2521和2522的漏极端。在这些漏极端的电压控制压电变换器CCFL2525的两端2542和2543上的需要的AC信号。2543端通过检测电阻2526被连接到地参考。1.2.2.1部分输入电压/输出电流预控制环路电流检测电阳.器2526的两端被连接到开关电源控制器1200的检测输入端2532和2532(来自每个"sense—I"和"senseVI"总线的一端)。这些感应输入端上的电压与CCFL2525屮的电流成比例。MOS开关2521和2522的栅极端的脉冲宽度调制信号调节提供给CCFL2525的电源。从上述描述可以看出，转换器2570、2571以及2572中的每个被-对脉冲宽度调制驱动信号(来自每个"upper_FET—gate"和"lower_FET_gate"信号组)调节。这些信号优选地为不重叠(即，这些信号在同一时间不都为高电压)。对于每个转换器，调节是基于接收表示受控变量值的输入信号的控制环路。图19是概括开关电源控制器1200中的模块的方块图，其为电池或电源管理应用提供控制环路。如图19所示，数字脉冲转换器模块1201从调节控制模块(REG)1204接收10位值，并因此提供7对脉冲宽度调制驱动信号1901a和1901b中的一个，艽中的IO位值表示脉冲宽度调制驱动信号的占空比。脉冲宽度调制驱动信号1901a和1901b被NFET驱动模块1202驱动(在图19中未示出)，作为来自开关电源控制器1200的upper_FET—gate和lower—FET—gate信号。同时，7对电压信号1902a和1902b(即，I，VI)，每对表示检测电阻器两端上的电压，所述的7对电压信号被采样和保持模块1207接收。此外，两个外部电源端1903和l卯4的电压(即，电源A和电源B)也被采样和保持模块1207接收。这些模拟电压信号中的每个依次被采样和保持，以被模数转换器1206转换，模数转换器1206为调节控制模块(REG)1204提供用于每个被转换的电压的IO位数字值。调节控制模块(REG)1204执行适用于控制环路的许多方法，并在总线1907上向数字脉冲转换模块1201提供合适的10位值。当然，用于每个被转换的电压值的位数是设计选择的问题，例如，依赖于控制环路中需要的解析度。实际上，在调节控制模块(REG)1204巾，可以以比IO位更高的解析度进行计算，小于10位解析度的余值可以被保持多个周期，以实现特殊的、更高精度的控制方法。1.2.2.2部分存储的外部组件参数对于每个电池或电源管理应用，调节控制模块(REG)1204接收电源电压VA(例如，2508端的电压)，在电流检测电阻器的一端的稳定的输出电压V加(例如，2531端的电压)，以及在电流检测电阻器的另一端稳定的输出电压(例如，2530端)。图57提供了转换器2570的电路模型。如图57所示，降压或升压转换器的电感器中的电流k可以被电流检测电阻器2504两端上的压降(即，V。ut_VIL)除以阻抗Rse臓来确定。根据接收到的测量的电压值和从这些收到的值导出的数量来实现调节。例如，本发明允许使用2508端的输入电压(例如，电源电压VA)和输出电流(例如电阻器2504中的电流IT,)作为控制参数来进行调节。图26说明根据本发明的控制环路的工作。如图26所小，这种控制环路包括3个阶段。在控制周期或周期的开始(在一个实施方式中该周期是2毫秒时间周期)，在阶段2601中，受控变量的值(例如，输出电压)被采样和数字化。根据这些输入值，在阶段2602，计算参数值和适当的响应(例如，受控变量值的增加或减小)。该响应(例如，MOS开关的驱动信号的占空比的增加或减小)接着被用于完成受控变量的改变。回到图57，如果考虑转换器的寄生电阻或阻抗，压降Vp可以归因于，例如，寄生电阻R。n和RL，其中Ron是一个MOS开关(例如，MOS开关2505或2506)的"导通"电阻，而Rt是电感器(例如，电感器2503)中的寄生串联电阻。寄生电阻R。n在图57中没有示出，而寄生电阻R^在图57中被表示为电阻器5701。如上所述，电感器中的电流Ii,可以由R。n+RL除(V。ut—VIL)得到。电压Vp可以通过使用下述的方法逼进。此外，寄生电阻Rc(由图57中的电阻器5702表示)可以归因于在输出电容器(例如，输出电容器2501)中的寄生串联电阻。因为市场上得到的线圈的实际电感值L可能不同于其额定电感值而超过10%，并且可能随电感器的寿命较大地变化，根据本发明的方法允许周期地或当加电时计算电感器的实际电感值。本发明也提供下述的方法，以计算电容器2501的输出电容值C。根据本发明的一个实施例，输出电压V。ut的调节可以以图20所述的方式进行。图20所述的调节方式识别电感器具有饱和电流tsAT,超过该饱和电流，电感器变为阻性(即，额外的电流导致能量作为热量散失，在电感器中没有额外的能量被存储)。最初，输出电压V^和电感器电流込为0。如图20所示，本发明的控制方法最初向MOS开关提供脉冲宽度调制驱动信号的占空比(例如，接近100%)，这就以最高的速率增加电感器中的电流，直到电感器电流达到预定的饱和电流Ilsat僮(例如，Ilsat的95X)。在这个时间期间，电感电流为电感器中的磁场充电和为输出电容器(例如，电容器2501)屮的电场充电，以使电感器屮的电流和输出电压沿作电流/电压部分2001而增加。当电感电流达到预定的电流值时，如点2003所示，本发明的方法有效地减小到MOS开关的脉冲宽度调制驱动信号的占空比，以保持电感电流在该水平，从而充分地将电感电流传输的所有能量提供给用丁充电输出电容器。在本控制方法的部分中，电感电流和输出电压跟随(follow)电流/电压部分2002。当输出电压达到控制g的电压V^get时，该控制方法进一步减小占空比，以使由电感电流传输的能量充分地消散在负载(R!。ad)和转换器的寄生阻抗中。而调节控制MOS丌关驱动信号，以使电感电流t和输出电压V。ut跟随电流/电压部分2004到达区域2005中的平衡值。在一些实施例中，当负载工作在非常低功率模式中时，将输出电压V。ut保持在集中在Vtarget的选择的范围2005所必须的MOS开关驱动信号的占空比可以降到最小值以下。在这种情况下，调节继续到"间歇"模式或"周期跳步"模式，其中在每个2微秒的周期中，可以不发送脉冲。而是，每两个或更多周期发送MOS开关驱动信号中的固定持续时间的脉冲，以使两个或多个周期的平均占空比达到保持输出电压处于受控区间内所必须的占空比。接着，负载工作中的任何功率要求的变化(例如，背面照明的转换)，将导致输出电压V。ut的波动。该控制方法调整MOS开关驱动信号的占空比，以将输出电压V。ut沿电流/电压部分2006恢复到稳定的电压Vtarget。想到电感器2503上的电压由下式给出i§^丄^三^-^并目.因为沿着电流/电压部分2001，在2微秒周期(At)中，电感器2503中电流的变化AI可以被检测电阻器2504上压降A(V。ut-Vi)除以电阻的阻抗Rs^e逼进，所以可以这样计算电感器2503的电感值L的第一阶近似值。类似地，因为在2微秒帧(At)屮，输出电压的变化AV。ut由-&^^^二:丄给出，并且因为沿着电流/电压部分2002，电感器2503上的压降(V!l—Vm)大约为0(即，Z^;丄^s0)，而且电流I由检测电阻器2504上的电压eftAZ(V。U(—VIL)除以电阻Rw给出，因此电容C也可以在无负载情况下或者C和cload的组合电容的情况下计算。在相同的时间间隔中，电感器2503的寄生电阻rl可以根据电流t和电感器2503上的压降(V^—Vin)，通过(Vxl一Vm)/Il逼迸。可以类似地计算其它控制参数。例如，在降压转换器中，任何给定时间的效率E由A、g给出，其屮D是当前时间MOS开关驱动的占空比。效率E可以在每个楚]期的开始被更新。在丄作点2005，在施加负载之前，输出的纹波电压和输出电容器的寄生串联阻抗Rc可以使用纹波输出电压除以平均电感电流的比值来逼进，其由在2微秒周期中通过计算最大和最小电感电流的加权平均来确定。最大和最小电感电流通过电流检测电阻2504上最大和最小压降的差(V。ut—V^)来得91导通和闭合前直接采样得到。该最大和最小电流的加权平均通过对最大和最小电流加权占空比D得到。换句话，如图21所示<formula>formulaseeoriginaldocumentpage0</formula>输出电容器的寄生串联阻抗Re可以通过输出电压纹波的差AV。ut除以平均电流得到，即Ac=，其中AF。w=(F。,"》-r。w一.。在受控间隔2005期l負，当电感电流约为常数时，输入电压Vin和电压VIL之间的压降，表示MOS开关2505和2506之一的寄生阻抗和电感器2503上寄生串联阻抗上的压降，其中电压V^是在电感器和电流检测电阻器2504的共同点2530的电压。由于MOS开关的切换引起的效率损失可以使用从脉冲调制MOS开关驱动信号的暂时变化得到的数据来逼近。该暂时变化如图22所示。图22表示在相同持续时间相同占空比的两个间隔A和B期间的脉冲调制MOS开关驱动信号。(尽管图22表示间隔A只有两个周期的宽度，实际上，每个间隔屮的周期数应该为更大的数，以增加精确度。)然而，间隔A屮每个周期的导通部分短于间隔B中每个周期的导通部分，以使对于相同的占空比间隔A中导通脉冲数远大于间隔B中相应的导通脉冲数。因此，转换器在这些间隔之W的任何效率差P」'以归因于由于每个开关的寄生阻抗的MOS开关的开关损失。输出电压的任何差值Af:消耗在寄生阻抗Rp上，其是阻抗R。n和电感器2501的阻抗&的和。因此Rp可以由i^二，估算，其中7是间隔A和B中的平均电流。图57也表示具有寄生阻抗Rem(由电阻5704表示)的输入滤波电容器5705和具有寄生阻抗Rs(由电阻5703表示)的输入电源(由电池5706表示)。1.2.2.3部分绝对值电源控制环路，包括使用控制不工作区域(controldeadband)和可变增益被计算的参数值，包括电感值、输出电容和寄生阻抗，可以被用于实现控制方法。在现有技术中，电源调节常常由自适应反馈机制提供，在该反馈机制中脉冲宽度调制的校正变化为误差的线性函数。误差是受控变量的实际值和目标值之差，在这种情况下，受控变量是稳定的输出电压V。ut。在被称为"P1D"方法的方法中，反馈校正是"比例反馈"，由误差、误差的导数，误差的积分的固定倍数的线性和表示。在这种PID自适应系统中，自适应系统的系统函数H'(S)由下式给出i/'W=__^_，其中KpK2，K3为常数，而H(s)是开环1—+^+j)i/(力系统函数。在多数系统中，因为误差很小，反馈校正山误差的积分控制，并且可能需要许多周期以将稳定电压恢复为Vtarget。然而，根据本发明，使用预测技术。在预测技术中，校正数量由计算受控参数(例如，输入占空比)中估计的可恢复的变化得到，其中的受控参考需要被用于校正错误。根据本发明-个实施例的控制方法由图23中的流程图2300表示。如图23所示，在步骤2301中，控制方法检查输出电压误差值，该误差值由error=V。ut—Vtarget给出。如果该误差值小于预定的阈值("不工作区域")，则不需要调节，方法返回到步骤2301。否则，即，如果误差值超过阈值，则在步骤2302计算电流受限的占空比D,。电流受限的占空比D,表示使电感电流L处于饱和电流k.SAT的预定偏差(例如，0安培)内的占空比。如上所述，该控制方法不应使MOS开关2505和2506的占空比超过该占空比。电流受限的占空比Dr满足等式丄^三丄l^:zAl三K=(K,—r.)，其中Vl是屯感器2503上的电压，T是周期持续时间，而Vp是电感器2503和MOS开关2505的寄生电阻和电流检测电阻器2504的阻抗上的总的压降。表达式表示使电感电流IL自时间DJ期间(即，当MOS开关2505的驱动信号'为"导通"时)达到饱和电流ilsat所必须的电感电流的近似变化速率。解该方程，得到电流受限的占空比D1:A=T/「tt,、(/皿-",皿-"'其中定义K为值〖°注意到K和电感电流II的乘积提供占空比，不需重新计算基于电压的占空比Dv，可以暂时地存储和重新使用K值，其中在步骤2303中计算占空比Dv。基于电压的占空比Dv使由误差值校正输出电压V。ut(即，使输出电压V。ut达到目标电压Vtarget)所需要的占空比，而不需考虑电感电流IL的增加。对于给定的效率E，提供输出电压V—d所需要的额定占空比D^n由(arg6给出。基于电压的占空比Dy是额定占空比Dn。m和对该额定占空比的调整ADv的和。使用从上述关于输出电容的寄生阻抗Rc得到的等式，校正误差值所需要的额外的电流At由A/i=-，给出，占空比Dv中的递增量ADv由^"=^^=—~给出。因此，基于电压的占空比Dv由在步骤2304中，选择电流受限的占空比D,和基于电压的占空比Dv中的较小值，以使产生的占空比不提供超过电感器饱和电流lLSAT的电流。在一些实施例中，该被选择的占空比也不能低于预定的最小值。然后该被选择的占空比被用于MOS开关驱动信号。初级MOS开关(即，将电源电压连接到电感器的MOS幵关2505)和次级MOS开关(例如，MOS幵关2506)的驱动信号不相重叠。控制方法2300返lHj歩骤2301。根据本发明的另-一个实施例，可以实现试图将转换器恢复到平衡工作状态的控制算法。当满足以下条件时可以实现平衡状态(a)电路的输出电压V。加等于目标电压Vtarget，(b)电感器2503中的平均电流7,等于负载吸取的平均电流/—,。。d，以及(c)DPC帧之间没有电感电流的变化。该算法使用一段时间内电感电流变化的线性近似值，其中的时间段远小于转换器基本频率的周期。在DPC帧的持续吋间T中，初级开关(例如，开关2505)在持续时间Tp内"导通"(闭合)，而次级开关(例如，开关2506)在持续时间Ts内"导通"(闭合)。因此，增加的电流At导致输出电压V。ut的变化。增加的电流At可以由时间加权部分增加的电感电流AIl(p)和AIl(s)逼近，其分别相应于初级和次级开关为"导通"的时间段。AlL(p)和AlL(s)由下式给出<formula>formulaseeoriginaldocumentpage95</formula>其中Vp和Vs分别为在持续时间Tp和Ts期间，电流路径中电阻Rpp和FU上的压降。参考图57，Rpp和Rss由下式给出凡=凡—+凡+尺在一个实施方案中，可以省略检测电阻(即，Rseilse=0)。在该实施方案中，电感电流k不被测量而是被估计。因为f。,"+A/e)&+和A^=/^，At由下式给出<formula>formulaseeoriginaldocumentpage95</formula>其中Ic<formula>formulaseeoriginaldocumentpage95</formula>禾口(l-Z)c)7"4代入等式(l)中，解得占<formula>formulaseeoriginaldocumentpage95</formula>等式(2)可以被用于预测应该被用于提供给定的增加的电感电流的占空比DC。被使用的增加的电流可从许多可用的增加的电感电流(即，AIl')中选择。图58是说明根据本发明一个实施例的控制算法5800的步骤的流程图。如图58所示，在步骤5801，电源转换器的输入电压Vm和输出电压V。ut被采样，使用等式(1)估算电感电流V^在步骤5802，接着计算当前DPC帧中负载电流Ibad。当前DPC帧中希望的增加的电流AIiXg对电容器250充电，将其电压Ve增加AVe。负载电流l^d可以由下式估算/屮机=A(U+A(,)-/c(,,,)=4(U+A/z(,)-(从该点往前，理解参数值为当前DPC帧的参数值，为清楚起见撤消标记tn。)在步骤5803，也可以在当前帧的结束估算输出电容器2501上的电压，为也可以估算下一个DPC帧屮电容电压的变化在步骤5804，Bj以计算许多不同的增加的电感电流值作为候选，这些电流值相应于可以用于将转换器恢复为平衡工作状态的占空比。为了在下一个DPC帧中将输出电压V础恢复为S标电压Vtarget，假设在负载电流Ii。ad中没有更多的变化，需要电感电流变化AIl^rget)为A/—,,Z，U-A。"L("rgW)-乂W々十然而，Al^arget)在大小上可以很大，以致其需要本质上不可能的占空比一即，大于100%或小于0%的占空比。然而，如果100%的占空比用在下个DPC帧中，则增加的电流AI川,)为:A7-工^H/丄)-0楊"c》丄(100%)/"rc96类似地，如果OX的占空比用在下一个DPC帧中，则增加的电流AlL(叫为TA/=^^_^-增加的电流AIl(。"是在DPC帧中可以从转换器得到的电感电流数量。在这种情况下，控制算法5800计算"最大电流"AIL—腿的量，在一个DPC帧中可以除去该电流，以实现Il。ad二t:而且，在给定的时间，电感电流的增加由电感的饱和电流lL-SAT限制^l-S-4:t-々—&4T-因此，在步骤5805，预测控制算法选择AlL(tar树、AILG,)、At-腿、以及AlL-sAT的最小作为△&。在步骤5806中将选择的AIl代入等式(2)，得到0%和100%之间及包括0%和100%的占空比，以纠正输出端的瞬时情况。在步骤5807中相应于被选择的AL的占空比被用于控制下一个DPC帧中的初级和次级开关。如果系统从Ii。ad的增加导致的瞬态巾恢复，则上述的AL的选择是有效的。如果I!。ad被减小，则类似的流程导致等式的微小变化。在这种情况下，"丄—組\-=7,0fli—/L—A/卬,0》禾口A/:—"r二一/L。预测控制算法将开始选择AIL(large0、AIL(1,)、AIL—max，以及AIl—sat中的最大值。图59说明图58中控制算法5800的工作。在图59中，电源转换器的输出电压V。ut被表示为波形5901，电感电流I:J皮表示为波形5902，而初级开关的占空比被表示为波形5903。在时间t^0之前，转换器以50%占空比工作，输入电压Vm为8V，而输出电压V碰为4V，以及负载电流I!。ad和电感电流均为0。在时间t=0，负载被连接到电源转换器的输出端，使负载电流增加2安培。在该时刻，检测到输出电压的降低，导致电感电流变化的非零估计，对最近DPC帧的电感电流为0.059安培(即，转换器背离平衡状态)。电感电流的这种变化导致估计的非零负载电流h。ad为1.022安培，且输出电容电压Ve为3.850V。在这种情况下，LsAT为3安培。为了将转换器恢复到平衡状态，控制算法5800估算AIL(target)、AlL(则"、AIL-max，以及AIl—sat分别为5.882、0.879、2.630和2.941安培。因此，在时间t二2微秒，使用100%的占空比(相应TAIL(1TO%)=0.823)。由于负载电流的估计值低，使用的校正值小，被采样的输出电压V。ut继续下降。在时间t二2微秒时，被采样的输出电压降低到3.703V，但是估算的电感电流IL上升到0.059+0.879=0.938安培，负载电流被估算为2.378安培，而预测电容电压降低到3.606V。如同在前面的周期中，控制算法5800为0.870安培的Ak(u^)选择100%的占空比。在接下来的2个周期中(t=4，6微秒)，控制算法保持以100%的占空比工作，以使估计的电感电流Il上升到2.651安培。在这种电感电流的情况下，被采样的输出电压V。ut降低到3.505V，但是现在电感电流IT,足以防止电压的迎-步下降。在时间t二6微秒时，控制算法5800估算AIL(largel)、AIL(1Q()%)、AIL—鹏，以及AIsAT分别为3.893、0.802、0.102以及0.349安培。因此，为下一个DPC帧(即，时间t二6微秒到t二8微秒)选择55.03%的占空比。在时间t二8、10、12和14微秒时，控制算法选择连续的ATLiax值，即，分别为0.020、0.016、0.017以及0.016安培，相应于占空比为51.03%，51.79%，52.93%，以及53.97%。在时间t=14微秒时，被采样的输出电压V。w上升回到3.728V。在时间t=16微秒时，控制算法5800计算增加的电感电流为-0.205安培时能够实现的目标电压，其中的电感电流相应于40.76%的占空比。在吋间t=18微秒时，被采样的输出电压V福达到3.89V，并预测在DPC帧的结束时达至U4.0V。选择14.70%的占空比以保持输出电压V。ut和消除电感电流，以实现电感电流/:等于负载电流/—to。d。在时间t二22微秒时，被采样的电压V础込到4.00V，而电感电流/—,等于负载电流乙，，控制算法5800选择52.68%的占空比，该占空比接近长期平衡状态占空比53.01%。在时间t二24微秒实现长期平衡状态占空比53.01%。在一个实施例中，在目标输出电压Vtar妙的附近设置"不工作区域"，在该区域内，输出电压V。ut可能不正确地偏移。当输出电压V。ut偏移出不丄作区域吋发生校正。该不丄作区域使调节更少受高频噪声的影响。在另一个实施例中，在N标电压和不工作区域的任一边提供高压限制和低压限制。如果输出电压V。ut偏移出不工作区域，但是处于高压限制和低压限制定义的范围内，则使用固定的校正值，而不需使调节控制模块(REG)1204离开低功率模式，以将输出电压V。ut恢复到不丄作区域之内。只当校正值超过高压限制和低压限制定义的范围时使用需要计算的算法，例如上述的控制算法5800。在该方法中，在低功率模式下，在大量的时间内进行功率调节。在另一个实施例中，环路增益小于1(即，只有误差值的小数部分被纠正)，并且根据误差的绝对值来变化。例如，在一个实施例中，对于大的输出电压偏移(例如，误差大于0.5V)，提供更高的环路增益(例如，80%)。对于更小的输出偏移(例如，小于0.05V)，可以使用更小的(例如，20%)或O增益。可变的环路增益允许对负载端大的功率要求变化的快速响应，但是为小的偏移提供对高频噪声的更高的免疫性。1.2.2.4部分最大/最小受限控制环路在另一个实施例中，可以提供最小占空比、最大占空比或提供两者。最小或最大占空比限制转换器在最小功率或最大功率之间。在几个转换器从相同的电源取得能量的系统中，例如图25所示的转换器2570和2571，将每个转换器限制在最大功率防止了在一个转换器中大的功率失常激增干扰另一个转换器的工作。例如，如果从转换器2570得到瞬时大电流(图25)，而没有最大占空比的限制，则在同时连接到转换器2571的电源A(2508端)上可能出现电压下降。电源A的大的电压下降可能导致转换器2571的瞬态响应。最大占空比限制口J以防止这种十扰。指定的最小和最大占空比现在可以存储在寄存器中和由用户编程确定。1.2.2.5部分低频闭合/高频预控制环路如卜.所述，对于每个周期，采样和数字化输入值、响应计算以及响应应用都必须在该周期中完成。在本发明的一个实施例中，为使在不需要延长周期的持续时间以适应需要的额外计算的情况下，实现最优响应，控制方法对某些已知并被描述为先验的功率事件使用开环调节。例如，在动态随机存储器(DRAM)系统中，以大约近似的间隔发生刷新事件一一在该吋间中DRAM系统的存储竿-元被系统地读取。对丁这种已知的功率事件，该事件的功率耍求("特征")和适当的响应可以被描述并存储在存储器中。当己知的功率事件发生和被确认时，预先计算的响应可以用于当前和其后的周期中，而不需重新计算(因此，"开环")。图24和图27示出了根据本发明的一个实施例说明低频闭环和高频开环控制方法。如图24所示，在步骤2401中，提供状态机以从受控变量的采样输入值中搜索识别的功率事件的特征(signature)。该状态机可以搜索功率事件特征，例如，从几个周期的移动窗中存储的受控变量值表中。图27表示波形2701，该波形表示受控变量(例如，输入电压)的输入值显示的功率事件的特征，其发生在时间to和时间t6之间。在特征被确认前，状态机在步骤2402选择闭环控制方法用于功率调节，例如上述受控环路的任何一种。例如，参考图27,在周期to到周期t,之间，当功率事件的特征被识别时，闭环方法用于提供响应(在这种情况下，为MOS开关驱动信号占空比的递增量)。因此，波形2702在周期tn到周期t，之间的部分(大约几个周期的时间段)表示由闭环控制方法工作得到的响应。然而，在周期tp状态机识别功率事件，并在步骤2404对于周期h到t5的时间段中，将控制方法切换到开环控制方法。该开环方法被编程为传递波形2702帧h和te之间表示的增加的占空比，只要相同时间段中受控变量的采样值与存储的希望值匹配。否则，即，如果在开环控制方法工作期间受控变量的输入值不是希望的值，则状态机恢复到步骤2402的闭环方法。此外，如图24所示，闭环方法也可以与开环方法一同工作，以纠正没有被开环响应纠正的任何残留误差值。当可预测的已知的功率事件(例如，报警器发声或CCFL电源产生激励事件)发生时，可能产生该实施例的简化，其中事件定时是己知(因为其处于程序控制下)，并且其影响是己知的，因此提前知道合适的电源响应。这単不需要确认特征，而是简单地施加适当的响应。其可以被看作相同的控制方法，但是具有特殊的情况，其中确认"特征"的时间为O。在一个实施例中，闭环响应结合在多个周期中的误差值，丌且只有当累加误差超过阈值或者当超过了经过周期数的预定数值时才提供校正的响应。可选地，增加的占空比改正量也可以在多个周期中累加，并且只有当累加的改正量超过阈值或者当超过了经过周期数的预定数值吋，应用该累加值。在这种方式中，闭环方法获得了对髙频噪声的抗扰性，并提供阻尼瞬态响应。1.2.2.6A部分连续的瞬态恢复算法在一个实施例中，可以同时搜索多个特征。为了处理多个瞬态顺序发生的情况，即，当识别的功率事件发生在另一个识别的功率事件完成之前时，状态机及时搜索两个或多个功率事件特征偏差(signatureoffset)的线性叠加(super-position)，以检测这种发生。图28说明根据木发明的一个实施例的连续的瞬态恢复控制方法。在图28中，波形2801和2802分别表不分别在时间t。和^发生的两个功率事件的特征。在to时间检测出波形2801的功率事件发生后，状态机也搜索组合特征，例如波形2803，其中波形2803是时间间隔&4c0中波形2801和2803偏移的线性叠加。如果波形2801和2803的功率事件发生，则受控变量值与组合特征之一匹配。相应于相应的编程响应的线性叠加的适当的响应可以被用作开环校正。1.2.2.6部分相邻相位采样在开关电源转换器中，如果需要，有必要测量被提供以进行调整的屯压和电流。在具体的现有技术解决方案中，整个波形被用于误差信号放大器，并接着用于比较器。如果不进行任何计算，则误差信号放大器将如实地放大输出电压纹波。这将向比较器提供纹波信号，并使不稳定或不可预测的信息被比较器用于设置脉冲宽度调制。这种情况是不可接受的，因此使用误差信号放大器的具体的现有技术解决方案使用滤波法，以过滤出电压纹波，使平均值被用于比较器，其屮滤波法有时被称为误差信号放大器反馈环路屮的补偿。至少存在两个不希望的结果。首先，被调节的是纹波电压的平均值。其次，误差信S放大器的频率响应被极大地降低超过其可能的值，因此降低了电源的性能。本发明中使用同步采样提供了一个优点。由于在关于开关波形的相同时间点采样电压，开关纹波本身被排除。而且，选择相应于临界参数的点成为可能。在功率转换器的设计中，非常一般的临界参数是为了维持最小电压，使该电压处于负载的最小要求之上。微处理器和存储器是十分不能容忍电压偏离低于该最小点的。然后，通过在电压最小值采样，随时间过去，对调节器产生的电压最小值进行十分稳定的无纹波电压测量。这就允许调节器传递微处理器需要的最小电压。在现有技术的解决方案中，需要拓展(margin)调节点，以考虑大丁和小丁平均值的偏差，当误差信号放大器的频率响应被补偿以及电压纹波被平衡(过滤)时，得到该平均值。类似地，对于电流，通过不只与开关波形同步地测量电流以消除测量中的电流纹波影响，而且在101电流可能为最大值时测量电流，这样可以实现其它的优点。最大电流是我们关心的，因为需要其防止线圈饱和；即，当电流超过线圈的最大额定值时，线圈就再不能作为电感器工作，线圈电感值降低，线圈中电线的非常小的阻抗变为主导参数，且电流可以快速地增加，并在来自线圈和相关电路的辐射的H和E场噪声方面产生严重的噪声问题。最小化峰值电流的最大值也最小化了可以从外部电源进来的噪声数量。控制最大峰值电流可以被用于调节电源转换器开启其电压斜线上升的速率。因此同步采样电压和电流的优点是有两方面的。首先，消除开关噪声，测量中电压和电流的纹波通过限定被消除，以及其次，允许电路精确地调节参数的临界部分，而不是参数的平均，这将使电路试图推测临界点发生的地方。根据本发明的开关电源转换器系统使用采样数据技术，通过(例如)直接在降压转换器结构中上部晶体管的栅驱动的上升沿之前，在可调整的点或固定的点采样输出电压来消除每个开关电源的开关噪声。考虑图46中的降压转换器1301.2，并参考图42。后一个图中所示的信号是FETQT!的栅电路驱动信号。图42中的参考符号I和Vo被提供，以表示相对于提供给晶体管QT,的栅驱动电压而测量电压V()和电路I的时间。即，在晶体管QT!开始将电路传导进入电感器L1之前，测量Vo。通过在此时测量V(,，输出电压Vo在开关波形中处于最低点，因此其已经从前面的开关周期稳定。通过正好在FETQ^停止传导之前，测量通过电感器L1的电流，在每个开关周期测量电感器Ll中的峰值电流。类似地，在电流被提供最多的时间斜线上升到其终值的时刻测量电流，g口，正好在FETQTJ断开之前。如图42所示，在连续的开关周期中，第一个周期从A延伸到C，而第二个周期从C延伸到E在相对于栅驱动电压的相同的相对位置测量V(,和I。波形中的点A和C表示晶体管QT!的栅驱动电压的上升沿。尽管在图42中，电压测量时间和电流测量时间被分别描述为直接在晶体管QT!的栅驱动电压的上升沿和下降沿之前，但也可以使用其它位置。通过在相同的相对位置测量，可以消除电压和电流中的纹波。图42A说明典型的升压开关电源转换器。在该电路中，FETB.2在第--个时间段导通，而FETU.2在第一个时间段截止。通过电感器L1.2的电流E在所示的方向流动。在第二个时间段，FETB.2截止而FETU.2导通，使电压存储在电感器Cl.l中。根据本发明，在如图42A所示的升压电路结构中，控制脉冲被周期地施加到FETB.2的栅，在FETB.2开始导通前立即测量输出电压V()。在FETB.2的栅驱动信号结束前，。j'以立即测量电流l。升压变压器遵照前述程序，提供上面关于降压变压器指出的相同优点。在本发明的一个实施例中，开关周期为2微秒，然而可以使用其它的周期时间。用于测量的示例性采样时间为2纳秒。因此采样时间是整个周期的非常小的部分，其与连续地测量关心的参数的现有技术不同。这里的其它部分详细地描述采样和保持电路1207的工作。然而，简单地，来自数字脉冲控制封装器1201的指令指导采样和保持电路1207何时采样电压(VQ)和电流(I)。调节控制模块(REG)1204中的软件根据测量确定什么是返回被调节到平衡的电源所需要的。该决定可以由计算或查找表进行。返回被调节到平衡的电源的过程意味着使Vo达到电源的目的电压；使电感器中的平均电流等于负载电流以及使开关周期中电流的变化为0。根据对什么是返回被调节到平衡的电源所需要的确定，从调节控制模块(REG)1204输出到数字脉冲控制封装1201的输出信号指导数字脉冲控制封装器1201应该被送到两个晶体管的门电路驱动脉冲的宽度。如果控制单个开关电源转换器，前述技术将足以消除该羊.个开关电源的噪声。即，其自身的开关噪声将不会影响被用于调节输出电压的电压和电流的测量。在本发明的--个实施例中，存在7个电源。如果开关晶体管的栅驱动信号彼此不引用地被施加，则在一些点^能发生通道间十扰。例如，如果被称为通道0的第一个通道的传感线路接近于被称为通道1的第二个通道的传感线路，则通道1可能在通道0试图进行电压测量的位置切换，并破坏该电压测量。如果不提供开关时间之间的协调，则由于通道]可能发生切换的位置的随机性，这种干扰可能是在一个周期或几个周期、或是随机的方式。在本发明屮，所有的开关信号从内部导出，即，它们都来自相同的时钟并都由逻辑电路调度。通过仔细地调度每个相位的开关点，避免通道间的干扰。在上述的例子中，如果当从通道0进行采样吋，通道l使用其栅驱动信号，干扰将影响测量。根据木发明，如图42B所示重新调度开关时间。如将从图42B知道的，通过将输入CH1中晶体管中的栅驱动信号重新安排到更晚的时间，CH0中电压和电流的测量将不会被CH1中的开关影响。类似地，可以改变用于每个电源的每个开关波形的相位，以致相位不会与任何其它通道干扰。在这种方式中，通过在每个通道中与其自己的开关同步地采样，并且在通道之间安排每个相邻通道的相位，从采样中消除开关噪声。该栅驱动波形的安排由上述的调节控制模块(REG)1204的边缘调度器部分实现。1.2.2.7部分存储的外部组件参数中央处理模块(SYS)1205可以被主机编程，该主机具有被控制的开关电源转换器的丁作参数。例如，希望的电压电平、希望的由负载得到的功率、以及电路值，例如组件的电感值和电容值，与开关电源关联的晶体管的工作特性都可以存储在非易失性存储器中。如关于调节控制模块(REG)1204的描述，中央处理模块(SYS)1205可以使用这些外部参数以计算在每个开关电源正常工作前的希望的脉冲宽度。使用这些希望的脉冲宽度，中央处理模块(SYS)1205调度DPC周期中相应的脉冲边缘，并向调节控制模块(REG)1204提供脉冲边缘调度。通过启动具有该脉冲边缘调度的正常操作，可以减小在正常操作中调节控制模块(REG)1204需要的脉冲边缘的重新调度。.2.2.11部分动态同步和非同步操作参考图29，说明了降压转换器49，并应该结合下面的操作说明降压转换器49。如图29所示，设置10V的输入，并且适当地开关晶体管以提供5V的输出V。。如果希望提供接近于输入电压的输出电压，则在电感器L50将具有图43中波形A所示的电流曲线。更特别地，在FET50导通期间达到屯流Imax，且在FET51导通期间，当FET50停止导通时电流下降，在工作周期中移动到Imm。在波形A中，该周期由参考标记CYCLE表示。曲线A表示电流总是流入电感器L50，从不到O，因此这里使用名称连续电流来描述该模式。图43A说明连续电流模式下图29中S端的电压波形。图43A说明设备中寄生效应导致的电压波形。应该注意到当晶体管FET50截止时，图43A屮虛线区域所示的转换时间，从I^^点到其S低电压状态不为0。FET50截止需要一定量的时间。该时间量是基于FET50的物理性质和各种寄生电容效应。在S端的电压从高转换到低之前，应该知道在高电压状态，当FET50完全导通时，存在流过FET50的Ilax电流，当然因为FET50完全导通，不存在压降，因此没有明显的由FET50消耗的能量。在另一个极端，Im^可能仍在流过，但是在不同的电路流过，因为FET51晶体管被完1全关断。因为即使在FET50存在电压也没有电流流过FET50，没有能量消耗，因此FET50消耗的能量实际上发生在FET50被关断的期间，此时lmax继续流过，且晶体管FET50两端的电压以或多或少的直线方式朝其中断状态下降。因此能量将在FET50中消耗，并因为没有被传递到负载而被浪费。应该注意在FET50关断后，电压波形继续降到OV以下。电感器L50试图继续以I丽导通，但是此时晶体管FET50和FET51在此点都导通，因此电压继续下降，直到达到二极管D50的开关阈值，此时二极管D50导通，而I^x流过该二极管。如果不做任何工作，则对于整个时间，S信号为低，电流将流入二极管D50，其具有固有的电压降低。这些电流可以是非常大(许多安培)，因此如果允许继续开关周期的相当大的部分，则该例中消耗的能量可能相当大。对于0.6V的二极管压降，2A的电流和50X的占空比，该二极管可能消耗大约600mW的能量。如果电源被设计为在2A时产生3V的电压，则二极管将消耗10%的能量。可以通过FET51实现同歩整流器，其中二极管的压降在每个周期的多数时间内被降低。通过降低二极管D50两端的压降和在低压状态下的传导电流，可浪费更少的能量。如图45C所示，FET51(在图巾由栅驱动波形LF表示)不与FET50(在图巾由门电路驱动波形UF表示)的截止同时地导通，因为在该下降波形的一些时间，两个场效应晶体管都将导通，因此传导了过多的电流，浪费了甚至比我们试图保持的更多的能量。因此，存在延迟，即FET50必须完全截止，输入到其栅以使其截止的信号被置位，然后为其实际的截止必须经过足够的时间。然后，到导通FET51的栅控制信号，这也存在响应中的滞后时间，直到FET51完全导通。在图43A波形的右手边，S电压波形处于低压状态，在图中由Imm表示。此时，FET51截止，而在二极管D50中再次存在电流。该电流将会更低，实际匕其位于图43中固定电流图的Imm点，然而仍有用于二极管D50导通道足够电压，并且晶体管FET50被导通。为防止两个晶体管同时导通的可能性，再次需要该滞后(lag)时间。当FET50导通时，我们具有与下降沿相同的情况；由于FET50上的电压增加，表示FET50正在导通，存在电流流入上部FET50的时间，即lmm，当FET50没有被完全导通时，因此能量被消耗在FET50中，而没有被送到负载。因此在转换周期的两端存在能耗；然而，很明显地，在In^点比在Un点损失更多的能量。前述表示同步降压开关电源的常规波形，105同步意味在至少部分周期中两个FET被同时导通。非连续操作假设在图29的电路49中，例如负载电流为2安培，而周期为2微秒。如果画出波纹图，则得到10V的输入和5V的输出，因此得知占空比将约为50%。则输出电压由近似等式。输入电压乘以占空比等于输出电压，用于FET50的占空比。接着我们将看到如图30所示的关于电感器L50的电流的波形，该电流从2.1安培的高值降到1.9安培的低值，产生平均电流2安培。电容器C50用于对该电流积分，这确实是看到的。这就是所谓的"连续模式"。在连续模式的例子中，每个FET50和FET51在2微秒时间周期的一半时间内导通。由于负载电流大于纹波电流的一半，电流总是流入电感器，并从不被允许降到0。注意电流总是沿相同方向流动，但是反转其变化斜率。有时电流增加，有时电流降低，但是该电流从不为0。现在，考虑用于提供正好100毫安电流的电路。如图31所示，将有相同的纹波和相同的2微秒的周期，电流将从+200毫安的高值降到0，平均电流值为100毫安。如果需要更少的电流值将会怎样呢？有一些事情需要去做。让我们检验一个简单的例子，假设需要O毫安的电流。如果使FET50和FET51彼此不在一个阶段导通，则如果想要O毫安，并且因为轮流地当FET50导通时(10V—5V)在线圈L50上得到5V电源，而当FET51导通时(0V—5V)在线圈上得到5V电源，其纹波电流仍必须是200毫安，这样如何得到0呢？那么，得到0是因为纹波将看起来如图32所示。在时间0和2微秒处存在一IOO毫安。在时间1微秒处为+100毫安，这就使传递到负载的电流为0。为使电感器L50中的电流为负，这意味电流在该点必须穿过该时间轴，电感器L50中电流实际上反转方向。例如在该阶段中FET51导通，且电感器L50完全放电，接着在相反的方向中充电。现在，电流以另一个方向(相反的方向)流动。电流流出负载而不是流入负载。当截断FET51时，电感器L50越过正极性(flypositive)。电流首先流过FET50中的本征二极管和闭合的FET50，实际上把能量送回电源，如此循环。这确实不是得到O亳安的好方法，因为200毫安以两种路径流过电路中的所有寄生损耗，以不产生电流。不产生电流的正确答案是不做任何事情，使两个FET均截止。图33中所小的非连续模式在低电流下更有效。使用相同的占空比和斜度，当电流达到，例如100毫安时，其为25%106周期时间，截止FET50和导通FET51，接着通过在50%周期时间电流降到0。这意味在第一个50%周期，平均电流为50mA。在第二个50%周期，流过线圈的电流为O，且两个FET截止，电感器加电压为OV，以及第二个50%周期流过的电流继续为0。考虑这些巨分数，得到的结果是在整个2微秒为25mA，以总的开关周期为例。电流不是连续地流入电感器L50，因此称为非连续电流。在2微秒时间周期的50%到100%之间，FET50和FET51均截止。如果需要更进一步减小该电流，那么驱动FET50和FET51的栅极的脉冲应越来越短，直到某一点，因为使晶体管导通和截止的动态变化，需要的脉冲将变得太短，以致实现起来很不实际。换句话，脉冲的时间将完全被FET的上升和下降时间占用。在这种情况下，实际上给出一个脉冲，等待许多周期接着给出另一个脉冲。这被称为周期跳步，这是非连续工作模式的更极端的情况。图43的波形C中说明了周期跳歩。作为这是什么程度的问题的例子，考虑被设计为为睡眠状态的PDA提供待机电源的本发明的电源。当PDA处于睡眠状态时，其中的DSRAM消耗的电流为2mA的数量级。对于10微法的滤波电容，如C50，电压将需要150微秒衰减30毫伏，该电压典型地用于控制环路的不工作区域。即在毎个用于驱动FET的脉冲之间跳过75个2微秒周期。对于该模式中的--些电源，可能只消耗150微安。在这种情况下，在各个脉冲之间可能经过许多秒。在连续电流模式中，当电流改变时，稳态占空比变化非常有限。--旦电流降到纹波电流的1/2以下，如希望保持效率，则建议允许电流为非连续的。在非连续模式中，传递的电流被两个FET均截止的时间量縮放，因此传递到FET的脉冲的定时必需随电流快速变化。根据负载电流需要的模式可以使用不同的调节算法。模式的改变可能表示对基于模拟比较器和放大器的现有技术实施方案的巨大挑战。在数字化的基础上，本发明的电路能够检测到负载电流小于计算的纹波电流的1/2，并简单地解决基于非连续模式的修正FET定吋的问题。这种变化只影响计算，但对用于输出驱动器、该A到D、或采样和保持电路的结构没有影响。因此，在非连续工作中，不需要电感器将电流反馈回电源。因此，我们避免了所谓的负电流，该负电流表小电流从线圈流回电源。在非连续模式中，主要的g的是防止线圈中的电流变为负电流。在该例中，输出电压是输入电压的1/2，意味着FET51需要正好与FET50导通相同的时间K度。因为存在于从S端在FET51两端的本征二极管D50，存在比这更细微的区别，其中S端是电感器L50与FET50和51交叉的点。同步晶体管FET51的目的是当有电流流过时，减小FET两端的压降。等待很长时间以截止FET51存在危害，因为这将导致二极管中的电流反转，当FET51最终开路时在S端产生振荡(ring)波形。这种振荡是不希望的，因为其会产生干扰和对效率的小的负面影响。稍微减轻这种潜在问题的一个方法是在电感器L50中的电流过O之前，截止FET51。因为在这一点上电流很低，在我们的实施方案中存在非常少的电源恶化，我们在调节控制模块(REG)1204中使用算法控制FET的导通/不导通。在现有技术中，电感器中的电流被连续地测量，并试图检测电感器的电流过O的时刻，和然后释放对电感器的驱动。遇到的问题是O电流点的检测常常滞后，这是因为在比较器和开关晶体管中存在传输滞后时间。在试图解决该问题的方法中，可以使用"振荡杀手电路"，其是放置在电感器上的另一个晶体管，在更低的晶体管截止后，线圈两端的晶体管导通以对线圈放电。结合下述描述参考图43B和图43C，说明同步工作模式在一些负载情况下是不希望的。首先考虑图43B，其表示非常长的占空比，即S信号为低的时间(图中用A表示)很短。当输入电压十分接近输出电压时，可能发生这种情况。同吋地，这也是开关电源可能处于其效率最高的吋间，至少在降压转换器的结构中。如果我们假设(例如)时间A等于100ns，则没有充分的时间去导通FET51，以及如果试图导通FET51，则其将不得不几乎立刻截止，有与FET50同时导通的危险。因此，对于非常长的占空比，即FET50在整个周期的人部分时间导通，不希望使用FET51。这种限制将典型地定义同步降压开关电源能够达到的最大占空比，即其能够达到很长的占空比，以致没有足够的时间导通和截止FET51。根据本发明的一个方法，FET50的占空比被调节控制模块(REG)1204监视，而且如果占空比足够长，则动态地配置系统，以致没有栅驱动信号施加到FET51，以使FET51从未导通。下面完整地描述该动态操作。图43C说明在操作的其它极端情况.K的工作模式中，即负载电流极低时，电压S作为时间函数的曲线图。该图中的S波形对应于不连续电流模式，例如图43中波形B所示。S端的初始电源处于输入电压Vm和地之间，即初始电压将为输出电压Vo;即如果在电感器L50中的电流为0，则电感器L50两端上的电压必为0。从图43C中，应该注意到晶体管FET50在产生短的导通脉冲之前导通。FET50的占空比示于图43C中，并且应该注意到FET50在很短的时间内导通。当FET50截止时，电感器L50使S项降到地电平并接着降到地电平以下，在这种情况下二极管D50同以前一样导通。然后，二极管D50中的电流随电感器L50中的非常小的电流衰减而衰减，直到最后电感器L50中的电流不再足以使二极管D50导通。电感器L50上的电压由于各种寄生效应上升，即S端的电压由于电路中的各种寄生电容而上升，直到其再次达到输出电压Vo，此时电压Vj呆持到发送下一个脉冲，即当在下一个周期的开始FET50导通时。在这种模式中，不建议使用FET51，不是因为没有充分的开关时间导通FET51，而是因为没有足够的电流保持电感器L50电压处于地电位以下足够长的时间以使FET51导通。试图使FET51导通将可能导致其导通很长时间，而电感器L50中的电流将实际上反转方向，即从负载流向地，从而导致当FET5]截止的时振荡效应(ringeffect)。因此在该模式巾，为了避免电流流出负载导致的无效，和由该环效应产生的干扰，希望操作在非同歩模式，其屮FET51在工作周期屮不会导通。因此对于极短的占空比，基于FET50的占空比降低到预定最小值之下，系统动态地从同步操作变化到非同步操作。同吋应该注意对于非连续电流模式中的更长的占空比，FET51应该在周期的一部分导通，但不是在整个周期导通。上述图43的波形C中的S端非连续电流是周期跳步中所看见的典型。在非连续电流的情况下，其中如图43的波形B所示在每个周期产生脉冲，可能存在足够长的时间以使FET51能够导通一段时间，该时间被计算为小于需要对电感器L50放电的时间，接着FET51将截止以使电感器L50能够通过二极管D50完成其放电，当其电流为O时将自动地截止，因此避免了振荡效应。当例如电路49的电源电路将从同步模式变化到非同步模式时，开关电源控制器1200根据许多因素进行计算。例如，要求假设FET50在周期的相对长的部分中导通，以便产生大小接近Vm幅度的V。。在一种工作模式中，生产商给出的FET51的工作特性被存储在非易失存储器1216中。特别相关于该操作的是FET51的导通/截止时间。如上所述，如果FET50必须导通的占空比部分是相对大，则在下一个周期前导通和然后截止FET51可用的时间可能并不充分。调节控制模块(REG)1204结合系统硬件中央处理模块(SYS)1205根据驱动FET50需要的脉冲宽度和在周期中用于导通和截止FET51的脉冲剩下的时间来计算是否应该生成栅脉冲以在周期的剩下部分导通FET51并截止截止FET51。除了需要的FET51的导通一截止转换时间，也在计算中考虑驱动FET51的栅极的传输延时。如果周期中剩余的时间不足以导通和截止FET51，则调节控制模块(REG)1204不向数字脉冲控制封装器1201发送指令使其产生FET51的栅极的驱动脉冲，因此提供电源的从同步工作到非同步工作的动态变化，其中电源被开关电源控制器1200调节。在确定FET51在周期中是否应该导通的可选模式中，开关电源控制器1200检查能量损耗因素。即使周期中剩余的时间足以在下个周期幵始前导通和截止FET51，从能耗的角度，最好不要这样做。例如，如果系统根据流入电感器L50的电流计算，FET51导通的耗能将大于本征二极管D50的耗能，然后，没有栅驱动信号提供给FET51，稳定的电源以非同步模式工作。在另一个极端，FET50需要在丁作周期的相对短的部分导通，则其可能不适于使FET51导通。该系统基于通过电感器L50的电流计算在FET50截止后，L50屮的电流降到O需要的时间。这种计算是可能的，因为FET51和电源49的其它组件的特性存储在NVM12i6中。如果计算的电流降到0的时间小于导通和截止FET51需要的吋间，则优选地不要使用FET51。而是，允许电流通过本征二极管D50哀减到0。在nj-选的方式中，可以计算能耗以确定导通和截止FET51的合理性。根据对能耗比较的结果，如果使用FET51和允许电流通过二极管D50衰减，则系统确定工作应为同步或非同步方式。卜.述分析考虑降压电路的同步操作和非同歩操作。通过用于升压电路或SEPIC的开关电源控制器1200进行类似的工作分析并确定在同步或非同歩模式工作。考虑图46所示的电路，假设QT0、QB0、L0、R0以及C0被开关电源控制器1200作为升压电路控制。进'步假设电池0具有稍低于电源A需要的输出电压。开关电源控制器1200，根据在导线F1上检测的电源A的电压和在导线S2上检测的电池电压，将电路配置为基于QT0和QB0的栅极驱动脉冲的序列的升压结构。因为电池电压和需要的电源A的电压之差很小，提供给QB0的栅脉冲将具有相对短的持续时间。如果电路将工作在同步模式，则在QB0被截止后，QT0将导通以传递电流和能量，以将电容器CE充电到需要的稍高的电压。因为系统知道事先存储在非易失性存储器1216中的R0的电阻值，通过R0的电流幅度由开关电源控制器1200计算。类似地，晶体管的特性也被事先存储在非易失性存储器1216中。知道前述的参数，开关电源控制器1200计算和比较以下情况的能量损失(i)其中QT0导通和(ii)其中QT0不导通。如本领域技术人员应该知道的，即使QT0不导通，因为QT0的本征二极管(未示出)，电流也将流过该QT0。如果该计算和比较的结果表示不导通QT0将消耗更少的能量，则开关电源控制器1200将不向QT0提供栅脉冲，导致非同歩操作。当然，从上述讨论应该知道，系统动态地确定同步或异步地工作，而不同于现有技术的典型的用户将电路的工作模式设置为一个或另一个，任何变化必须由用户手动地进行。应该知道在上述讨论中，我们已经描述了这种结构，其中同步整流器只是为提高效率的操作模式用于开关电源中，而在其它的非常长和非常短的占空比的模式中，动态地消除该同步开关特性以避免效率低的情况。1.2.2.12部分数字谐振控制环路图44说明半桥式高压电源电路，由参考标记1.2.2.12表示，其可以被用于为冷阴极荧光灯泡CCFL1提供能量。在半桥式结构中，能量首先被施加到侧，接着是另-,』。电感器L12和L13代替上面两个晶体管，其将包括个整桥。上图中描述的半桥式电路1.2.2.12在第一个支路中包括与FETA串联的电感L13，其位于5V电源和地之间。类似地，在第二个支路中，电感L12与FETB串联接在5V电源和地之间。例如，分别用图44A所示的波形WF1禾flWF2或WF3和WF4驱动FETA和FETB的栅极。例如，通过图12所示的NFET驱动器模块1202提供驱动这些晶体管栅极的控制信号。通过导线Cl和C0将来自检测电阻R12的反馈信号提供给图12所示的采样和包括模块1207。将栅驱动信号的占空比调整为向CCFL1提供合适的电压需要的变化的函数。例如使用位于AlamedaBlvd4800.，NEAlbuquerque,NewMexico的CTS无线器件的转换器KPN，可以实现压电转换器PZT1。当然，可以用类似的设备代替。如图44所小，从电感器L13和FETA的漏极端共同连接处提供PZT1的Tl端的输入，从电感器L12和FETB的漏极端共同连接处提供T2端的输入。压电转换器PZT1的输出被连接到CCFL1的一侧，而CCFL1的另一侧被连接到检测电阻R12的上端，电阻R12的下端接地。尽管电路1.2.2.12驱动压电转换器，该电路也可以被用丁'驱动传统的磁性转换器。压电转换器不同于磁性转换器，其区别在于随着电流成比例地降低，将低压转换到高压的方法在本质上是机电的，但是另一方面它们具有类似的特性，即，它们达到输入电压和输出电压的比。在本发明的一个实施例中，PZT1具有100:1的机械优点。这意味着对于施加到输入端Tl/T2的每一伏电压，将在输出端OT提供100V电压。因为压电转换器本质上是机电式的，所有基于自然的谐振频率，将不易于在相对窄的频带外工作，其中的频带由设备的机械特性确定。不同的设备频率可能不同。即，其不是完全在生产中控制的过程，而且尽管设备说明提供希望的谐振频率值，实际的谐振频率可能在一个方向或另一个方向变化许多百分数。在谐振频率得到最佳的效率并且离谐振频率足够远的操作将实际上是设备停止振荡。图44A表示驱动波形的几个例子。波形WF1和WF2被分别施加到晶体管FETA和FETB的栅极。这些波形表示可能的最大驱动幅度，这些波形的每一个具有50%占空比，180°异相(outofphase)。WF1的周期被表示在图44A巾。WF2的周期具有相同的时间长度；然而开始时间被偏移。这将导致大约5V的到压电转换器PZT1的驱动波形，以及当在谐振范围内工作时，将导致约500V施加到CCFL1AC。参考图44A应该知道，波形WF3、WF4具有与WF1和WF2相同的频率，然而具有更短的占空比。使用这些更短的占空比减小了传递到PZT1的能量，并相应地实际上提供了控制压电转换器外的电压和电流的功能。利用该电路，发现PZT1的谐振频率并保持在该谐振频率上是非常重要的。可能使用几个算法。谐振算法的一个例子是改变到T1和T2端的驱动信号的频率，而观测反馈信号C1和C0。在远离谐振频率到频率处，将没有反馈信号，因为将没有电压将被施加到CCFL1上。从低于PZT1的生产商列出的最小频率开始，由于到FETA和FETB栅极的输入驱动的频率增加，CCFL1将开始发光，而在C1和C0将检测到信号。随着频率的增加，在信号C1、C0和信号WF1、WF2之间的相位关系将开始偏移，在观测到90。相位偏移点指小谐振。确定何时达到PZT1的响应频率的第二个方法是检查信号在C1、C0处的幅值，已知PZT1在其谐振频率具有最大的输出。栅驱动信号的频率被扫描，直到在C0、Cl出现电压，表示电流正流过CCFL1，并且接着频率可以进一步上升，而在Cl、C0处的电压被监视直到达到峰值，再次表示谐振工作。应该注意可以结合其它电路布局例如，降压、升压，SEPIC，维持该电路布局结构。当使用同步采样时，由于驱动信号WF1、WF2的频率改变，调节控制模块(REG)1204中的调度电子设备可能需要稍微改变WF1、WF2的边缘，以使开关电源控制器1200控制的其它电源的电压和电流采样不被破坏，以使从C1、C0对该电源的采样不会被其它电源的栅驱动信号所破坏。1.2.2.13部分来自相同结构的线性或折回电流限制电源可以被设计为调节电压、电流或功率。恒压电源用于微处理器和存储器设备这样的设备和其它电压操作的设备。在电源被设计为调节电压的情况下，电源可以具有最大电流，其为安全或噪声原因或其它原因规定该最大电流，而电源将调节电压直到电流超过预定限制时。该限制典型地被外部组件设置，如电阻器或类似的组件。此时，故障情况存在于电源中，且电源将返回到非常低的电流状态。这种技术被称作为折回电流限制。该技术通过使电源将最大电流限制在很小值，以使电源和导致暂时短路的任何其它元件不被损坏，而在电源短路的情况下提供保护。折回模式屮的电源并不调节电流，而是将电流限制到非常小的值，其主要的工作模式是在电压上。电源的可选的应用是处在恒定电流中。恒定电流电源为依赖于电流实现其功能的设备提供能量，这种设备的例子是与流入的电流成比例而产生光的LED(发光二极管)。用于LED的电压不是特别地重要，实际上其根据温度和其它因素而变化，但是电流将总是产生相似比例的光，其完全不依赖于其它参数。恒定电流电源不检查其控制环路中的电压；它检查电流并试图通过负载将电流调节到恒定值，实际上提供保持恒定电流需要的任何电压。从这可以看出，具有折回电流限制的恒定电压电源具有控制环路，其调节电压并监视电压，把过电流状态作为故障，并接着采取保扩措施使电流很小，直到消除短路情况，并允许电压上升。恒定电流电源调节电流，恒定电流源的故障情况可以是电压上升到很高的值，因此典型地需耍负载开路。在木发明的一个实施方案，所有的反馈项、电流和电压来自模数转换器1206(图12)。因此，在试图使用任何控制前的这点上，反馈被变为数个。类似地，控制输出脉冲宽度调制1信号被数字化地控制。在这些中是调节控制模块(REG)1204中的处理元件，其可以运行用于控制电源的任何通道的多种算法。例如，这些算法可以调节产生具有折回电流限制误差特性的恒定电压电源电压，或调节恒定电流，此时过量电压将为故障状况，所有这些不需要调整采样结构，例如采样和保持SHM1207(图12)、模数转换器1206(图12)、或DPC1201(图12)。为这种一般目的的应用例子用于电池充电。对于使用锂离子化学特性的电池，应该在充电周期的第一部分提供恒定电流，以及然后提供恒定电压直到电流低于最小值。在该操作中，相同的电源电路可以被开关电源控制器1200(图12)控制，而且电源电路的工作控制模式从恒定电流变化到恒定电压。实现前述功能的硬件包括调节控制模块(REG)1204、SHM1207、模数转换器1206、以及DPC1201。下面在应用的其它部分中将描述该硬件和控制环路。1.3部分转换器电路布局/支持的等效电路布局1.3.1部分来自单个控制器结构的降压、升压、SEPIC、同步、半桥、多相结构等图45所述的降压转换器通过下面的简单方程得到其输出电压，忽略寄生效应V0=VinXDCub其中Vo是输出电压Vm是输入电压，以及DCub是晶体管UB的占空比。在上述方程中，占空比(DC)是晶体管UB导通时间在整个周期中的百分数，被表示为十进制数。例如，如果占空比(DC)为50%,则Vo是Vm的一半。图45A说明作为图45中晶体管UB和LB的导通的函数的电流I和输出电压Vo。在该图中应该注意，电压和电流周期由图中的周期表示，ji:跨越晶体管UB的栅驱动信号的上升沿之间经过的时间。这意味在上部FET(UB)的占空比和输出电压之间有直接的比例关系，而占空比是输入电压和输出电压的比。因此这意味如果输出电压降到低于预定值，则占空比的微小增加将纠正该错误。如果电压高于其应该的值，则占空比的微小降低将使电压回到其应该的值。图45B说明升压电源1.3.1B。在升压电源中，动作是十分不同的。更特别地，如上面指出的，能量通过图45的降压电源中的晶体管UB送到电感器L1.3。相反，在图45B所示的升压电源中，晶体管LF的导通给予电感器L1.3B能量。参考图45C中的时序图，应该知道电感器L1.3B中的电流上升由晶体管LF启动，而在图45的降压转换器中，电流上升是由上部晶体管UB启动。输出电压Vo可以由下式表示V0=VmX^^其中CDu是晶体管LF的占空比。在图45的降压转换器中，50%的占空比使输出电压Vo为输入电压Vm的一半。在图45B的升压转换器中，50%的占空比使输出电压Vn为输入电压Vin的两倍。此外，随着晶体管LF的占空比的增加，升压电源的输出电压Vo增加。对于降压电源，随着晶体管UB的占空比的增加，输出电压Vo增加。因此从上面可以看出，如果要为降压电源构造反馈环路，其中输出电压的变化将晶体管UB反方向的成比例变化，如果接着采用相同的反馈网络并将其用于升压电源，则该控制将被反转。即，对于升压电路(图45B)，希望得到输出电压的增加，而UF的占空比增加，从而降低了晶体管LF的占空比，输出电压Vo实际上将向错误的方向变化，因此控制环路将不得不反转。除此之外，如果试图使用占空比的绝对值，这将不会实现这是因为在升压电源中成反比，所以应该清楚地知道两个开关电源需要反转的反馈检测，而它们需要不同的反馈机制和不同的控制顺序。作为例子，在降压转换器中，从图45A应该知道在电源周期中晶体管LB在晶体管UB导通前被截止。但是在升压电路(图45B)中，在电源周期中晶体管LF在晶体管UF截止后导通。因此，在另一方面，实际上事件的顺序、哪个信号提供电源、哪个信号为引导信号都被反转了。开关电源控制器1200(图12)还适用于控制在本领域被称为单端初级电感转换器(SEP1C)电路的电路。图46说明了典型的SEP1C电路，并且由参考标记1301.3表示。在该电路中，提供s叩plyB电压的Batt3.3驱动转换器T3.3的一个初级端(由参考标记P表小O。另一个初级端连接到FET3.3。输入电容器C3.4跨接在Batt3.3上。电容器C3.3连接在FET3.3的一端和转换器T3.3的一个次级端(由参考标记S表示)之间，同时也连接到FET3.4的一端。晶体管FET3.4连接在次级S的一端和检测电阻R3.3的一端之间，检测电阻R3.3的另一端提供V。ut。尽管只说明本征二极管跨接在FETQB!，3.4和3.3之上，它们固有在所有场效应晶体管中。电容器C3.4被连接在V。lU端和电路的共同地端之间。在导线S6、S7、S8和S9上提供到开关电源控制器1200的反馈。由开关电源控制器1200提供到FET3.3和FET3.4的栅驱动信号。这里将不再描述SEPTC电路的丁作，这是因为这是本领域技术人员所熟知的。然而，考虑到晶体管栅极的开关信号，应该想到在第一阶段FET3.3导通，而在第二阶段FET3.3而截止FET3.4导通。到品体管栅极的控制信号的时序和持续时间由来自开关电源控制器1200的信号确定。这里再次，如上述的降压和升压电路，栅极控制信号的时序和持续时间由开关电源控制器1200控制，以在目标恒定值或可选地恒定电流提供希望的输出电压Vout。当具有被开关电源控制器1200控制的其它电路，则电路1301.3的工作由这里其它地方描述的系统结构来确定。该结构在连接到开关电源控制器1200的电源电路的丁作的开始被编程。如下面更详细的描述，电路的操作能山开关电源控制器1200动态地改变，作为来自受控电源电路的反馈、外部电源的应用以及在其它方面屮与电路共同使用的电池的电压的作用。开关电源控制器i200也可以支持其它电源结构，例如图25和图44所述的半桥结构。如下面更完整的解释，调节控制模块(REG)1204包括传递函数并被编程以提供用于控制连接到系统的电源的适当的信号。在一个实施例中，DPC1201和NFET驱动器模块1202被用于产生控制信号，该控制信号被提供给连接到系统的电源的栅极。在开关电源控制器1200(图12)中，冈为由SHM1207实现的采样功能和驱动功能在采样功能的情况下只由模数转换器控制，而在驱动功能的情况下由数字逻辑控制，其为软件任务，或者为了改变电路布局，实现的一种方法是简单地应用正确的传递函数和控制顺序。在这种方式中，利用相同的内部结构，可以实现外部FET的驱动、采样和保持和多路复用器、读取输入电压的模数转换器、支持多种不同外部电路布局到多种控制环路，而不需变化芯片的外部或内部结构，除了在其中运行的软件。我们己经证明上面三种不同的电路布局结构有很大的区别，但是从这里应该看出实际上只要电路布局结构的传递函数已知并且电路本身知道外部电路布局及外部组件的互连方式，则可以实现任何数量的不同电路布局。1.3.2部分来自学-控制器结构的降压、升压、SEPIC、同步、半桥、多相等结构参考图12，可以看出在该实施方案中，存在单个调节控制模块(REG)1204，其控制多种输出。通过向软件数据组提供可编程信息用于与每个输出关联的调节软件的每种情况设置，可以同时在不同输出端实现不同电路布局结构(即，降压，升压)。例如，可以向调节硬件模块描述一组输出为连接在降压转换器的结构中。可以向调节硬件模块定义一组相邻输出为升压转换器或半桥、SEPIC、或其它电路布局。然后，调节控制模块(REG)1204可以通过首先处理一个反馈接着处理下一个反馈，而在不同电路布局结构之间动态地切换，从外部系统的角度来看，这些电路布局结构都工作在不同的焊点，并都同时地工作，但是由于数据的采样特性和脉冲宽度调整控制的数字特性，实际上，单个调节引擎及时地一个接一个地处理每个电路布局结构和反馈策略，以维持同时进行所有焊点上的调节。1.3.3部分空闲(onthefly)电路布局的重新配置在本发明的一个实施方案屮，提供受控电源的动态l:新配置。在一种模式中，受控电源可以作为降压电源工作，在另一个模式中，作为电池充电器，以及在又.个模式中，作为电池升压电路。参考图46，说明了'个实施例，艽中电路]300.2的电路布局口j'以通过到晶体管栅极的控制信号的适当应用来变化。例如，假设不提供外部能量，而且Batt0为3.1V。进一歩假设电路1300.2为没有Batt0运行为升压转换器工作，并向s叩plyA提供3.5V，该supplyA通过s叩ply1驱动负载I。在该例中，我们进--歩假设当Batt0被完全充电时具有4.2V的输出。如果使用外部电源(在图中由ExtPWR表示)，例如为12V，则这可以被开关电源控制器1200检测。当检测到存在外部电源时，开关电源控制器1200向晶体QT0和QB0的栅极提供驱动控制信号，以使电路1300.2作为降压电源丄作，以允许电流从外部电源流出，并且通过电路1300.2调节，然后以修正的电流和电压送到Batt0，以影响Batt0的充电。如果Batt0被完全充满，则电路1300.2可以被切断，或被保持在连续充电(tricklecharge)模式以保持Batt0上的充电。外部电源也向电路1301.2提供能量，为了说明清楚，通过被称为supplyA的总线向负载I提供3.3V。在另一个模式中，假设移开外部电源，并且Batt0或者被完全充满到4.2伏、或者充电到足够高的电压以从Batt0直接驱动电路1301.2。开关电源控制器1200通过观察supplyA上的压降来检测外部电源已被移开。在这些情况下，开关电源控制器1200将连续地导通QT0，并不向晶体管QB0设置栅极驱动信号。开关电源控制器1200工作在这种模式是因为其检测到Batt0正提供4.2V的输出电压或足以向电路1301.2供电的超过3.5V的更低电压，该电压需要将到负载I的稳定输出保持在3.3V。当电池通过晶体管QT0放电，通过supplyA流入电路1301.2时，该状态被保持。当开关电源控制器1200检测到supplyA已经降到3.5V时，这将表示电路1301.2具有大约95%的占空比，很清楚在这种情况下，supplyA上没有额外的电压，将不可能将电路1301.2提供的负载稳定电压保持在VQ。因此，开关电源控制器1200将电路1300.2转换到第三个状态，即电池电压小于3.5V而开关电源控制器1200开始使电路1300.2作为电源为Batt0的升压转换器工作，并且开关电源控制器1200调节升压操作以将supplyA调节在3.5V。现在，开关电源控制器1200可以将supplyA保持在满足电路1301.2在3.5V的最小要求，直到电池被放电或直到外部电源再次可用。这就允许系统提供输出电压，其可能高于或低于输入电池电压，并允许开关电源控制器1200在三个模式之一中使用电路1300.2:(i)作为降压转换器为电池充电；(ii)作为开关以通过QT0直接将电池电压提供给supplyA;或("i)作为同步升压转换器以允许操作电路1301.2以提供大于从Batt0得到的电压的输出电压。图12所示为实现上述功能的硬件，该硬件包括中央处理模块(SYS)1205，调节控制模块(REG)1204，采样和保持模块SHM1207，其输出输入到模数转换器1206。同时，使用NFET驱动器模块1202以驱动晶体管的栅极。1.3.4部分多输出控制器上的可编程电路布局为了现有技术解决方案中的不同电路布局提供支持，实际上相同的内部结构将不得不改变其反馈检测，脉冲宽度调制信号被输入到外部FET的方式将不得不被反转，被重新解释的不工作区域时间意味不重迭地不同事物等等。上述关于由相同的结构支持多种电路布局的讨论表小，如果基本的兀素是数字的，即，从外部监视到的反馈信息被转换为数字信号，且对脉冲宽度调制器输出的控制也是数字式地进行，则所有这些可以在软件中实现，即，信号结构可以支持多种电路布局。为了使其成为实际的产品，开关电源在激活的时刻需耍知道其应该成为的电源种类。这可以以多种方式实现。在一个实施方案中，可以使用外部模式控制管脚来实现，这些管脚可以在一种情况或另一种情况中被焊接。该策略的一个不足是将不可能动态地改变电路布局，而这可能是希望的。例如，图45的电路可以是电池充电器电路，其是以向连接到v。的电池充电为目的的降压电路布局，但是后来，在不同的环境下，当外部电源不再可用并且电池是功率源时，相同的外部连接可能实际上表示升压电路布局，其中输入和输出电压采样在其意义上被反转，而占空比在其意义上被反转，并采用新的调节。更特别地，电路1.3.1将被转换为升压电路，其中连接到Vo的电池变为Vin，而Vm将变为V0。在这种情况下，图45所示的电流方向将自然被反转。因此希望能够即时地改变电路布局，这可以通过提供开关电源内的模式控制位来实现，例如模式控制位可以被存储在非易失性存储器1216(图12)中、或者可在程序控制下改变，例如从电池充电操作变化为升压丁作。1.4部分关于开关电源巾电量测量的讨论1.4.1部分来自电流/电压脉冲数据的逐周期能量推导本发明提供对系统设计者能够准确地测量、控制和预测系统可以从可再充电电池或电池获得的能量的能力的重大改进。重要的是，不需额外的组件，即多于这些己经为所述的降压/升压调整系统提供的组件，而P」'以实现这一改进。结合调节算法描述的许多元件寄生值被重新使用。最后，本发明能效更高，在任何给定情况下能更准确地确定剩余的电池能量，系统设计者可以将该能量转化为更长的电池寿命、更小的电池、更轻的重量、更小的形状W子，更低的成本，或以上的组合。现有技术没有提供准确地测量电池剩余能量的令人满意的方法。例如，便携式电话一般依赖于被测电压以显示充电状态。然而，如果低压电池被再次充电，即使充电短的吋间，当从充电器移开吋其将错误地显示充满。因为其只是测量表面电荷，而不是可用的能量，用户将受到短的电池寿命的影响，也许甚至相信电池被耗尽和需要更换。使用电量测量的方法，测量传递到和来fi于电池的实际能量。可用的能量可能被这些因素影响经过的充电/放电周期的个数，电池温度，充电/放电速率等等。幸运的是，如果知道向电池中送入多少纯能量，则不需精确地知道这些因素。该方法是确定有多少能量被送入电池、因此可以用亍输送、然后准确地测量所述的输送，然后当达到一定条件时告警系统显不器。这对于个人数字助理(PDA)、笔记本电脑、以及其它设备是非常重要的，这些设备将某些信息存储在易失性存储设备中，但是如果将发生不可靠性事件或易失性存储设备故障，则可以将数据转移到非易失性媒质中。例如，使用WINCE操作系统(OS)的PDA必须在维护易失性存储器的损失而完全关机前，忠实地保存所有打开文件的内容和某些系统变量。实际上，不能在足够的电源丢失前保存这些数据可能破坏OS，以使产品遭受不可挽回的故障。由于这个原因，设计这种产品不只具有用户可移动的电池，而且具有至少一个保持存储器活性的非移动电池。系统设计不能只知道何时能量耗尽，也必须足够提前地预料能量的耗尽，以使有足够的能量将重要数据保存到非易失性媒质中。因为仅根据电压确定电池能量是非常不准确的，设计者必须考虑大的余量。因为是当产品停止工作而不是当电池实际上被耗尽时，用户感觉电池被用完了，因此这使得用户遭受短的电池寿命。另一方面，现有技术的更好的方法是使用与电池相关的测量设备。在笔记本电脑中，该设备常常位于电池盒内。在PDA中，该设备是附加的非常昂货的设备，位于电池外部。如同本发明，这些方案测量输送到电池和从电池移出的能量，并测量电池温度以计算可用的能量。然而两种方法会遭受严重的缺点需要在低电流消耗(例如，在待机工作中为2毫安)中产生足够的压降以进行测量的检测电阻必须相对人，而这在高电流工作中使检测电附消耗大量的能量。本发明屮使用的独特技术是改为准确地测量来自电源/和提供给调节系统的能量。本发明的一个重要方面是在低功率工作中间接地测量电流消耗，而不使用检测电阻。调节需要的电阻则可以为低电阻值，以使在高功率丄作中只有很小的能耗。参考图46，所小的电路布局表小-可以用于电池充电级的单级多用途级(stage)1300.2和单输出级1301.2。在该结构中，假设不从外部提供能量。电池Batt0的电压范围为4.2到2.7V。例如，如果V。的目标电压是3.3V，并且我们直接将supplyA导轨(rml)直接连接到2.7V的电池，降压转换器将不工作。在本发明中，当电池电压为4.2V时，我们导通FETQl0并使其连续导通，其向SUpplyA提供4.2V电压。然后级1301.2作为降压转换器工作。当电池电压接近降压转换器需要的输出电压Vq时，我们开始操作级1300.2作为升压转换器。更特别地，我们导通QB0，使电感器L0充电，接着通过晶体管QT0使电感器L0放电并流入电容器CE，此时晶体管QB0截止。这使得自始至终操作降到2.7V的电池电压，同时在Vo保持3.3V的稳定电压。典型的电池电压将基于为系统选择的电池技术。本发明使用两种不同的技术测量从电池移去的能量。一种适用于非常低电流泄露的情况。在低电流放电中和当电路1300.2作为降压电路时，到晶体管QT0的栅脉冲之间的时间一般特别长。这一般地用于低功率模式中，其中只是由于泄漏和监控电路而需要能量，通常为几毫安或更少。参考图46B，在当每个周期的一些部分中驱动电感器L3时，使用更高的电流方法。注意连续和非连续模式(其它地方定义的)使用相同的方法学。所有这些技术具有这种优点，即，只使用已经用于实现调节的组件。首先，在低电流工作屮，让我们检查对来自电池的能量的测量。人们可以通过测量检测电阻R0两端上的电压降来监视电池Batt0输送的能量。然而，如更早的讨论，这将具有与现有技术相同的问题，即，需要大电阻实现模数转换器(ADC)的足够大的压降，这将导致在高电流工作中的大能耗。本发明通过改为监视supplyA电容器CE的两端的电压降完全地避免该问题的出现。因为开关电源控制器1200(图25)具有来S晶振的准确的时基，则可以由方程I二C(dV/dt)精确地确定功率，其中C是电容器CE的电容值。通过在准确的己知的时间间隔测量和记录电压来确定supplyA的电压(由图12所示的模数转换器1206相对于地测量)，其屮的时间间隔被程序控制。该方法的优点有许多，例如(0电阻器R0的阻值可以保持很小；(11)测量从电池移去的所有能量；以及(ill)不需要额外的组件。通过在相对长的时间周期内测量AV，可以消除噪声或来fi引入误差的瞬变因素。尽管在图46中只小出了两级，开关电源控制器1200可以控制由Batt0供电的多个电路。应该理解只是当由Batt0驱动的所有功率瑜岀处于低电流模式时适用该测量方法。如果一个输出处于高电流模式，而其它的输出处于低功率模式(例如，休眠)，则低功率模式中的输山将简单地被忽略，与高功率级或多个级使用的能量相比为非常小的误差。在上述技术中，随时间测量从电容器移开的电荷。如艽它地方所述，系统被通知连接到它的外部组件的特性。该系统使用这些外部组件的值并在电量测量的计算中使用它们。这是非常重要的，因为不知道电池的确切容量，我们要测量进入的能量和出来的能量，然后校正影响电池容量的温度和其它因素。电池容量从单元到单元变化，因此没有方法知道一个周期中的容量。典型地，使用电量测量的产品不精确，直到它们完成一个充电/放电周期。在本发明的方法中，在低电流模式中，我们测量非常非常低的电流，而没有任何效率损失，而这是在现有技术中不得不使用大阻值用于检测电阻所遭受到的。我们也避免使用非常高解析度的AD转换器，因为在我们的实施方案中进行了时间的分解。时间是我们具有的所有最精确的因素。电阻器的电阻值Rl和R0依赖于电源设计，而不是电量测量的需要。典型地，电阻值的范围将为20到100毫欧。根据本发明在高功率和屮功率传输条件下的电量测量，测量是对传输到负载的功率进行。这将等于从电池移去并根据效率转换的能量。该技术对于测量在充电期间输入电池的能量是非常有用的；使用相同的技术，将电池简单地作为负载。该优点在于测量的是外部电源输入到电池的净能量，允许设计者忽略在该段时间中输入到其它负载的能量。因此对从电池得到的可用总能量的估算剩为考虑温度以及前述的其它因素之一来记录存储在电池中的纯能量的累计值。现在考虑高电流应用的情况。必须在逐个周期的基础上测量电流。这是因为在每个2psec周期的某个部分能量被输入负载，具有的占空比被连续地重新计算并被设置为将电压Vo保持在希望的受控的间隔内。再次参考图46，■-种解决方法是通过测量电阻器R0两端上的电压来测量电池Batt0输送的总电流。然而，采样瞬变电流和噪声将需耍在每个周期中的频率采样，特别是在具有多个有效输出的系统中。这将产生相当于调节本身的计算的计算负担。另一方面，根据本发明的一项技术，只使用多个周期中能量的总和来确定每个周期中从电池移去的能量。下面的解释根据图46B描述简化的实施方案。如图46A所示，该方案具有2安培的基准电流，具有纹波电流为200毫安。g卩，总电流从1.9-2.1安培变化。本发明的技术是在电流峰值对电流采样，我们知道电流峰值正好发生在FET1截止FET1导通之前。这可以通过在检测线S3和S4上使用检测电阻R3采样输出级的电压来实现。尽管检测电阻器R3具有低电阻值(如低电流模式中所述)，电流T现在是足够大以产生AD转换器的足够的压降。导通时间是已知，截止时间是已知，因此，对于该级dt是巳知的。我们知道使用检测线S4测量的输出电压(Vo)和输入电压(Vm=supplyA)，因此我们知道电感器L3上的电压(Vm—V。ut)和电感器L3的特性。这就告诉我在2微秒的基础上有多少能量被传送到负载。典型地，系统每秒报告电量测量信息10次，非常快速的更新电量测量的速率。通过记录输送到负载的总能量以及掌握电池的效率和其它特性，我们可以在任何时刻非常精确地测量从电池得到的能量。因此对于高电流的情况，在用于实现调节的方法中可以进行电量测量。不需要额外的电路，只是计算。在现有技术中，主要的丁作之一是滤除噪声。本发明的系统与噪声源同步地采样，因此由于在采样时刻看不到噪声而没有需要滤除的噪声。在连续的模式中，如图46D所示，(TMve+Tsyn》TT。ta尸2^SeC。如这里所使用的，短语"连续的模式"意味电流在整个开关周期中流过电感器。在非连续的模式中，如图46C所示，关系式为(TDnve+TSyne)<TT。lal。参考图46D，说明通过电感器L3的电流I作为时间的函数在2微秒的周期中的例子，用于说明连续模式。在该例中，在一微秒中达到的峰值电流200毫安，由Ipk表示。在该周期的第二个微秒中，电流降到O。在该周期的第一个半周期中，FET1被导通，而FET2不导通。在该周期的第二个半周期中，导通情况反转。在该例屮，在该周期的第一.个半周期屮，通过电感器L3的电流降到O，但没有反转，如同这里描述的一些情况的。图46D中表示FET1导通的吋间被表示为TDrive，而表示FET2导通的吋间被表示为Tsy加。测量周期的总时间由TT。^表示。现在假设图46C所示的工作在非连续模式的系统。负载要求中值(intermediate)电流，例如25mA。电容器C3衰减需要的时间并不重要，这是因为在每个周期中提供脉冲。我们需要在第一阶段从时间0到1微秒期间具有100mA的峰值电流和50mA平均电流，在2微秒的周期期间总的输出电流为25mA。使用R3计算100mA是困难的，这是因为R3的阻值很低，典型地的为0.05欧姆，因此我们得到很小的解析度。然而，在电路中，我们知道在该例中，电感器L3的值为20ph。我们精确地知道输入电压为多少(Vin=8V)、输出电压为多少(V。ut=4V)、导通的时间(1微秒)，这就给出了进入电感器L3的电流、电感器L3的放电时间以及给出了流出电感器L3的电流和截止的时间。再次，我们能够在逐个周期的基础上精确地计算负载。如果输出电压V。ut为较低，则为电感器L3充电比使其放电需要更少的时间。如果(V。ut)为(例如)2V,我们在电感器L3两端将得到6V，而电流将比下降更快速地上升。从前述中，应该知道可以得到计算电流所需要的所有数字，而不需要实际地直接测量。我们提供下面的一般方程用于计算进入负载的电流。代替现有技术中的电流测量，只需要时间和电压测量。系统以每秒500,000次的速率进行这些测量，然而通过连续地取得这些数字和求其平均，每秒只更新10次电量测量数据。图46E说明一个例子，其巾，在驱动周期的开始，电感器L3的线圈电流为100毫安，而在驱动周期的结束，电流从L3流向R3。在时间Tonve期间，FET1被导通，而FET2不导通，以及在Tsyne期间，FET的导通情况被反转。总的吋间周期由Tt。^表示。在该例中，峰值电流lpk大于纹波电流imppk。如将理解的，I啤pk等于200毫安，而k为300毫安。当然，这就使(Ipk-lR一e)-lOO在上例所述的时间周期中每秒流过的平均电流可以由以下方程确定j7—rir<formula>formulaseeoriginaldocumentpage124</formula>其中TsYNc或者(TT。t^-TMve)是在非连续模式中或在连续模式中，电感器电流达到O所需要的时间。同时，对于上述计算，假设不允许通过电感器L3的电流变为负(即，从V。ut流向S端)；且通过电感器L3的峰值电流小于其饱和电流。上述方程中的第一项表示图中所示的电流分布的A部分，方程的第二项表示图中所示的电流成份的B部分，最后一项由C表示，其为流入电感器L3的连续电流。从上述应该知道，可以使用从系统中得到的信息计算被传输的电流，而不是如同现有技术被测量。这就大大简化了任务，以及降低了电路的要求。现在注意可选的非连续模式的变换。由于减小了来自级的功率需量，因此减小了占空比，以及TjMve时间。当该时间变小时，FET的开关损失可能变为系统中的重要的能耗。通过在一个或多个周期的时间内不导通FET1，由此在长于(多个)2微秒的时间内求TMve和TsYNc的平均，这样相同的占空比可以实现更少的能耗，从而具有更高的效率。该模式被称为"周期跳步模式"。然后，注意上述方程仍然适用，且TT。tai等于在Tonve脉冲之间的时间间隔。然后应该知道，连续和非连续模式只是TT。ta尸2微秒的特定情况。1.4.2部分来自多通道数据的总能量计算考虑如图47所示的开关电源转换器阵列。这是一个示例性的排列，可以有许多其它的结构。如较早所述的，任何输出级可以自由地配置为降压转换器(例如，SP1、SP2、SP3、SP4级)，或配置为升压转换器(例如，SP5、SP6级)。当SP5或SP6级与电池相连接时，如果电池电压超过降压转换器SP1—SP4的需要吋，可以简单地将电池连接到电源总线SB弁1。可选地，当电池电压低于满足降压转换器的需要时的电压，但高于电池的最小可用能量时，开关电源控制器1200可以将转换器SP5和SP6配置为升压转换器。此外，如果需要充电并且外部电源连接到总线SB1，则开关电源控制器1200控制电池的充电。开关电源控制器1200根据系统的需要和每个电池的可用能量，在BAT5禾BBAT6之间选择。为了便于说明，说明开关电源控制器1200和转换器SP1—SP6之间的部分控制连接。在该说明书的其它部分说明开关电源控制器1200和控制的转换器之间的全部连接。在该多输出系统中，BAT5和BAT6(以及两者共同)的能量状态由使用这里讨论的电量测量技术确定，即，确定转换器SP1、SP2、SP3以及SP4中的一个传输的能量、系统效率的因素、和其它地方详述的某些电池参数。然后，整个系统的功率分布图是这些因素的总和。向开关电源控制器1200报告该信息，以实现负载平衡、卸载、为最优效率调谐各个通道或系统、或对问题或者甚至故障情况的识别。一旦理解了这个问题，就应该理解可以使用如图47的系统阵列和由更高级控制系统管理的信息/控制。一个例子是电话中心局，这里该系统可以检测区域内(例如，降温(cooling)突然被阻挡到特定的区域)、或个人电话卡或供电通道(例如，一个负载短路或开路)的问题。如前所述，不需要额外的硬件，只是为另一个目的简单地重新使用己知数据。1.4.3部分在SPS中的电池寿命估算上面详细讨论了本发明对从电池移去能量的确定。为了完成对系统的描述，参考图48。该系统包括表示为Batt1.4.3的电池源，充电器升压电路CB1，以及降压转换器CB2，当提供外部电压时，CB1可以作为充电器工作，即电池可以作为CB1电源的负载，并且根据上述描述测量提供给Batt1.4.3的能量。如说明书中其它地方更全面的解释，当电池电压高于降压转换器CB2需要的电压时，电路CB1可以作为转换器工作，或者当电池电压低于降压转换器CB2需要的电压时，电路CB1可以作为升压电源丁作。两个电源都监视流过它们的能量，并向处理单元1.5提供该信息，其巾处理单元1.5可以是开关电源控制器1200的一部分。处理单元1.5也从温度感应单元T接收温度数据。温度感应器T可以是热电偶、可变热电阻、或可以是Kelvin温度感应器。在本发明的一个实施方案中，使用Kelvin温度感应器。根据集成电路与电池的接近程度，集成电路也具有支持外部KeWin温度感应器的管脚。可以使用来自一个或另一个感应器的数据，或来S两个感应器的数据。在充电周期中，监视提供给电池的能量的总量，使用由电池生产商提供的数据与电池温度成比例，并计算电池吸收的总电荷。电池温度高时比温度低时吸收更多的电荷。同时，电池温度高时放电比温度低时放电具有更多的可用能量。最坏的可能组合是温度低时充电和温度低时被使用。通过使用容量降低数据以首先计算出实际上有多少能量被传输到电池，接着监视温度和电荷被降压转换器CB2从电池移去的速率，直到计算了电池耗尽的剩余时间，其中降压转换器CB2向处理单兀1.5报告其功率信息。图48A说明典型的电池退化曲线，其画出了容量(C)与温度(T)的关系。该信息由电池生产商公开。电池退化曲线信息可以被编程到处理器1.5中。在这些应用中，系统已知电池信息。其或者是系统的一部分、或者电源系统被建立在电池模块中。关于电池容量的电池退化信息可以存储在图中NVM1所示的非易失性存储器中。对于化学电池系列，同杼有类似的特性。因此尽管一些牛产商的给定容量更好或更坏，例如镍金属氢化物电池的衰变率是类似的，即使并不知道指定品牌电池的数据。明显地，温度越稳定，退化数据就越不重要。1.4.4部分基于电量测量数据的SPS电流电压(功率)调节在前述的实施例中，电量测量方法可以用于累计和报告消耗或输入的能可选的实施方案是使电量测量数据用作用于调节的输入信息。逐个周期的能量作为控制环路中的规定参数，可以向负载输送或从电源消耗恒定的能量。通过根据保持恒定的电量测量(能量)值，在逐个周期的基础上调节FET的占空比，可以实现该调节。该技术的一个应用将是为实现功率电平控制的目的，将输入能量调节到射频功率放大器。另一个应用将是调节由光电池传输的能量。在前述的实施例中，电量测量方法使用得到的某些电压测量，这些电压测量用于调节控制程序。即，电量测量算法程序重新使用电压调节程序获得的电压测量(例如，图46中检测电阻R1两端上的电压)，并将其存入预定的存储器位置。可选的实施方案是电量测量程序环代替获得该数据，而该调节算法程序则可以使用存储的数据。本发明的一个优点是只能获得数据一次，然后使该数据可以用于其它目的。通过使用程序控制，在每个周期帧中获得关心的数据，并且存储该数据以被其它程序重新使用。电压控制程序(如果其是用于控制给定输出通道的优选方法)，将在电量测量环路中使用所述测量的数据，以如前述控制电压。即，在逐个周期的基础上调节FET的占空比。1.4.5部分SPS恒定能量输出调节模式前述关于本发明应用的描述集中在电压上，控制电压保持在某个S标范围内。搜集和使用电量测量数据的能力使其改为用于直接地控制电源。艮口，电压和电流的组合，而不只是一个或另一个。这对于必须保持功率在目标范围的应用是有益的，例如便携式电话的RF输出，或功率电平的控制町以产生优化的效率，例如太阳电池板阵列。想到本发明在逐个周期的基础上将该信息改进为具有精细的间隔(granularity)和准确度。然后，该信息可以用于管理控制环路。图49表示了典型的便携式电话的更简化的例子。在保持输出小于经销机构的最大值的同时，希望得到最好的性能建议控制指定的功率电平的值为(例如)1W。电源1.4A可以是降压或升压电路布局，并且具体地，功率放大器1.4将具有50%的效率。策略是根据温度、单元到单元的变化(unittouintvariation)来控制电源1.4A的输出，以向功率放大器1.4提供恒定的2W，补偿电压或电流的变化。这个实施例是通过使用开关电源控制器1200以调节电源1.4A来完成的。对于另一个例子，考虑图49A。该系统包括光电池阵列1.4.3，其本质上为大的硅二极管。这些二极管在依赖于温度的电压下产生电流，每一摄氏度影响大约一2.1mV。典型地，将有100个串联的这种二极管，使温度的影响很大。该系统可以任意工作在任何电压/电流组合的范围内，但是只有--种组合产生最大功率，且该特定组合随温度而变化。该最大功率是使V-I特性曲线下的面积最大的组合。重要的是，在优化可选电池的充电接收率和/或调谐输送的电网的最大功率的情况下需要与电源(太阳能电池阵列)输送的功率匹配。确定最优设置点的一项技术是通过开关电源控制器1200对降压转换器1.4.3.1的输出进行小的变化，使用已经讨论过的电量测量方法来检查产生的功率，然后将结果与前面的功率电平比较，并选出最高的功率电平。重复该过程，将阵列保持在其峰值。如同前面，该过程不需要新的硬件。1.4.6部分充电衰减时间的能量推导参考图41，调节控制模块(REG)1204包括电量测量和温度模块600.1。因为调节控制模块(REG)1204从开关电源转换器接收电压和电流反馈信息，其可以计算从电源电池传输到负载的充电电量，该负载由开关电源转换器供电。与仅仅使用当前电池电压估算剩余电池寿命相比，这就提供了对剩余电池寿命更准确的估算。如关于控制处理模块(SYS)1205的进一歩描述，诸如每个开关电源转换器的电感值和电容值的电路参数可以被存储在控制处理模块(SYS)1205中的存储器中。通过根据这些电路参数处理反馈信息，电量测量和温度模块600.1可以确定电池提供的电量。例如，如果来自开关电源转换器的反馈电压测量负载电容器两端上的电压，通过电容器得到的电荷△Q=CXAV其中C是负载电容的电容值，AV是电压反馈采样确定的电压变化，△Q是传输到负载的电荷量。应该理解上述例子只是说明性的，电量测量和温度模块600.1可以以其它方式确定从电源电池传输的电荷量。电量测量和温度模块600.1可以为中央处理模块(SYS)1205存储产生的电荷测量，以通过总线接口525.1进行存取。1.5部分周期性的开关频率调制如部分1丄4所述，并参考图37和图37B，所述的CAM2486.4可以产生表示脉冲上升沿和下降沿的信号，用于来自调节控制模块(REG)指定的多个独立的脉冲通道。每个脉冲通道包括多个脉冲，这些脉冲用于控制相应的外部脉冲宽度调制(PWM)开关电源转换器。在待机工作中，CAM2486.4以计数器的计数，例如，Grey计数器2484.4，的形式接收读取指令，其命令CAM2486.4检查每个b丁能的数据存儲位置，以确定调节控制模块(REG)1204是否已经在与当前计数匹配的给定数据存储位置'与入数据字。在一个实施例中，CAM2486.4已经存储64个数据字。该64个数据字对应于8个脉冲通道，其中每个脉冲通道定义4个脉冲。这些脉冲通道中的7个用于外部PWM开关电源转换器，而第8个脉冲通道用于产生辅助脉冲。对于7个脉冲通道，需要指定56个数据字。剩下的8个数据字对应于辅助信号AUX2446.4的4个辅助脉冲边缘，例如AUX2446.4用于同步外部电路。由于Grey计数器2484.4在整个周期中计数，这使CAM2486.4检查其存储的数据字的任何匹配。Grey计数器2484.4的每个周期定义单个的如图37所示的DPC帧。可以依次看出Grey计数器2484.4的定时控制可能的脉冲上升沿和下降沿的最小距离。例如，假设Grey计数器2484.4为10位计数器，并接收268.4KHz的时钟信号。如果Grey计数器2484.4被配置为在时钟信号的上升沿和下降沿计数，则Grey计数器2484.4将以536.9MHz的速率计数。该产生的DPC帧速率，其等于计数速率除以最大计数，将是524.3KHz(536.9MHzA024)，其中每个DPC帧被分为1024个可能的脉冲上升沿和下降沿单元，其被大约2ns的时间间隔隔开。将每个DPC帧被分为这些可能的上升沿和下降沿单元，为受给定脉冲通道控制的任何PWM开关电源转换器，确定最小的脉冲宽度调制(PWM)的解析度。因此，该Grey计数器2484.4的计数速率确定了最小PWM解析度，如由计数速率的倒数给出。如图37B所示，Grey计数器2484.4的计数速率将最终依赖于来自于DPLL2480.4的DPLL时钟信号PLLCk2460.4。因为DPLL时钟信号PLLCk2460在整个开关电源控制器1200中用于多种目的，例如模数转换器1206需要的相对快速的时钟，频率为536MHz的PLLCK2460.4可以在扩频分频器2482.4中分频，以更低的时钟频率，例如，268MHz为Grey计数器2484.4提供时钟。不考虑Grey计数器2484.4的具体的时钟频率，在Grey计数器2484.4使用的计数速率和位数确定了DPC帧速率和最小的PWM解析度。相对于最小PWM解析度来确定用于多个外部PWM开关电源转换器的脉冲上升沿和下降沿。每个PWM开关电源转换器的FET开关将以DPC帧速率导通和截止。因此，每个PWM开关电源转换器将以DPC帧速率频率产生RF噪声。为了帮助降低该RF开关噪声，如图50所示，扩频分频器2482.4包括分频器200.1和扩频器210.1。分频器200.1从DPLL2480.4接收DPLL时钟信号PLLCK2460.4，并向扩频器210.1提供被分频的时钟信号215.1。扩频器210.1高频振动(dithers)帧速率，从而以扩频的方式扩展RF的开关噪声。通过跳过或"取消"从分频器200.1接收的各种吋钟周期，扩频器210.1可以实现该高频振动。依次地，扩频器210.1将跳过被分频的时钟信号215.1中的时钟周期，以通过向Grey计数器2484.4提供调整的时钟信号220.1为DPC帧速率产生希望数量的高频振动。图50A表示扩频器210.1的一个示例性实施例。分频器300.1和计数器310.1接收被分频的时钟信号215.1。分频器300.1向力卩/减(up/down)计数器330.1提供二次分频时钟信号320.1，加/减计数器330.1依次提供加/减计数335.1以控制多路复用器340.1。多路复用器340.1从计数器310.1产生的计数值345.1中选择位。如被加/减计数335.1所控制的，多路复用器340.1从计数值345.1中或者选择最高有效位，或者选择接着的次最高有效位，以向D型触发器350.1的D输入端提供选择的位355.1，触发器350.1被分频的时钟信号215.1所定时。与非门(NAND)360.1接收选择的位355.1和触发器350.1的Q输出365.1。最后，与门(AND)370.1从与非门360.1接收输出375.1和被分频的时钟信号215.1，并输出被调整的时钟信号220.1。因此，如果与非门NAND的输出375.1值为真，则被调整的时钟信号220.1的周期将对应于被分频的时钟信号215.1的周期，即，没有跳步发生。然而，如果与非门NAND的输出在被分频的时钟信号215.1的给定周期中值为假，则在被分频的时钟信号215.1中该周期将被跳过。应该理解该被跳过的周期数，以及因此的扩频数依赖于计数器310.1和加/减计数器330.1的大小和分频器300.1提供的分频数。例如，假设被分频的时钟信号为268MHz，分频器300.1被1024除，加/减计数器330.1为3位计数器，而计数器310.1位15位计数器(相应于前述的2mPWM解析度)。因此二次分频的时钟信号320.1根据DPC帧速率循环。最初，加/减计数器将为0值，以使多路复用器340.1在计数值345.1中选择最高有效位。当加/减计数器335.1计数值递增时，多路复用器340.1然后选择下一个最高有效位，等等。其遵循下面的脉冲跳步方案在32帧中1个脉冲被跳过(在32帧的持续时间内)在16帧中1个脉冲被跳过(在下一个16帧的时间内)在8帧屮1个脉冲被跳过(在下一个8帧的时间内)在4帧中1个脉冲被跳过(在下一个4帧的时间内)在2帧中1个脉冲被跳过(在下..个2帧的吋间内)在1帧中2个脉冲被跳过(在下一帧的时间内)在1帧中4个脉冲被跳过(在下一帧的时间内)在1帧中2个脉冲被跳过(在下一帧的时间内)在2帧中1个脉冲被跳过(在下一个2帧的时间内)在4帧中1个脉冲被跳过(在下一个4帧的时间内)在8帧中1个脉冲被跳过(在下一个8帧的时间内)在16帧中1个脉冲被跳过(在下一个16帧的时间内)在32帧中1个脉冲被跳过(在32帧的时间内)因此将重复整个脉冲跳歩方案。结果，DPC帧速率将以非线性的方式变化。应该理解使用扩频器210.1的可选的实施例，可以实现多个其它的脉冲跳步方案。例如，DPC帧速率可以以线性的方式变化。1.6部分PS/PM/故障管理集成一参考数据表公开的内容1.6.1部分SPS中的负载卸载中央处理模块(SYS)1205可以被主处理机利用多个开关电源转换器的工作参数和电路布局在开关电源控制器1200的控制下来初始化。这些工作参数可以包括工作阔值，以当不满足相应的阈值时，中央处理模块(SYS)1205将停止给定开关电源控制器的工作。这些工作阈值可以包括给定开关电源转换器需要的最小电源电压，或保留在用于为开关电源转换器供电的电池或电池组中的最小电荷量。屮央处理模块(SYS)1205屮的微处理器内核400.1(图56)监视这些工作阈值并相应地进行响应。例如，微处理器内核400.1周期地接收中断，以更新电源为各种开关电源转换器供电吋的电量测量和电池温度读数，其中开关电源转换器处于开关电源控制器1200的控制下。结合这些电量测量的更新，微处理器内核400.1可以检查保留在电池或电池组中的电荷量是否足以维持各fi的电源，直到下一个检杳间隔。结合这些电量测量的更新，微处理器内核400.1也可以检查相关的电源电压是否满足用于各种开关电源转换器的最小电压。如果剩余的电荷量或电源电压不满足用于给定开关电源转换器的规定的最小伹，则微处理器内核400.1使用配置的确定性算法和指令调节控制模块(REG)1204，以停止适当的开关电源转换器的丄作。同吋，微处理器内核400.1通知主处理机(未示出)该特定的开关电源转换器止被降低(broughtdown)。在这种方式中，相对于由负载供电的开关电源转换器被降低，就完成了"负载卸载"。应该理解这种负载卸载方式与传统方法相比是有效的，在传统方法中使用主处理机以监视各个开关电源转换器，并直接命令他们关掉开关电源转换器将导致超过丄作阈值，这是因为典型地在响应检查丄作阈值的中断信号时，主处理机将比微处理器内核400.1要求多得多的功率。1.6.2部分SPS中的功率循环当图53所示的主机监视器计时器1.1期满时，复位信号/指令被发送到主处理器(未示出)。然而，在诸如锁定的某些故障情况下，主处理器将不能响应复位状态通知或实际的复位信号要求。相反的，锁定的主处理机将继续取出电流，直到其电源被耗尽或被切断。假设其晶体管没有被该锁定状态损坏，则主处理机可以被然后被复位。中央处理模块(SYS)1205具有向这种故障提供智能响应的能力。一旦主机监视器期满，则主机或者被实际的复位要求通知，或者被复位状态通知来通知(通过中断和指令响应)。然后中央处理模块重新开始主机监视器，如果在可配置数量的监视器期满时间内，主机不试图启动(起动)监视器，则与主机相关联的电源(可配置)在可配置的持续时间内被循环地关闭和重新启动。例如，主机CPU存储器可能需要某个电压电平，另一个电压用于输入/输出电路，其它电平用于CPU自身，其巾每个电压电平由处于开关电源控制器1200控制下的开关电源转换器设置。存储在非易失性存储器屮的是用于主机CPU的开关电源转换器的正确的电源序列，用于加电顺序和掉电顺序。在完成掉电程序后，中央处理模块(SYS)1205可以接着通过适当地排序涉及的电源转换器，而给主机CPU加电。当图53所示的8051监视器计时器5.1期满时，可以向内部微处理器(未示出)发送复位信号，产生内部微处理器的热启动。该复位可能不会使电源的调节被中断，相反地只是重新启动内部微处理器。此外，可以有状态位，其表示发生的监视器事件，当重新启动时由内部微处理器读取，以允许其确定启动的原因。1.6.3部分SPS中的复原状态如相对于图53所示的监视器控制器1213所述，如果主机监视器计吋器1.1终止，则开关电源控制器1200可以通过置位复位信号来复位主机CPU(未小出)。由于中央处理模块(SYS)1205提供的智能控制，复位可以被置位，直到满足某些条件。例如，调节控制模块(REG)1204可以向中央处理模块(SYS)1205发信号，通知其某些开关电源转换器在产生希望工作范围之外的电压电平。例如，向主机CPU的存储器供电的丌关电源的输出电压可能在范围之外，使主机不提供适当的复位指令/信号。在这种情况下，中央处理模块(SYS)1205可能继续置位该复位信号，直到影响主机CPU工作的所有电源提供要求的工作范围内的电压。1.6.4部分和x.3，SPS中的监视器结构和监视器计时器因为开关电源控制器1200可以向包含主机CPU的设备供电，例如个人数字助理(PDA)，监视器控制器模块1213(图12)可以向主机CPU提供监视器特性。在CPU上运行的操作系统的共同问题是相互冲突的程序指令、无效的存储器存取请求、以及相关问题导致的"锁定"状态。从这些问题中恢复可能需要延长的未知的时间量，或者可能不会恢复。因此，监视器计吋器包括数字计数器，其从预定的开始数字递减计数到0，其通常在CPU中实现以避免锁定。在正常的工作中，CPU将周期地命令监视器复位计数器，以避免计时器终止。然而，在锁定状态中，该CPU将不命令监视器以复位计数器，因此计时器期满。作为响应，然后可以启动复位操作以消除锁定状态。因为开关电源控制器1200包括巾央处理器模块(SYS)1205，而监视器控制器模块1213包括图53所示的两种监视器计时器用于外部主机CPU的主机监视器计时器1.1，和用于内部微处理器的8051监视器计时器5.i。如果主机监视器计时器1.1期满，则监视器控制器1213通过中断通知中央处理器模块(SYS)1205。响应于该中断，中央处理器模块(SYS)1205或者置位到主机的复位信号，或者置位到主机的中断线，如配置参数所示。如果8051监视器计时器1.1期满，则监视器控制器1213将置位到中央处理器模块(SYS)1205的复位线。这触发内部微处理器的热启动。监视器控制器1213可以具有两个工作模式正常模式和省电模式。在正常模式屮，监视器计时器1.1和8051监视器计时器5.1都在工作。在省电模式中，要求主微处理器在发送省电指令前停止主机监视器的工作，除非在主机和SPS之间没有通信链路，在其上监视器控制器1213将根据配置参数指定自动主机监视器启动/禁与主机关联的电源的应用或移除。每个监视器计时器1.1和5.1可以与用于复位计时器的自己的通话寄存器关联。为复位指定的监视器，中央处理器模块(SYS)1205向各自的通话寄存器写入预定的代码字和该代码字的逆。向通话寄存器的错误写入不会复位关联的监视器计时器，并且产生一中断信号到中央处理器模块(SYS)1205。此外，主机监视器计时器1.1可能根据从主微处理器接收的双态二进制信号复位其计数器。该信号被中央处理器模块(SYS)1205处理，中央处理器模块(SYS)1205依次复位监视器。然而，使用启动(kick)监视器指令的复位是更安全的，并目.对主微处理器的失控状态更不敏感。为了向主处理器提供更大的控制灵活性，可以根据存储在相关的配置寄存器(未示出)中的数据，启动主机监视器计时器1.1和8051监视器计时器5.1。通过向这些寄存器中写入，可以配置各个监视器计数器超时期间的持续时间。例如，该配置可以是15位，以使主机监视器提供lms到32s的时间范围，而6位可被用于使8051监视器提供100ms到3.2s的吋间范围。如果给定监视器计时器没有被激活，则监视器计时器将不会启动直到其配置寄存器被重启。为了防止8051监视器配置寄存器的错误存取，在复位操作后可以只向该寄存器写入一次(直到接着的复位操作，因此配置寄存器可以被重启)。主机监视器寄存器可以没有这种限制。如上所述，如果主机监视器计时器1.1期满，则主机监视器可以向中央处理器模块(SYS)1205发送屮断信号。监视器屮断状态寄存器15.1也可以存储1位，以指示任何一个监视器的通话寄存器被写入错误的代码字，可能发信号通知无效的存储器存取。监视器中断屏蔽寄存器15.1(为说明清楚，在图53中与监视器中断状态寄存器一同表示)可以存储指示主机监视器计时器是否已经被屏蔽的位。在该方式中，中央处理器模块(SYS)1205可以防止监视器控制器1213在系统关键时期产生中断。此外，监视器中断屏蔽寄存器15.1可以存储一位，以指示来自于写入到主机监视器1.1的服务寄存器的错误代码字是否导致中断，是否应该被屏蔽。1.6.5部分可编程复位和监视器功能如关于图53的监视器控制器1213所述，如果主机监视器计时器1.1终止，开关电源控制器1200可以通过置位复位信号来复位主微处理器(未示出)。由丁中央处理器模块(SYS)1205提供的智能控制，该复位可以被置位直到满足一定的条件。例如，调节控制模块(REG)1204可以向中央处理器模块(SYS)1205发送信号通知某些开关电源转换器在产生希望工作范围之外的电压电平。例如向主微处理器的存储器供电的开关电源的输出电源可能处于范围之外。在这种情况下，中央处理器模块(SYS)1205可能继续置位复位信号，直到影响主微处理器工作的所有电源提供耍求的工作范围之内的电压。--旦满足所有条件，则中央处理器模块(SYS)1205允许该复位被去置位(de-asserted)。然而，即使所有电源都正确地工作，主机设备可能仍不能稳定地完全地证明释放复位指令的合理性。因此，在满足所有条件后，复位指令的持续时间可以被编程。该持续时间可以由中央处理器模块(SYS)1205存储以由用户编程。1.6.6部分与SPS结合的阻性数字化仪在本发明的一个实施例中，四重斜率模数转换器1211a测量两片电阻材料之间的接触点。适于实现本发明的触摸屏在商业上可以从生产商得到，例如3M。图18B是四触点(fourcontact)触摸屏18.8的高度简化的例图，其具有第一薄片18.81和第二薄片18.82。为便于说明，表示这些薄片有相对偏移，但是正常使用中当然是对齐的。每个薄片具有均匀的片电阻，以使沿每个薄片表面的实际接触点可以由该点的端到端电阻(endtoendresistance)的比例来表示。使用薄片18.82并向TOP18.83禾t!BOT18.84端施加电位，这允许使用另一个薄片作为接触薄片，在Y方向上测定接触点。向LFT18.85和RHT18.86端施加电位并作为感应薄片使用薄片18.81，这允许使用薄片18.82作为接触薄片，在X方向上测定接触点。因此在每种情况下，向两个薄片之一的两段施加电压(例如，18.81或18.82，"感应薄片")，而该薄片与QSADC1211a电隔离，并同时由另-一个薄片(即，18.82或18.81，"感应薄片")上的接触点出现的电压进行ADC转换。向X坐标薄片18.81的LFT18.85端和RHT18.86端施加电压，则可以在Y坐标薄片18.82的TOP18.83端和BOT18.84端读出施加的电压比例。读出的电压大小表示两个薄片之间接触点的实际水平位置。类似地，如果向Y坐标薄片18.82的TOP18.83端和BOT18.84端施加电压，则在X坐标薄片18.81的LFT18.85端或RHT18.86端读出的施加的电压比例表示两个薄片之间接触点的实际垂直位置。在另一个实施例中，一个阻性薄片用于两个X和Y感应，而另一个薄片用于向QSADC传递成比例的电压。图18C表示五触点触摸屏的高度简化的图例，其包括感应薄片18.93和接触薄片18.92。接触前面的薄片18.92使18.92和18.93互相接触。如上所述，为便于说明，这些薄片被表示为互相偏移。在该实施例中，使用5个连接，电压施加在薄片18.91的LFT18.94端和RHF18.95端之间，然后在接触薄片18.92的18.96端读出的电压比例与两个薄片之间的接触点的实际水平位置成比例。类似地，电压施加在薄片18.93的TOP18.97端和BOT18.98端之间，在接触薄片18.92的18.96端读出的电压比例表示两个薄片之间的接触点的实际垂直位置。四重斜率模数转换器(QSADC)模块121la(图17)包括常规低功率混合信号电路，该电路具有模拟和数字输入和输出信号，这些信号包括模拟和数字电源和地参考电压。QSADC模块1211a测量并以8位的解析度数字化两个分离的外部端口相对与电压参考VRFEH的电压。在一个实施例中，QSADC模块1211a的转换速率为大约300sps(每秒采样数)。图16是说明四重斜率(即，双重转换)模数转换器(ADC)工作的时序图，该工作在QSADC模块1211a中进行。时间间隔1601和1602(即，"测量周期"PMA和PMB)是相等的固定的持续时间，其对应于参考计时器或计数器的256次计数。在时间段1601和1602期间，信号跟踪段的正斜率1603和1604达到电压Vy和Vx，加上小的初始电压，其表示在时间周期1601和1601期间QSADC模块121la测量的接触薄片上的信号积累。在时间间隔1605和1606期间("转换周期"，PCA禾nPCB)，信号跟踪段1607和1608具有相同的负斜率，当电压从电压Vy和Vx下降到0时对其跟踪。在这些转换周期中(PCA和PCB)，数据计数表示分别从接触薄片18.82和18.81测量的电压的直接模数转换。当转换周期完成时，产生转换结束(EOC)脉冲(例如，在时间ti和t2)，以发信号表示每个模数转换的结束，并复位和归零QSADC模块1211a屮模拟电路的偏差，以为下一个转换作准备。图17是表示在.个实施例中QSADC模1央1211a的接口信号的方块图。如图17所示，QSADC模块1211a包括(a)模拟I/0接口(AIO)1701，数字接口(DI)1702，以及电源接口1703。模拟I/0接口(AIO)包括模拟双向测量端1701a和1701b(即，TOP端和BOT端)，模拟双向测量端1701c和簡d(即，RHT端和LFT端)，模拟参考电容端口1704a和1704b(分别是PR1和PR2)，用于MID输入的模拟双向测量端1701f，以及参考电压信号1701e(即，参考电压VREFH)。模拟I/0接口1701以两种模式工作。在第一种模式("主要模式")中，端口(例如，端口X和端口Y)用这里描述的技术测量电压。端口X包括开关AO、Al、A2以及A3(图18A)。端口Y包括开关BO、Bl、B2以及B3(图18A)。在第二种模式("休眠模式")中，端口X和Y被配置为检测它们之间的电连续性。端口X和端口Y之间的连续性的确定表示与与触摸屏的连接，其使模拟I/O接口1701进入主要模式。数字接口1702包括分别用于显示端口X和Y转换的数字结果的8位输出总线1702a(DOUTX[7:0])和1702b(DOUTY[7:0])，完成或"DONE"信号1702c，连续性检测或"CONT"信号1702d，开始转换或复位"START/RSTN"信号1702e，频率为128KHz占空比为50%的参考时钟信号("CLK")1702f，以及模式选择信号SEL1702g。START/RSTN是用于启动模数转换程序的起始控制管脚。当START/RSTN管脚变为高(HTGH)时，程序开始，后续的转换将不被启动，直到START/RSTN管脚切换为低(LOW)接着又为高(HIGH)。当START/RSTN保持为LOW时，模块屮所有必要的电路被保持在低功率复位状态。信号SEL1702g被从触摸屏接口1211接收，并被用于控制ADC的转换模式。当SEL1702g端口为LOW吋，MID端口不用于ADC测量。艮卩，使用为X-Y位置测量安排的4个终端，如图18C所示。当SEL1702g端口被保持为HIGH时，MID端口用于测量X和Y端口的输入电压。目卩，使用为X-Y位置测量安排的5个终端，如图18C所示。当端口X和Y的数字转换完成时，1702c端的DONE信号被置位，以发信号通知可以从输出总线1702a和1702b(即，DOUTX和DOUTY总线)读出结果。该CONT信号表示端口X和Y之间检测的连续性。电源接口1703包括模拟电源和地参考信号1703a和1703b(即，分别为模拟电源和地参考信号AVD和AVS)，以及数字电源和地参考信号1703c和1703d(即，分别为数字电源和地参考信号VDD和VSS)。图18和图18A表示根据本发明的QSADC模块1211a的一个实施方案。图18是QSADC模块121ia的俯视方块图，包括.*模拟(ANLG)模块1801，数字控制器(CNTRL)模块1802，可预先调整的递增/递减计数器模块1803，8输入与非门NAND1806，以及8位寄存器1804和1805(即，分别为寄存器REGX禾口REGY)。表2.6提供图18所示信号的简单的描述性概括表1.6.6a<table>tableseeoriginaldocumentpage139</column></row><table><table>tableseeoriginaldocumentpage140</column></row><table>图18A表示图18中ANLG1801的一种实施方案，其包括运算放大器1851和模拟比较器1852，除此MOS传输门1853a到1853p之外，还包括反相器1854，与门1856，数字控制模块(DCNTL)1855，以及电平偏移器1856。运算放大器1851和模拟比较器1852的共模范围为全电压范围(miltorail)(即，0至ij3.3V)。DCNTL块1855产生控制MOS传输门1853a到1853p所需要的控制信号。为方便起见，MOS传输门1853a到1853p被称为"开关"，并且每个开关由其控制输入信号指定(即，A0-A3，B0-B3，MEAS，SLP，EOC，SEL，CONV，以及CON2)。最初，QSADC模块1211a处于休眠模式，其中检査电连续性。图510表示4终端装置。开关1853b、1853c、1853h、1853i、1853n、18531，以及1853f(即，信号A0、A2、Bl、B2、MEAS以及SLP)闭合，而所有的其它丌关打开。当在两个薄片之间没有电连续性时，运算放大器1851和模拟比较器]582的输出电压、以及DOUT信号都为低。图51P表示5终端装置。开关1853p、1853i、1853n、18531以及1853f(即，信号B1、B2、SEL、MEAS以及SLP)闭合，而所有的其它开关打开。当在两个薄片之间没有电连续性时，运算放大器1851和模拟比较器1582的输出电压、以及DOUT信号都为低。当在端口Y和X之间建立电连续性时，开关1853n的输出端(即，运算放大器1851的非倒相输入端)被提升到高电压，以使模拟比较器1582的输出端为高电压。模拟比较器1852的输出端为模拟模块1801(图18)的"DOUT"端，该端被连接到数字控制模块1802的"DIN"端。响应于模拟模块1801输出端的高电压，该CONT端(即，图17中的1702d端)被激励到高电压，导致QSADC模块1211a退出休眠模式并进入主要模式。在主要模式中(当CONT信号为高电压时进入)，当从触摸屏接口1211接收1702e端的有效ATART/RSTN信号时，数字控制模块1802开始通过预先设置递加/递减计数器1803为十六进制FF(即，FFh)来测量端口Y处的电压的周期，从而复位CONT信号，并且开始测量和转换程序。此后，1702f端的CLK信号的每个上升沿递减该递增/递减计数器1803，直到计数值达到0(总共256个计数)，其被与非门1806解码，以激活在数字控制模块1802中接收的ZERO信号。下面结合图51F到图510描述模拟电路1801的工作。为便于说明，在图上显示的暗线表示传输门的传导路径。图51F示出了测量初始状态。在测量周期之前的QSADC1211a的初始状态中，CNTRL电路1802驱动EOC为高(HIGH)和MEAS为低(LOW)，因此置位来自反相器1854的CONV。开关1853e将放大器1851的非反相输入连接到VREFL。放大器1851被连接到放大器1852的非反相输入，放大器〗852将其反相输入永久地连接到VREFL。放大器1852的输出被连接到放大器1851的反相输入，从而完成跨越两个放大器的负反馈环路。通过放大器1852的非反相输入进行驱动，放大器1851使其反相输入为与VRFEL相同的电位(其非反相输入的电流值)，加上任何输入偏差。通过放大器1851的反相输入进行驱动，放大器1852使其非反相输入为弓VRFEL相同的电位(其反相输入的值)加上任何输入偏差。放大器1851的输出将为VRFEL减去放人器1852的偏差。丙此电容器1860将有加在其卜.的两个放火器的偏差的差值，有效地使电路的偏差归零。这就是在每次转换的结尾电路将回到的状态。注意该配置对于四触点和5触点连接装置(即，图18A和图18B)都是相同的。参考图51G，为读取与Y坐标薄片(在四触点实施方案中的18.82)接触的位置的转换，该位置将VREFH连接到Y坐标薄片的TOP(18.83)，并将VREFH连接到Y坐标薄片的BOT(18.84)。该SEL信号为低LOW。在与X坐标薄片接触的点处，产生与接触点的Y坐标成比例的电压。该电压被施加到放大器1851的非反相输入端。希望放大器1851具有高输入阻抗，以提供确定接触点时具有好的准确性。放大器1851由场效应晶体管构成，该场效应晶体管需要非常小的偏置电流，以使X坐标薄片1881的阻抗不会提供显著的误差。放大器1851通过电容器1860驱动器反相输入为其非反相输入的电位。这使其输出最初等于其非反相输入端的电压。放大器1852输出的信号DOUT的电平变为高状态，这是因为被放大器1851驱动的其非反相输入将大于连接到VREFL的反相输入。信号DOUT保持为高，直到PCA周期(图16)的结尾。放大器1851的反相输入端的电压将出现在电阻器1857上，直到PMA周期完成。这使得与Y坐标薄片18.82的接触位置成比例电流流入电容器1860。放大器1851的输出必定上升以保持其反相输入与非反相输入具有相同的电位。在PMA时间的结尾，电容器1860具有与Y坐标薄片18.82的接触位置和PMA阶段的时间长度成比例的电荷。当在数字控制器模块1802中接收到有效的ZERO信号时，QSADC模块1211a转换到端口X的电压的转换周期(PCA)。在转换周期的开始，递加/递减计数器1803转换到计数递增模式(注意计数器的值巳经为O)。DOUT管脚(即，模拟比较器1852的输出端)返回到低电压所需要的计数增加数直接与在端口Y测量的电压与参考电压VREFH的比成比例。通过设置图51H所示的开关位置来完成转换。放大器1851的非反相输入被通过开关1853e连接到VREFL。放大器1851将通过电容器1860驱动器其反相输入端为VREFL。这使VREFL被施加到电阻器1857的一端，通过开关1853K将VREFH施加到电阻器的另-一端。这就使与电阻器1857两端的VREFL减VREFH成比例的电流流出电容器1860。应该注意如果接触点位于连接到VREFH的薄片末端，在PCA阶段流过的电流与在PMA阶段流过的电流具有相同的大小(但符号相反)。在这个意义上，接触点更接近连接到VREFL的末端，则PMA电流将成比例地更小。放大器1851的输出将负向地上升以保持其反相输入具有与非反相输入相同的电位。当放大器1851的输出低于VREFL吋，即放大器1852的反相输入端的电位在此吋DOUT降到低的状态时，该PCA阶段结束。该DOUT的转变标记该PCA的结束。PCA阶段的时间长度除以前面状态的时间长度的比值将与接触点成比例。当时间相等时(即，比值为1)，接触点位于薄片的VREFH端。如果该比值为二分之一，则接触点位于薄片VREFH端和VREFL端的中间。如果该比值为O(PCA阶段的时间为O)，则接触点位于薄片的VREFL端。在己经识别PCB阶段结尾后，数字控制器模块1802向寄存器1805(REGY)传输递增/递减计数器1803中的计数值，该计数值表示端口X处电压的数字值，且电路再次进入测量启动状态以为下一次测量作准备。类似地，参考图511，为读取与X坐标薄片(在四触点实施方案中的18.81)接触的位置的转换，该位置将VREFH连接到X坐标薄片的RHT(18.86)，并将VREFH连接到X坐标薄片的LFT(18.85)。SEL信号为低LOW。在与Y坐标薄片接触的点处，产生与接触点的X坐标成比例的电压。该电压被施加到放大器1851的非反相输入。放大器1851和1852的操作与前面对于PMA阶段Y坐标的描述相同。在PMB时间的结尾，电容器1860具有与X坐标薄片18.82的接触位置和PMA阶段的时间长度成比例的电荷。类似地，通过设置图51J所示的开关位置来完成转换。放大器1851的非反相输入被通过开关1853e连接到VREFL。放大器1851和1852的操作与前面对于PMA阶段在Y方向的描述相同。在已经识别PCB阶段的结尾后，数字控制器模块1802向寄存器1804(REGX)传输递增/递减计数器1803中的计数值，该计数值表示端口Y处电压的数字值，且电路再次进入测量启动状态以为下一次测量作准备。类似地，参考图51K,为读取与X-Y坐标薄片(在五触点实施方案中的)接触的垂直位置的转换，该位置将VREFH连接到X-Y坐标薄片18.93的TOP(18.87)，并将VREFH连接到X-Y坐标薄片(18.93)的BOT(18.84)。注意SEL信号为高HIGH。在与接触薄片18.92接触的点处，产生与接触点的Y坐标成比例的电压。通过开关SEL1853p和MEAS1853n，电压被施加到放大器1851的非反相输入，其中触点MID被连接到接触薄片18.92的接头18.96。放大器1851和1852的操作与前面对于PMA阶段Y坐标的描述相同。在PMA时间的结尾，电容器1860具有与Y坐标薄片18.83的接触位置和PMB阶段的吋间长度成比例的电荷。类似地，通过设置图51L所示的开关位置来完成转换。注意SEL现在为低LOW。放大器1851的非反相输入被通过开关1853e连接到VREFL。放大器1851和1852的操作与前面对于PCA阶段Y坐标的描述相同。在识别PCA阶段的结尾后，数字控制器模块1802向寄存器1805(REGY)传输递增/递减计数器1803中的计数值，该计数值表示在MID端口处电压的数字值，然后电路再次进入测量启动状态以为下一次测量作准备。参考图51M，为读取与X-Y坐标薄片(在五触点实施方案中的)水平接触位置的转换，该位置将VREFH连接到X-Y坐标薄片的LHT(18.94)，并将VREFH连接到X-Y坐标薄片的RHT(18.95)。注意SEL信号为高HIGH。在与接触薄片18.92接触的点处，产生与接触点的X坐标成比例的电压。通过开关SEL1853p和MEAS1853n，该电压被施加到放大器1851的非反相输入，其中触点MID被连接到接触薄片18.92的接头18.96。放大器1851和1852的操作与前面对于PMA阶段Y坐标的描述相同。在PMA时间的结尾，电容器i860具有与X坐标薄片的接触位置和PMB阶段的时间长度成比例的电荷。类似地，通过设置图51N所示的开关位置来完成转换。信号SEL现在为低LOW。放大器1851的非反相输入通过开关1853e被连接到VREFL。放大器1851和1852的操作与前而对于PCA阶段Y坐标的描述相同。在识别到PCB阶段结尾后，数字控制器模块1802向寄存器1804(REGX)传输递增/递减计数器1803屮的计数值，该计数值表示在MID端口处电压的数字值，并且电路再次进入测量启动状态以为下一次测量作准备。图51是农示在另.个实施方案中QSADC模块1211b的接口信弓的方块图。图51的实施方案类似于图17的实施方案，因此将不会重复对类似特征的讨论。表1提供了图51所示信号的简单描述性概括。图51的实施方案包括与数据接口1702(图17)不同的数字接口1902.4。特别地，数字接口1902.4包括一个8位输出总线1902a.4(标记为DOUT[7:0])，和选择信号1902b.4(标记为SEL)，不同于图17所述的输出总线1702a和1702b。输出总线1902a.4提供端口A或端口B相对于电压参考VREF的电压进行模数转换(ADC)过程的结果。选择信号1902b.4是输出选择信号，其选择在DONE信号被置位后是否给出来自端口A或端口B的结果。例如，如果SEL1902b.4为逻辑低LOW电平，则在输出总线1902a.4上出现端口A处电压的ADC结果。另一方面，如果SEL1902b.4为逻辑高HIGH电平，则在输出总线1902a.4上提供端口B处电压的ADC结果。表1信号/管脚描述<table>tableseeoriginaldocumentpage145</column></row><table>图51A和图51B表示根据本发明的QSADC模块1211b的另一个实施方案。图51和图51B类似于图18和图18A，并且以类似的方式工作，因此，特别地将仅指出实施例之间的基本的操作差异。图51A是QSADC模块1211b的俯视方块图，包括模拟模块2001.4，数字控制器模块2002.4，可预先调整的递增/递减计数器模块2003.4，寄存器2004.4和2005.4，与非门2006.4，以及多路复用器2007.4。图51A不同于图18，主要由于图51A中选择信号1902b.4(标记为SEL)的加入。选择信号1902b.4使用多路复用器2007.4以选择存储在寄存器2004.4或寄存器2005.4中的数据，并在输出总线1902a.4(DOUT[7:0])上提供该数据。例如，端口A和端口B处电压的数据转换结果被分别存储在寄存器2004.4和寄存器2005.4中。如果SEL1902b.4为逻辑低电平，通过多路复用器2007.4在输出总线1902a.4上提供端口A的转换结果(存储在寄存器2004.4中)。如果SEL1902b.4为逻辑高电平，则通过多路复用器2007.4在输出总线1902a.4(DOUT[7:0])上提供端口B的转换结果(存储在寄存器2005.4中)。图51B表示图51A的模拟模块2001.4的实施方案。类似于图18A所示的实施方案的操作，因此，除了指出一般的差异外不再重复讨论。如图51B所示，模拟模块2001.4包括数字控制模块(DCNTL)2020.4和电平偏移电路2022.4。最初，QSADC模块1211b处于休眠模式，但是检查端口A(AMAX和AMIN)和端口B(BMAX和BMIN)之间的电连续性，具有处于逻辑高状态的休眠控制信号(SLP)，掉电信号(PDON)处于逻辑低状态，而运算放大器1851和模拟比较器1852掉电以保持能量。在该操作模式巾，开关1853c、1853b、1853h、1853i、18531，1853n以及1853f(即，信号A0、A2、Bl、B2、MEAS以及SLP)闭合，而所有的其它开关被打开。当在端口Y和X之间没有电连续性时，连续性输出(CONT)信号处于逻辑低电平。当建立了电连续性吋，到电平偏移器2022.4的输入被升到高电压(即，达到电压参考的电压电平)，以及连续性输出信号转换为逻辑高电平。由数字控制器模块2002.4中的触发器(未示出)来检测连续性输出信号上的逻辑高电平，使数字控制器模块2002.4置位CONT端上的逻辑高信号。然后QSADC模块121lb退出休眠模式，并继续为工作的放大器1851和模拟比较器1852加电，以启动土要操作模式(如上述讨论)。在丄要模式期间，与数字控制器模块2002.4屮的连续性检查关联的电路可能被禁止。图51C说明表示用于另一个实施方案的示例性接口信号的方块图。该方块图说明密封QSADC1211a的数字逻辑封装混合信号宏(也被称为触摸屏接口或TSI)。该封装提供到中央处理模块(SYS)1205中的8051微控制器的接口，用于从QSADC1211a读出触摸屏坐标数据。如下面进一步的详细描述，该封装包括数据、控制以及状态寄存器，通过提供具体位置内的必要信息，其使软件驱动器更有效地工作。封装内的内部状态机将管理QSADC1211a的工作和与触摸屏接口1211的相互作用。触摸屏接口1211使用3个接口AIO1701、电源接口(PSI)1703以及DI1702。AIO1701和电源接口1703如同上述，而DI1702也包括中央处理模块(SYS)1205控制QSADC1211a的操作和存取采样的数据所需要的信号。这些信号包括SYS—CLK信号5002.4，TS—SFR—REG_EN信号5010.4，SFR—ADDR[7:0]信号5012.4，SFR—DATA—OUT[7:0]信号5014.4，SFR—WR_N信号5016.4，SFR—RD—N信号5018.4，TS—SFR—DATA—IN[7:0]信号5042.4，TS—MEMREG—EN信号5020.4，MEM_ADDR[2:0]信号5022.4，MEM—DATA—OUT[7:0]信号5024.4，MEM—WR—N信号5026.4,MEM—RD—N信号5028.4，TS—MEM—DATAJN[7:0]信号5040.4，TSJNT信弓.5044,4，以及QSADC—CLK信号5004.4。RSTN信号5000.4为用于启动TSI内部逻辑的小片级(chiplevel)复位。SYS—CLK信号5002.4为用于同步TSI内部逻辑到中央处理模块(SYS)1205的时钟。QSADC—CLK信号5004.4为用于控制触摸屏接口1211状态机和QSADC1211a的时钟。TS—S.FR_REG—EN信号5010.4表示SFR总线上的触摸屏接口1211寄存器将被存取，触摸屏接口1211寄存器为屮央处理模块(SYS)1205的组件。如这里其它地方的描述，SFR总线启动对非存储器映射的寄存器的存取。SFR一ADDR[7:0]信号5012.4是从8051接收的地址，其用于访问多个SFR寄存器中的一个。SFR—DATA—OUT[7:0]信号5014.4包括将被写入到寄存器中的数据(即，控制字)。SFI^WR—N信号5016.4被用于与TS一SFR一REG一EN信号5010.4—同用于写TS—SFR_DATA—IN[7:0]信号5042.4到由SFR—ADDR[7:0]信号5012.4寻址的多个寄存器中的一个。SFR—RD—N信号5018.4被用于与TS一SFR—REG一EN信号5010.4—同用于读出由SFR—ADDR[7:0]信号5012.4寻址的多个寄存器中的一个读出的SFR—DATA—OUT[7:0]信号5014.4。TS—SFR_DATAJN[7:O]信号5042.4包含将从多个寄存器读出的数据(即，数据/状态字)。TS—MEM一REG—EN信号5020.4表示存储器映射I/O(MMIO)总线上的TSI寄存器将被存取，TSI寄存器为中央处理模块(SYS)1205的组件。MEM—ADDR[2:0]信号5022.4是来自于8051的地址，其被用于访问多个MMIO寄存器中的一个。该地址总线是8051上16位MEM—ADDR[2:0]信号5022.4的部分解码(具体地为位[2:0])。所有MMIO寄存器事务处理受TS—MEM—REG一EN信号5020.4的限制。使用部分解码减小了路由拥塞的可能和消除了对全解码的需要。MEM—DATA—OUT[7:0]信号5024.4包括将被写入多个寄存器的数据(即，控制字)。MEM—WR—N信号5026.4被用于与TS_MEM—REG—EN信号5020.4—同向由MEM—ADDR[2:0]信号5022.4寻址的多个寄存器中的一个写入TS—MEM—DATAJN[7:0]信号5040.4。MEM—RD—N信号5028.4被用于与TS一MEM一REG一EN信号5020.4—同从由MEM—ADDR[2:0]信号5022.4寻址的多个寄存器中的一个读出MEM—DATA—OUT[7:0]信号5024.4。TS—MEM一DATA—IN[7:0]信号5040.4包括将被从多个寄存器读出的数据(即，数据/状态字)。TSJNT信号5044.4是发送到包含在中央处理模块(SYS)1205中的8051的中断线，以表示(X,Y)坐标对已经被QSADC1211a转换为数字值，并准备被使用。8051将该线路作为边缘感测(edgesensitive)中断处理，该线性保持为高直到8051将其清除。<table>tableseeoriginaldocumentpage148</column></row><table><table>tableseeoriginaldocumentpage149</column></row><table>图51D表示实现对TSI诊断的流程图，而图51E表示相应于该TSI的功能性方块图。在图51E中，除了QSADC1211a之外，示出了各种寄存器，包括TSI一CTRL[7:0]寄存器5062.4，SMP一DELAY[7:0]寄存器5060.4，INT_STAT[7:0]寄存器5064.4，X_DATA[7:0]寄存器5066.4，以及Y一DATA[7:0]寄存器5068.4。具体地，TSI—CTRL[7:0]寄存器5062.4控制触摸屏接口1211和QSADC1211a的工作。TSI_CTRL[7:0]5062.4的第0位激活或禁止TSI。如果该寄存器位为"0"，则内部状态机(FSM)5070.4处于空闲状态，而QSADC1211a处于低功率模式。如果该寄存器位为"1"，则当内部状态机一检测到触摸屏上的活动就开始搜集采样。TSI_CTRL[7:0]5062.4的第1位表示与PowerMeister连接的触摸屏的类型(例如，4针或5针)。SMP一DELAY[7:0]寄存器5060.4控制采样之间的时间。例如，给定262.144KHz时钟，QSADC1211a能够每3.9ms搜集一对(X,Y)坐标采样。然而，该速率对于某些将要处理的操作系统可能太快，因此SMP_DELAY[7:0]寄存器5060.4使TSI从Oms到6.4ms变化连续采样之间的等待时间。最大的采样搜集速率将分为为3.9ms到10.3ms。INT一STAT[7:0]寄存器5064.4为中断状态寄存器。当检测到中断时，TSI—INT信号5044.4被保持为高，直到8051清除该具体的中断。DIAG—CTRL[7:0]寄存器(未示出)控制诊断逻辑，并通过MMIO总线直接被路由到QSADC1211a模块。在该模式中，内部状态机5070.4被旁路，而QSADC121la直接处于软件的控制下。8051将设置DIAG一CTRL[l]位为"1"以复位逻辑，接着TSI将清除该位。当8051设置DIAG_CTRL[2]位为"1"时，QSADC1211a检索1个采样对。该8051轮询DIAG—CTRL[5]位，以确定何时可以读出采样。X_DATA[7:0]寄存器5066.4包括来自触摸屏的X坐标数据。QSADC1211a在该寄存器屮锁定X坐标数据，并置位DONE信号1702c，并接着将DONE信号1702c作为中断线送到中央处理模块(SYS)1205，以使软件驱动程序读出数据。Y—DATA[7:0]寄存器5068.4包括来自触摸屏的Y坐标数据。QSADC1211a在该寄存器中锁定Y坐标数据，并置位DONE信号1702c，并接着将DONE信号1702c作为中断线送到中央处理模块(SYS)1205，以使软件驱动程序读出数据。表1.6.6b概括了用于各个寄存器的信息。表1.6.6b寄存器地类型寻址氺苗$名称址TSI—CT叫读/写MMIO控制TSI的工作7:0][7:6]—未定义m-触摸屏模式选择150<table>tableseeoriginaldocumentpage151</column></row><table><table>tableseeoriginaldocumentpage152</column></row><table>根据般的工作，8051将置位TSI—CTRL[7:0]寄存器5062.4的第0位(即，TSI—CTRL[O])为"1"，以在芯片(即，开关电源控制器1200)加电和全局芯片复位被置位后，激活TSI。当触摸屏接口1211被激活时，只要QSADC1211a已检测到连续性(即，存在下笔的条件)，则内部状态机5070.4将检索(X,Y)采样对。在QSADC121la搜集到采样对后，在重新开始和搜集下一个采样对之前，其将等待如SMP—DELAY[7:0]寄存器5060.4所示的指定的时间量。只要QSADC1211a检测到连续性，就继续该循环。内部状态机(FSM)5070.4通过切换QSADC121la的START/RSTN信号1702e和然后采样DONE信号1702c来调度触摸屏数据的转换，以加载X/Y数据寄存器5066.4和5068.4。只要QSADC1211a的CONT信号1702d被置位，就周期地进行采样。每当搜集到采样，或检测到下笔/抬笔状态(如所示的由CONT1702d信号的切换)，就向8051发送中断。该中断线被保持为高，直到8051淸除INT—STAT[7:0]寄存器5064.4中的相应位。如果出现缓存器溢出/欠载的情况，也发送屮断。TSI双倍缓冲X/Y坐标采样，并且跟踪这些缓冲器的行动以产生适当的中断。参考图51D和图51E,当通过置位DIAG—CTRL[7:0]寄存器5062.4的DIAG—CTRL[4]为"1"将TSI置于诊断模式中时，FSM5070.4被旁路，并且通过置位DIAG一CTRL[7:0]寄存器5062.4的第5位直接控制QSADC121la的START/RSTN信号1702e。该工作模式旨在被用作调试机制，以检验TS1和QSADC1211a的工作。到8051的中断被置为无效，当INT一STAT[7:0〗寄存器5064.4的位l(即，INT_STAT[1])做为DONE信号1702c时，使用轮询机制。图51D所示的测试程序如下。8051(步骤5050.4)读取DIAG—CTRL[4]以确保QSADC1211a就绪。如果QSADC1211a没有就绪，则8051必须首先置位DIAG—CTRL[1]以复位触摸屏接口1211和QSADC1211a。8051设置DIAG—CTRL[2]为"1"，接着8051轮询DIAG—CTRL[5]直到其值为真TRUE。当值为真时，8051读取X一DATA[7:0]寄存器5066.4和Y_DATA[7:0]寄存器5068.4中的值(5054.4)。在等待时间之后(5056.4)，该流程返回IDLE(歩骤5058.4)，如果需要则重复该流程。与现有技术相比可以看出几个优点。本发明消除了噪声敏感性。PDA应用中最难处理的噪声源是高压、高频交流信号，其驱动CCFL或其它类型的背面照明。通过安排时钟频率，以使在转换期间(即，图16的1601+1602)总是有偶数个背面照明脉冲，从一个背面照明半周期中选出的任何噪声被下一个半周期被收回(backout)。因为所有时钟被开关电源控制器1200控制，所以时钟可以被安排。此外，在生产时期或其后，系统不会由于组件老化或热效应产生漂移，也不需校准。同时，本发明不需要精确的组件(具体的为电阻器和电容器)，这是由于在测量和转换阶段使用相同的电阻器和电容器。因此，在1601或1602期间(图16)组件值的任何"误差"在1605和1606期间被反向。四重斜率模数转换器(QSADC)模块1211包括传统的低功率混合信号电路，其具有模拟和数字输入输出信号，包括模拟和数字电源信号和地参考电压。QSADC模块1211测量并以8位的解析度数字化两个分离的外部端口相对于电压参考VRFEH的电压。在QSADC模块121]a的最大转换速率大约位300sps(每秒采样数)。图16是说明四重斜率(即，双重转换)模数转换器(ADC)工作的时序图，该工作在QSADC模块1211a中进行。如图16所示，时间间隔1601和1602(即，"测量周期"PMA和PMB)是相等的固定持续时间，相应于参考计时器或计数器的256次计数。在时间周期1601和1602期间，如果信号跟踪段1603和1604达到电压Va和Vb，则正斜率表示在时间周期1601和1601期间在QSADC模块1211a的模拟A和B端口测量的信号。在吋间间隔1605和1606期间("转换周期"PCA和PCB)，信号跟踪段1607和1608具有相同的负斜率，跟踪电压从电压VA和Vb降下降0。在这些转换周期中，数据计数表小被测量的电压Va和Vb的直接模数转换。当转换周期完成时，提供转换结束(EOC)脉冲(例如，在时间U和t2)，以发信号表示每个模数转换的结束，并复位和校准QSADC模块1211a中的模拟电路，以用于后续的转换。图17是表示在一个实施方案中QSADC模块1211a的接口信号的方块图。如图17所示，QSADC模块1211a包括(a)模拟测量接口(AMI)1701，数字接口(DI)1702，以及电源接口1703。模拟测量接口(AMI)包括端口A的模拟双向测量端1701a和1701b(即，AMAX端和AMIN端)，端口B的模拟双向测量端HOlc和1701d(即，BMAX端和BMTN端)，以及参考电压信号1701e(即，参考电压VREFH)。模拟测量接口1701在每个端口的每一端以两种模式工作。在第一种模式("主要模式")中，端口107la(AMAX)测量两个独立的相对于170le端的电压参考VREF的外部电压。主要模式包括两个阶段。在第-个阶段中，1701a和1701b端(即，AMAX和AMIN端)短路，以使端口A浮动并完成第一个数字电压转换(在端口A处)。在第二个阶段中，1701a端(g卩，AMAX端)被连接到1701e端，该端带有参考电压VREF，以便于第二个数字电压转换(在端口B处)。在第二个模式中("低功率模式")，1701a和1701b端(即，AMAX和AMIN端)再次被短路，以使端口A浮动。在低功率模式屮，端口A和端口B操作于检查这些端口之间的电连续性。在主要模式中，1701b端测量两个独立的相对于电压参考VREF的外部电压。在主要模式中，如上所述，1701b端的第-.阶段与相应的1701a端的第一阶段共用。在主要模式的第二阶段中，1701b端连接到1703d端的模拟地参考(AVS)，以便于第二个数字电压转换(在端口B处)。1701b端低功率的操作与处于低功率状态下的1701a端的操作相同。类似地，在主要模式中，1701c端(BMAX)测量两个独立的相对于1701e端的电压参考VREF的外部电压。在第一个阶段中，1701c和1701d端(即，BMAX和BMIN端)短路，以使端口B浮动并完成第一.个数字电压转换(在端口B处)。在第二个阶段中，1701c端(即，BMAX端)被连接到nOie端，该端带有参考电压VREF，以便于第二个数字电压转换(在端口A处)。在第二个模式中("低功率模式")，1701c和1701d端(即，BMAX和BMIN端)再次被短路，以使端口B浮动。在低功率模式中，端口A和端口B操作于检查这些端口之间的电连续性。在主要模式中，1701b端测量两个独立的相对于电压参考VREF的外部电压。在主要模式中，如上所述，1701d端的第一阶段与相应的1701c端的第一阶段共用。在主要模式的第二阶段中，1701的端连接到1703d端的模拟地参考(AVS)，以便于第一个数字电压转换(在端口A处)。1701d端的低功率的操作与处于低功率状态下的1701c端的操作相同。数字接口1702包括分别用于显示端口A和B转换的数字结果的8位输出总线1702a(AOUT[7:0])和1702b(BOUT[7:0])，完成或"DONE"信号1702c，连续性检测或"CONT"信号1702d，开始转换或"START"信号1702e，频率为128KHz占空比为50%的参考时钟信号("CLK")1702f，同歩复位信号("RSTN")1702g，以及掉电信号("PDN")1702h。START是用于启动模数转换程序的起始控制管脚。当START管脚变为高HIGH吋，程序开始，后续的转换将不被启动，直到START管脚切换为低LOW接着又为高HIGH。当端口A和B的数字转换都完成时，1702c端的DONE信号被置位，以发信号通知可以从输出总线1702a和1702b(即，AOUT和BOUT总线)读出结果。该CONT信号表示端口A和B处的连续性检测。电源端口1703包括模拟电源和地参考信号1703a和1703b(即，模拟电源和地参考信号AVD和AVS)，以及数字电源和地参考信号1703c和1703d(即，数字电源和地参考信号VDD和VSS)。图18和图18A表示根据本发明的QSADC模块1211的一个实施方案。图1.8为QSADC模块1211的俯视方块图，其包括模拟模块1801，数字控制器模块1802，可预先调整的递增/递减计数器模块1803，8输入与非门1806，以及8位寄存器1804和1805(即，寄存器REGX和REGY)。图18A表示图18中模拟模块1801的---种实施方案，如图18A所示，模拟模块1801包括运算放大器1851和模拟比较器1852，以及除MOS传输门1853a到1853m之外，还包括反相器1854，以及数字控制模块(DCNTL)1855。DCNTL模块1855产生控制MOS传输门1853a到1853m所需要的控制信号。运算放大器1851和模拟比较器1852的共模范围为全电压范围(railtorail)(即，0到3.3V)。方便起见，MOS传输门1853a到1853m被称为"开关"，并且每个开关由其控制输入信号指定(即，A0-A3，B0-B3，MEAS，SLP，EOC，CONV)。最初，QSADC模块1211处于低功率模式，其中检査端口A(即，1701a(AMAX)和1701b(AMIN)端)和端门B(即，1701c(BMAX)和1701d(BMIN)端)之间的电连续性。在低功率中，开关1853b、1853c、1853h和1853i、1853d、18531，以及1853f(即，信号AO、A2、Bl、B2、MEAS以及SLP)闭合，而所有的其它开关断开。当在端口A和B之间没有电连续性时，运算放大器1851的输出电压为低电压，而模拟比较器1852的输出电压也为低电压。当在端口A和B之间建立了电连续性时，开关1853d的输出端(即，运算放大器1851的非反相输入端)被拉到高电压，以使模拟比较器1852的输出端为高电压。模拟比较器1852的输出端为模拟模块1801(图18)的"DOUT"端，其被连接到数字控制模块1802的"DIN"端。响应于模拟模块1801的输出端的高电压，CONT端(即，图17中的1702d端)被驱动到高电压，导致QSADC模块1211a退出低功率模式，并进入主要模式。在当CONT信号为高电压而进入主要模式中时，当接收到1702e端的有效START信号时，数字控制模块1802通过预先设定递增/递减计数器1803为十六进制数FF(即，FFh)开始端口A处电压的测量周期，从而复位CONT信号和启动测量和转换程序。此后，1702f端的CLK信号的每个上升沿递减该递增/递减计数器1803，直到计数值达到O(总共256个计数)，其被与非门1806解码，以激活在数字控制模块1802中接收的ZERO信号。在端口A的测量周期中，开关1853b、1853c、1853h和18531、1853d、18531以及1853f(即，信号AO、A2、Bl、B2、MEAS)被闭合(close)，而所有的其它开关断开(open)。由于运算放大器1851被配置具有电容器1856的集成电路，大约与端口A的电压成比例的特定电荷质比(specificcharge)在与递增/递减计数器1803的256个计数递减的时间间隔.卜.在电容器1856的两端被累加。当在数字控制模块1802屮接收有效的ZERO信号时，QSADC模块1211a转换进入端口A处电压的转换周期。在转换周期的开始，递增/递减计数器1803转换到计数递增模式。在转换周期中，由CONV信号控制的开关1853e和1853k被闭合，而所有其它开关打开，以使电容器1856上的电荷向参考电阻器1857(R0)放电。因此，DOUT管脚(即，模拟比较器852的输出端)返lHj低电压所需要的递减计数值直接与在端口A测量的电压和参考电压VREF的比值成比例。当在模拟比较器1852出现高电压到低电压的转换，并被数字控制模块1802在信号DIN端检测到时，转换周期结束。此时，数字控制模块1852向寄存器1804传送递增/递减计数器1803中的计数值，该数值表示端口A处电压的数字值。此时，数字控制器1802通过控制信号EOC闭合和打开开关1853n，以补偿电容器1856两端上的任何电压偏差，以使QSADC模块1211a准备后续的端口B的测量和转换周期。端口B的测量和转换周期基本上与前面关于端口A的描述相同。端口B转换周期的结果被存储在寄存器1805(REGB)中。接着置位DONE信号(1702c端)，并且QSADC模块1211a返回到休眠模式，直到接收到下一个被置位的START信号(1702e端)或当在端口A和B上检测到电连续性。虽然已经示出了本发明的几个实施例，但是本发明的其它实施例对于熟知开关电源设计技术的技术人员将是显而易见的。权利要求1.一种用于调节输出电压的方法，所述输出电压被施加到位于电源转换器的输出端上的负载，所述电源转换器包括连接在所述输出端和地参考之间的输出电容器，以及可选择地被开关连接在电源和所述地参考之间的电感器，所述方法包括在第一时间间隔期间检测所述输出电压；以及当所检测的所述输出电压偏离目标值预定的值时在紧跟所述第一时间间隔的第二时间间隔内，计算所述电感器中足以使所述输出电压达到目标电压的下一个电流值；以及根据所计算的所述下一个电流，在所述第二时间间隔期间，变化所述开关的占空比，以改变所述电感器中的所述电流，所述占空比为所述第二时间间隔的部分，在所述第二时间间隔的所述部分期间所述开关将所述电感器连接到所述电源。2.如权利要求l所述的方法，其中所述占空比变化小于使所述输出电压达到所述g标电压所需要的数量。3.如权利要求2所述的方法，其中所述占空比变化根据在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。4.如权利要求3所述的方法，其屮所述占空比变化大于、成比例于在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。5.如权利要求l所述的方法，其中所述占空比变化小于使所述电感器达到饱和电流所需要的数量。6.如权利要求l所述的方法，其中所述占空比变化小于预定的数量，所述预定的数量小于1。7.如权利要求l所述的方法，其中所述占空比变化人于预定的数量，所述预定的数量大于0。8.如权利要求l所述的方法，其巾相对于冃标电压定义上限和下限，以及其中当所检测的所述电压偏离所述目标电压多于所述预定的数值但处于所述上限和所述下限之间时，所述下一个电流值和产生的所述占空比的变化被设置为固定值。9.如权利要求8所述的方法，其中当所检测的所述电压处于所述上限和所述下限之间时，所述电源转换器在低功率模式下工作。10.—种用于调节输出电压的方法，所述输出电压被施加到位于电源转换器的输出端的负载上，所述电源转换器包括连接在所述输出端和地参考之间的输出电容器，以及可选择地被开关连接在电源和所述地参考之间的电感器，所述方法包括在第一时间间隔期间检测所述输出电压和所述电感器中的电流；以及在紧跟所述第一时间间隔的第二时间间隔内，计算所述电感器中足以使所述输出电压达到目标电压的下一个电流值；以及在所述第二时间间隔期间，根据所计算的所述下一个电流，在预定的范围内变化所述开关的占空比，以改变所述电感器中的所述电流，所述占空比为所述第一时间间隔的部分，在所述第二时间间隔的的所述部分内所述开关将所述电感器连接到所述电源。11.如权利要求IO所述的方法，其中所述预定的范围被小于100%的最大占空比限制。12.如权利要求IO所述的方法，其中所述预定的范围被大于0%的最小占空比限制。13.如权利要求10所述的方法，其中所述占空比变化小于使所述输出电压达到所述目标电压所需要的数量。14.如权利要求13所述的方法，其屮所述占空比变化根据在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。15.如权利要求14所述的方法，其中所述占空比变化大于、成比例于在所述第一时间间隔期间检测的所述输出电压和所述目标电压之间差的值的数量。16.如权利要求IO所述的方法，其中所述占空比变化小于使所述电感器达到饱和电流所需要的数量。17.如权利要求10所述的方法，其中所述电源转换器为连接到所述电源的多个电源转换器中之一。全文摘要一种用于同时调节多个不同类型的开关电源转换器工作的控制系统和方法。该系统使用调节电源转换器的采样数据和非线性反馈控制环路。文档编号H02M3/157GK101534053SQ20091011868公开日2009年9月16日申请日期2003年11月14日优先权日2002年11月14日发明者丹尼尔·W·尤德,伊莱尔斯·劳兹艾诺,大卫·F·弗雷泽,杰克·罗恩,约翰·卡尔·托马斯,肯特·科纳罕申请人:艾科嘉公司