电压转换器的制作方法

专利名称：电压转换器的制作方法
技术领域：
本公开总体涉及电压转换器，具体地，涉及DC至DC电压转换器。
背景技术：
电压转换器可以用于提供从任意输入电压源到负载的预定或恒定输出电压。输入 电压源可以是高于或低于输出电压的电压。开关调节器是一种实现电压转换的有效方式。 开关调节器采用与负载串联耦接或并联耦接的开关(例如，功率晶体管)。调节器控制开关 的接通和关断，以便调节至负载的功率流。开关调节器采用电感性能量存储元件，将开关后 的电流脉冲转换成稳定的负载电流。因此，以离散的电流脉冲在开关上传输开关调节器中 的功率。由于开关调节器的效率更高，所以开关调节器典型地用在以电池供电的系统中， 如，便携式和膝上型计算机以及手持设备。在这样的系统中，当开关调节器提供接近额定输 出电流的电流时(例如，当便携式或膝上型计算机中的磁盘或硬盘驱动开启时)，整个电路 的效率可以较高。然而，效率通常是输出电流的函数，并且典型地在低输出电流处效率降 低。这种效率的降低通常归因于与操作开关调节器相关联的损耗。这些损耗包括但不限于 调节器的控制电路中的静态电流损耗、开关损耗、开关驱动器电流损耗以及电感器/变压 器绕组和磁芯损耗。

发明内容
该说明书描述了涉及电压转换器的不同方面，所述电压转换器能够在各种输出电 流水平处保持高效率。例如，双模转换器设计可以用于实现电压转换，这样的设计可以根据 特定的预定义条件在同步操作模式与非同步操作模式之间进行自动选择。此外，可以通过 强制高侧晶体管在最小时间段上保持导通并跳过开关周期，在低输出电流水平处实现最小 接通时间特征，提高效率。可以由用户外部地编程这样的最小接通持续时间。以这种方式， 可以使特定的损耗(例如，开关损耗)最小化，甚至可以在低输出电流水平上保持转化器效 率。大体上，一方面是一种用于DC-DC逐步下降电压转换的开关调节器，所述开关调 节器包括串联耦接的高侧晶体管和低侧晶体管；以及第一电路，被配置为以同步模式操 作以及向负载提供调节后的输出电压，在同步模式下，高侧晶体管和低侧晶体管用于电压 切换。所述开关调节器还包括第二电路，被配置为以非同步模式操作以及向负载提供调节 后的输出电压，在非同步模式下，低侧晶体管保持截止，并且高侧晶体管和一个或多个二极 管用于电压切换。所述开关调节器还包括自动模式选择器，被配置为输出控制信号，以及 部分地基于低侧晶体管的源极和漏极之间的电压和预定延迟时间，在同步操作模式与非同 步操作模式之间进行自动选择。该方面的其他实现方式包括相应的方法、电路和系统。另一大体方面是一种对用于DC-DC逐步下降电压转换的开关调节器进行操作的 方法，所述方法包括部分地基于自动模式选择器所产生的控制信号逻辑上为低还是逻辑上为高，来自动确定开关调节器是应当以同步模式来操作还是以非同步模式来操作，其中， 在同步模式下高侧晶体管和低侧晶体管用于电压切换，在非同步模式下高侧晶体管和一个 或多个二极管用于电压切换。该方法还包括如果控制信号逻辑上为低，则以同步模式来操 作开关调节器。该方法还包括如果控制信号逻辑上为高，则以非同步模式来操作开关调节 器，其中，在整个非同步模式期间低侧晶体管保持截止。另一大体方面是一种用于DC-DC逐步下降电压转换的开关调节器，所述开关调节 器包括串联耦接的高侧晶体管和低侧晶体管；以及第一电路，被配置为以同步模式操作 以及向负载提供调节后的输出电压，在同步模式下，高侧晶体管和低侧晶体管用于电压切 换。所述开关调节器还包括第二电路，被配置为以非同步模式操作以及向负载提供调节后 的输出电压，在非同步模式下，低侧晶体管保持截止，并且高侧晶体管和一个或多个二极管 用于电压切换。所述开关调节器还包括用于在同步操作模式与非同步操作模式之间进行自 动选择的装置。这些和其他大体方面可以可选地包括以下特定方面中的一个或多个。当在预定延 迟时间期间满足以下条件时，自动模式选择器可以自动选择非同步操作模式低侧晶体管 的源极和漏极之间的电压大于零；脉冲宽度调制PWM信号逻辑上为低；以及时钟信号脉冲 处于下降沿。当在预定延迟时间期间满足以下条件时，自动模式选择器可以自动选择同步 操作模式所述一个或多个二极管上的电压小于零；脉冲宽度调制PWM信号逻辑上为低；以 及时钟信号脉冲处于下降沿。预定延迟时间可以是连续的多个时钟周期或固定的时间段， 例如20微秒。非同步操作模式可以包括最小接通时间电路，被配置为在大于或等于预定的最 小接通持续时间的时间段上保持高侧晶体管导通。最小接通时间电路可以被配置为使得开 关调节器以脉冲跳过模式来操作，其中在脉冲跳过模式下开关频率减小。例如，可以在大于 或等于预定的最小接通持续时间的时间段上强制高侧晶体管保持导通。用户可以例如通过 调节与电压转换器电路的前馈(RFF)管脚相连的电阻器值，来对最小接通持续时间进行编 程。非同步操作模式可以包括以下三个操作状态第一状态，在第一状态期间，高侧晶 体管导通，所述一个或多个二极管截止；第二状态，在第二状态期间，高侧晶体管截止，所述 一个或多个二极管导通，其中，仅在PWM信号为逻辑高且高侧晶体管的导通时间大于或等 于最小接通持续时间的情况下，开关调节器从第一状态改变到第二状态；以及第三状态，在 第三状态期间，高侧晶体管截止，所述一个或多个二极管截止。当开关调节器以同步模式操 作时，控制信号可以逻辑上为低，当开关调节器以非同步模式来操作时，控制信号可以逻辑 上为高。所述一个或多个二极管可以包括低侧晶体管的体二极管、或肖特基二极管、或两 者。开关调节器还可以包括用于当开关调节器以非同步模式操作时在低输出电流水平处提 高效率的装置。可以实现具体方面，以实现以下可能优点中的一个或多个。本文中描述的电路和 方法可以实现一种集成电路，该集成电路能够在同步模式与非同步模式之间进行自动选择 模式。因此，由于可以避免附加的控制器信号，因此可以减少管脚数目，并且在板上需要的 信号迹线更少。此外，可以实现最小接通时间特征，以在低输出电流水平处减小开关损耗。 因此，本文描述的电路和方法可以在各种输出电平上使电压转换器效率最大化。
可以使用电路、方法、系统、或者电路、系统和方法任何组合来实现总体和特定方 面。在附图和以下描述中阐述了一个或多个实现方式的细节。根据说明书、附图和权利要 求，其他特征、方面和优点将是显而易见的。


现在将参考以下附图来详细描述这些和其他方面。图1是采用自动同步/非同步模式选择的双模降压转换器的操作流程图。图2是示例双模降压转换器的示意框图。图3是针对示例双模降压转换器的同步模式操作的仿真波形序列。图4A-4C是示出了示例双模降压转换器的最小接通时间特征和脉冲跳过模式的 仿真波形序列。图5是双模降压转换器的示例应用电路。图6是双模降压转换器的另一示例应用电路。不同附图中相似的附图标记表示相似的单元。
具体实施例方式图1是示例双模降压转换器集成电路100的操作流程图，所述双模降压转换器集 成电路100可以根据特定的预定义条件在同步操作模式120与非同步操作模式140之间进 行自动选择。降压转换器是逐步下降(st印-down)DC至DC电压转换器。同步降压转换器 是基本降压转换器电路拓扑的修改版本，其中将两个晶体管(而不是晶体管和二极管)用 作开关。如图1所示，在电路100的端子SW处，基于开关的开关占空比，将输入电压(Vin) 转换成输出电压。典型的应用电路包括与输出或负载相连的电感器和电容器，以下将在图 5中更详细描述该应用电路。在同步操作模式120期间，两个晶体管用作开关元件。在特定的负载条件下，可以 以非同步模式140更高效地操作转换电路100，其中只有一个晶体管用于电压转换。在一个 实现方式中，当低侧晶体管的源极和漏极之间的电压大于零(Vd…> 0)，而“PWM”信号为低 且时钟脉冲(“CLK”)在下降(负)沿上时，选择非同步操作模式140。在图1的方框160 中示出了这些预定义条件。如以下将更详细讨论的，非同步操作模式140可以用于在低输 出电流水平处提高效率。同步模式如图1所示，同步操作模式120使用以下两个开关晶体管来使输入电压(Vin)逐步 下降至较低的输出电压(V。ut)用作主开关的高侧晶体管(HS_M0S)101，和用作同步开关的 低侧晶体管(LS_M0S)102。在一个实现方式中，HS_M0S 101和LS_M0S 102都是N-M0SFET 器件。在其他实现方式中，HS_M0S 101可以是P-M0SFET。每个开关晶体管101和102分别 由栅极驱动器来启用或禁用。例如，HS_M0S 101具有高侧栅极驱动器(HS驱动器)103，LS_ MOS 102具有低侧栅极驱动器(LS驱动器)104。将控制信号传递至HS驱动器103和LS驱 动器104，以启用和禁用晶体管。当开关晶体管处于导通状态时，该开关晶体管起到电短路 的作用，具有非常小的电阻(RDS,w)。另一方面，当晶体管处于截止状态时，该晶体管起到电 开路的作用，没有电流流过该晶体管。
参考图1，针对同步模式120的操作流程图示出了两个操作状态“接通”状态122， 对应于HS晶体管101导通而LS晶体管102截止(HS = On且LS = Off)；以及“关断”状态 124，对应于HS晶体管101截止而LS晶体管102导通(HS = Off且LS = On)。此外，图1 中的双模转换器具有运行在固定频率下的系统时钟，表示为CLK脉冲190。作为示例，假定转换器电路100的操作状态初始地为“关断”状态124。图1的流 程图指示，只要脉冲宽度调制(PWM)信号为高(表示为PWM= 1)，就保持“关断”状态。如 图2的示意框图所示，该PWM信号由PWM比较器210产生，并且该PWM信号是施加至逻辑电 路(例如，NAND门和触发器)以导通/截止HS和LS晶体管(101和102)的控制信号。返 回参考图1的操作流程，当LS晶体管102的源极端子和漏极端子上电压小于或等于零(Vds ^彡0)，而PWM信号为低(PWM = 0)且时钟信号103在下降沿上(CLK = Falling)时，“关 断”状态IM将变成“接通”状态122。方框130中示出了这些预定义的条件。一旦电路100进入“接通”状态122，只要PWM信号为低(PWM = 0)，电路就保持该 状态。然而，如果“PWM”信号变为高(PWM = 1)，则电路100就再次返回“关断”状态124，其 中晶体管101截止而LS晶体管102导通。以这种方式，在同步模式120下，HS晶体管101 和LS晶体管102异相地操作(即，当一个晶体管导通时，另一晶体管截止)。此外，在一个 晶体管导通和另一个晶体管截止的转变之间典型地设计有特定的静寂时间量(例如，5-10 纳秒)，以避免发生两个晶体管同时导通的情况。在同步模式120下的“关断”状态IM期间，当满足特定的预定义条件时，电路可 以自动进入非同步模式140。在图1所示的一个示例中，当LS晶体管102的源极端子和漏 极端子之间的电压大于零(Vd…> 0)，而PWM信号为低(PWM = 0)且时钟信号在下降沿上 (CLK = Falling)时，进行从同步模式120到非同步模式140的切换。方框160中示出了这 些预定义条件。还已提到，在同步模式操作120的“关断”状态IM期间，如果Vd…^O (LS 晶体管的漏极端子和源极端子之间的电压小于或等于零)，而PWM信号为低(PWM = O)且 CLK信号在下降沿上时，电路100简单地切换至“接通”状态122并保持处于同步模式120。 因此，当电路100处于同步操作模式120的关断状态124时，条件Vd…(S卩，> 0或彡0)确 定电路是从关断状态1 切换至接通状态122 (同时保持处于同步模式120)，还是从关断状 态1 切换至非同步模式140。非同步模式一旦电路进入非同步操作模式140，LS晶体管102就在整个非同步操作模式期间 保持截止。这样，由HS晶体管101和二极管来执行非同步操作模式140下的电压转换，而 不是由晶体管101和102对来执行。该二极管可以是LS晶体管102的体二极管(Db。dy) 105， 或是与体二极管105并联的单独的肖特基二极管(Schottky) 106。使用肖特基二极管106 可以比仅使用体二极管105更高效，这是因为，肖特基二极管106上的电压降低于体二极管 105两端的电压降。此外，肖特基二极管106可以与降压转换器集成电路100集成在一起或 作为外部组件。如所示的，非同步模式140的操作流程图包括三个操作状态“接通”状态142，对 应于HS晶体管101导通而二极管105和/或106截止(HS = On且DS = Off)；“关断”状 态144，对应于HS晶体管101截止而二极管105和/或106导通(HS = Off且DS = On)； 以及“待机”状态146，对应于HS晶体管101以及二极管105和/或106截止。在非同步操作模式140期间，利用控制信号(“Async”信号)使LS晶体管102保持截止。例如，当 Async信号为逻辑高时，LS晶体管102保持截止，电路保持处于非同步操作模式140。以下 将进一步描述Async信号的详细操作。此外，一旦电路进入非同步操作模式140，HS晶体管101就导通，而二极管105和 /或106就截止，这是因为二极管处于反向偏置。这是非同步操作模式140期间的“关断” 状态142。如上所述，LS晶体管102截止，这是因为“Async”信号在整个非同步操作模式 140期间都保持为高。一旦PWM信号变为高(PWM = 1)且Ton > Tm Min(其中Ton是HS晶体 管101导通的持续时间，Tqn Min是预先建立的最小接通时间)，则HS晶体管截止，而二极管正 向偏置。方框150中示出了这些预定义条件。这是非同步操作模式140下的“关断”状态 144。此外，从该关断状态144开始，可以有两个可能的后续电路操作第一后续电路操作是 切换回同步模式120 ；第二后续电路操作是进入待机状态146，在待机状态146下，HS晶体 管101截止，LS晶体管102截止，并且二极管截止。如图1所述，当Vd < 0 ( 二极管上的电压为负，这指示二极管正向偏置)，而PWM变 为低(pwM = 0)且CLK信号在下降沿上O^LK = Falling)时，电路可以自动切换回同步操 作模式120。方框180中示出了这些预定义条件。一方面，如果PWM信号保持为高(PWM = 1)，且电感器电流达到零或Vd > 0 ( 二极管上的电压为零或为正，这指示二极管不再正向偏 置)，则电路进入待机状态146，在待机状态146下，高侧晶体管101以及二极管105和/或 106都截止。在待机状态146期间，输出电路变成与地是去耦接的，并防止发生极性反转的 情况，在极性反转情况下，电感器开始从负载汲取功率。从该待机状态146开始，一旦PWM 信号变为低(PWM = 0)，而Vd彡 且CLK信号在下降沿上(CLK = Falling)，HS晶体管101 就导通并且电路100返回“接通”状态142。方框185中示出了这些预定义条件。以这种方式，图1的操作流程图示出了可以用于实现电压转换的双模转换器设 计，这样的设计可以根据特定的预定义条件在同步操作模式与非同步操作模式之间进行自 动选择。此外，可以通过强制高侧晶体管在最小时间段内保持导通状态并跳过开关周期，在 低输出电流水平处实现最小接通时间特征，提高效率。因此，可以使特定损耗(例如，开关 损耗)最小化，甚至可以在低输出电流水平处保持转换器效率。图2是示例双模降压转换器集成电路200的示意框图。如所示的，电路200具 有10个管脚用于监控输出电压的反馈管脚(FB)，用于接通/关断电路操作的使能管脚 (EN)，输入电压管脚(IN)，用于内部电压源的偏置管脚(VCC)，表示电源良好的电源良好管 脚(PGood)；用于调节最小接通时间的前馈管脚(RFF)，用于使高侧栅极驱动器偏置的自举 管脚(BS)，输出管脚(SW)，用于驱动外部低侧NMOS的栅极驱动器管脚(SDRV)，以及接地管 脚(GND)。如上所述，由于Async信号保持为高，LS晶体管在整个非同步操作模式期间始终 处于截止状态。如图2所示，Async信号是“自动模式选择”电路230的输出，“自动模式选 择”电路230是包括比较器232、延迟电路233和触发器234的自动模式选择器电路。延迟 电路233可以用于防止双模转换器电路在同步模式与非同步模式之间来回切换。此外，延 迟电路233可以用于实现预定的延迟时间，使得电路在切换至另一操作模式之前保持在当 前模式。例如，当电路以同步模式操作时，如果在预定的延迟时间(例如，多个连续周期) 上满足预定义条件(图1的方框160)，则该电路切换至非同步模式。预定的延迟时间可以是几个时钟周期(例如，2个或3个时钟周期)或其他预定的时间量(例如，20 μ S)。如所示的，向NOR门202施加Async信号，NOR门202进而连接至LS驱动器204 (是 LS晶体管的栅极驱动器)。因此，当Async信号逻辑上为高(Async = 1)时，至NOR门202 的输入之一为高，不管另一输入的状态如何，NOR门202的输出均为低(这是因为，NOR门 202输出为高的唯一途径是当两个输入均为低时)。以这种方式，只要Async信号为逻辑高， LS晶体管就保持截止，这是因为至LS驱动器204的输入保持为低。此外如上所述，PWM信号是控制信号，所述控制信号控制降压转换器电路以“接通” 状态(HS晶体管导通)还是以“关断”状态(HS晶体管截止)来操作。该PWM信号由PWM 比较器210产生，是施加到逻辑电路(例如，NAND门214、216和触发器218)以便接通/关 断HS晶体管栅极驱动器205和LS晶体管栅极驱动器204的控制信号。此外，图2示出了 振荡器(OSC) 246、电流感测放大器MO、PWM比较器210和误差放大器220，它们用于以固定 频率峰值电流控制模式来操作双模降压转换器集成电路200，以保持调节后的输出电压。例 如，当由CLK信号的负沿(下降沿)发起PWM周期时，HS晶体管2 导通，并在该HS晶体管 2 的电流达到由误差放大器220输出(CTRL信号)设置的值之前始终保持导通。当HS晶 体管2 截止时，HS晶体管2 在下一时钟周期开始之前始终保持截止。误差放大器220 将FB管脚电压与内部参考(例如，0. 8V)相比较，并输出与这两个值之差成比例的电流。来 自误差放大器220的输出电流用于对内部补偿网络(R2和以)进行充电或放电，以形成用 于控制HS晶体管226电流的电压信号(CTRL信号)。电阻器RSEN 224和电流感测放大器 240将HS晶体管226电流转换成电压。此外，将该电压与斜坡补偿(VSL信号)相加，然后 由PWM比较器210将其与误差放大器输出电压信号(CTRL信号)相比较。以这种方式，PWM 比较器210的输出(PWM信号)调制占空比，以调节输出电压(VOUT)。此外，图2示出了最小接通时间电路206，所述最小接通时间电路206包括来自 RFF管脚的前馈输入(FF)。在一个实施例中，该前馈连接至在降压转换器的输入电压(Vin) 外部的电阻器。这样，用户可以经由该外部电阻器来调节最小接通时间的持续时间。最小 接通时间电路206的输出连接至NOT逻辑门208，NOT逻辑门208连接至NAND门212。因 此，当最小接通时间电路206的输出为低时，通过NOT门208的输出变成逻辑高。当在非同 步模式的接通周期期间触发器(DFF) 218的ASYNC和Q输出已经为高时，NAND门212的输 出为低，这是因为最小接通时间电路206的输出也为高。来自NAND门212的该逻辑低防止 (来自PWM比较器210的)PWM信号将DFF 218复位。因此，尽管PWM信号变为高，在最小 接通时间电路206的输出也为高之前，始终不终止“接通”状态(即，HS晶体管导通，DS截 止)。图1的方框150示出了这些预定义条件。因此，接通周期大于或等于最小接通时间。图3示出了双模降压转换器电路的同步操作模式的仿真波形序列。如上所述，在 同步操作模式期间，用于同步/非同步操作的控制信号(Async)保持逻辑低(Async = 0)。 这些仿真波形包括PWM波形310，PWM波形310示出了 PWM信号的逻辑高和逻辑低；以及时 钟波形312 (CLK)，与时钟脉冲的脉冲序列相对应，并且示出了 CLK信号的上升沿和下降沿。 存在与在同步操作模式的“接通”状态和“关断”状态期间通过输出电感器的电流相对应的 电流波形330(IJ。还存在开关电压波形340(SW)，所述开关电压波形340(SW)与从Vin传 递至V。ut的电压相对应。此外，这些波形310、320、330和340是以相同的时间标度(χ轴) 来示出的，并且垂直对齐。例如，图中示出了在CLK脉冲320的下降沿，当PWM脉冲310为低时，HS晶体管导通而LS晶体管截止。此外，在该“接通”状态(S卩，HS晶体管导通而LS晶体管截止)期间，电感器电流 330开始斜坡上升(ramp up)，这是因为输入电压(Vin)正在对电感器充电。此外，“接通” 状态期间的开关电压340近似等于Vin，在该示例中Vin是大约12伏。另一方面，当PWM脉 冲310变为高( 5V)时，HS晶体管截止而LS晶体管导通，电路处于“关断”状态。在“关 断”状态期间，电感器电流330开始以与电感器两端的电压成比例的斜率来线性地斜坡下 降。此外，在“关断”状态期间，在等于LS晶体管上的电阻乘以电感器电流的电压电平处， 开关电压340大约在零以下。图4A-4C是示出了示例双模降压转换器的最小接通时间特征和脉冲跳过模式操 作的仿真波形序列。如上所述，在非同步操作模式期间，最小接通时间特征可以用于通过强 制HS晶体管在最小时间段内保持导通并跳过一些开关周期，来提高低输出电流期间电压 转换器的效率。这是因为，在低输出电流条件下，可以通过减小HS晶体管的开关损耗来提 高效率；因此，通过强制HS晶体管在最小时间量上保持导通(类似于恒定导通条件)，使开 关损耗的量最小化。然而，为了保持相同的输出电压，必须减小开关频率。即，不需要如PWM 脉冲序列所指示的那样频繁地导通HS晶体管，电路将以脉冲跳过模式来操作，在脉冲跳过 模式下，HS晶体管不以与PWM脉冲一样的频率来导通/关断。如图4A所示，当输出负载电流减小时，峰值电感器电流IL 410变得更小。输出负 载电流继续减小，峰值电感器电流410在发起最小接通时间特征之后保持恒定。此外，如果 输出负载电流继续减小，则电路将开始跳过周期(脉冲跳过模式)，并减小开关频率。在一 个实现方式中，用户可以经由电阻器(例如，500k欧姆)来外部地编程最小接通持续时间， 所述电阻器可以从RFF管脚(如以下图5中所示)连接至Vin。以这种方式，电阻器可以提 供前馈能力，使得当Vin增大时，最小接通时间减小。此外，较大的电阻器值将使周期较早地 (或在较高的输出负载电流处)进入脉冲跳过模式。还可以集成前馈电阻器以减小管脚数， 而用户会失去对最小接通持续时间进行编程的选择。此外，图4A的开关电压波形420 (SW) 示出了，随着输出电流减小，开关频率减小(即，SW波形峰值之间的间隔增大)。如图4B所示，在非同步模式操作期间(Async = 1)，当负载变小时，转换器进入不 连续导通模式，这意味着在关断周期期间电感器电流IL455变为零，且SW 450变为高阻抗 (示为振铃)。一旦实现最小接通时间特征，就在开关晶体管上强加最小占空比，峰值电感 器电流455在每个接通周期期间保持恒定。因此，在每个周期，相同的能量传递至输出。如 果输出负载继续减小，则转换器需要减小接通周期以降低峰值电流IL 455。由于降压转换 器不能减小接通周期(因为HS晶体管在最小接通时间上保持导通)，所以该降压转换器跳 过周期(脉冲跳过模式)以在输出负载减小时保持输出电压。图4B还示出了，在CLK 440 的负沿的第4、6和8个脉冲处，SW 450不接通。此外，在一些实现中，转换器可以根据需要 跳过多于一个周期，以保持输出电压。图4C所示的波形还示出了如何可以实现最小接通时间特征。例如，在CLK 468的 下降(负)沿，SW 475变为高，电流IL 470斜坡上升。此外，尽管PWM 465刚好在CKL 468 的下降沿(在大约978. Oys)之后变为高( 5)，然而在TON MIN 460变为高(在大约 978.0 μ s)之前，接通周期始终不终止。因此，接通周期等于或大于最小接通时间。图5是双模降压集成电路520的示例应用电路。应用电路可以转换高的输入电压
10(Vin)并将低的输出电压传递至负载(Vot)，同时在不同负载级别上保持高效率。如所示的， 双模降压集成电路520的输出管脚(SW)连接至电感器502，电感器502连接至Vout处的负 载。此外，电容器504和电阻分压器(506和508)与负载并联。电阻分压器用于经由FB管 脚向双模降压集成电路520提供反馈电压。此外，电阻器518连接至前馈管脚(RFF)，这允 许用户如上所述调节最小接通持续时间。尽管本说明书包含许多特定实现方式的细节，然而这些不应被解释为限制要求保 护的发明或任何发明的范围，而是用于描述针对具体发明的具体实施例而言特定的特征。 本说明书中关于单独的实施例来描述的特定特征也可以以组合的形式实现在单个实施例 中。相反，关于单个实施例而描述的不同特征也可以分别以多个实施例来实现或以任何合 适的子组合形式来实现。此外，尽管上文中将特征描述为以特定组合的方式来起作用，或甚 至最初以这种组合的方式要求保护这些特征，然而在一些情况下可以从组合中除去特征， 并且要求保护的组合可以针对子组合或子组合的变体。类似地，尽管在附图中按照特定顺序描述了操作，然而应根据需要而理解，可以按 照所示的特定顺序或顺次地执行这些操作，或者可以执行所有所示的操作以实现期望的结 果。在特定环境中，多任务和并行处理可以是有利的。此外，上述实施例中的各个系统组件 的分离不应被理解为在所有实施例中都需要这样的分离，应理解，上述程序组件和系统可 以总体地一起集成在单个软件产品中或被封装成多个软件产品。已经描述了多个实施例。尽管如此，将理解，在不脱离上述实施例的精神和范围的 前提下可以作出各种修改。例如，一些管脚或功能可以集成到双模降压转换器集成电路中。 这减少了降压转换器所需的管脚数和外部组件。图6是双模降压集成电路620的示例应 用电路。如所示的，转换器电路620仅具有8个管脚，以上所示电路520的低侧晶体管(LS M0S)已被集成到电路620中；因此，SDRV管脚已被去除。此夕卜，已去除电路520的Pe。。d管 脚，以减少管脚数。相应地，其他实施例也在权利要求的范围之内。
权利要求
1.一种用于DC-DC逐步下降电压转换的开关调节器，所述开关调节器包括 串联耦接的高侧晶体管和低侧晶体管；第一电路，被配置为以同步模式操作以及提供至负载的输出，在同步模式下，高侧晶体 管和低侧晶体管用于电压切换；第二电路，被配置为以非同步模式操作以及提供至负载的输出，在非同步模式下，低侧 晶体管保持截止，高侧晶体管和一个或多个二极管用于电压切换；以及自动模式选择器，被配置为输出控制信号，以及部分地基于低侧晶体管的源极和漏极 之间的电压和预定延迟时间，在同步操作模式与非同步操作模式之间进行自动选择。
2.根据权利要求1所述的开关调节器，其中，当在预定延迟时间期间满足以下条件时， 模式选择器自动选择非同步操作模式低侧晶体管的源极和漏极之间的电压大于零； 脉冲宽度调制信号逻辑上为低；以及 时钟信号脉冲处于下降沿。
3.根据权利要求1所述的开关调节器，其中，当在预定延迟时间期间满足以下条件时， 模式选择器自动选择同步操作模式所述一个或多个二极管上的电压小于零； 脉冲宽度调制信号逻辑上为低；以及 时钟信号脉冲处于下降沿。
4.根据权利要求1所述的开关调节器，其中，所述预定延迟时间是连续的多个时钟周期。
5.根据权利要求1所述的开关调节器，其中，非同步操作模式包括最小接通时间电 路，被配置为在大于或等于预定的最小接通持续时间的时间段上保持高侧晶体管导通。
6.根据权利要求1所述的开关调节器，其中，最小接通时间电路还被配置为使得开关 调节器以脉冲跳过模式来操作，在脉冲跳过模式中开关频率减小。
7.根据权利要求1所述的开关调节器，其中，非同步操作模式包括以下三个操作状态 第一状态，在第一状态期间，高侧晶体管导通，所述一个或多个二极管截止；第二状态，在第二状态期间，高侧晶体管截止，所述二个或多个二极管导通，其中，仅在 脉冲宽度调制信号为逻辑高且高侧晶体管的导通时间大于或等于最小接通持续时间的情 况下，开关调节器从第一状态改变到第二状态；以及第三状态，在第三状态期间，高侧晶体管截止，所述一个或多个二极管截止。
8.根据权利要求5所述的开关调节器，其中，最小接通持续时间是由用户编程的。
9.根据权利要求1所述的开关调节器，其中，当开关调节器以同步模式操作时，控制信 号逻辑上为低，当开关调节器以非同步模式来操作时，控制信号逻辑上为高。
10.根据权利要求1所述的开关调节器，其中，所述一个或多个二极管包括低侧晶体管 的体二极管、或肖特基二极管。
11.一种对用于DC-DC逐步下降电压转换的开关调节器进行操作的方法，所述方法包括部分地基于由自动模式选择器产生的控制信号逻辑上为低还是逻辑上为高，来自动确 定开关调节器是应当以同步模式操作还是以非同步模式操作，其中，在同步模式下高侧晶体管和低侧晶体管用于电压切换，在非同步模式下高侧晶体管和一个或多个二极管用于电 压切换；如果控制信号逻辑上为低，则以同步模式来操作开关调节器；以及 如果控制信号逻辑上为高，则以非同步模式来操作开关调节器，其中，在整个非同步模 式期间低侧晶体管保持截止。
12.根据权利要求11所述的方法，其中，当在预定延迟时间上满足以下条件时控制信 号逻辑上为高低侧晶体管的源极和漏极之间的电压大于零； 脉冲宽度调制信号逻辑上为低；以及 时钟信号脉冲处于下降沿。
13.根据权利要求11所述的方法，其中，当在预定延迟时间上满足以下条件时，控制信 号逻辑上为低所述一个或多个二极管上的电压小于零； 脉冲宽度调制信号逻辑上为低；以及 时钟信号脉冲处于下降沿。
14.根据权利要求11所述的方法，其中，在非同步操作模式期间在大于或等于预定的最小接通持续时间的时间段上保持高侧晶体管导通。
15.根据权利要求14所述的方法，还包括以脉冲跳过模式来操作电路，其中在脉冲跳过模式下开关频率减小。
16.根据权利要求11所述的方法，其中，以非同步模式来操作开关调节器还包括 在第一状态下操作，在第一状态期间，高侧晶体管导通，所述一个或多个二极管截止;以及在第二状态下操作，在第二状态期间，仅在脉冲宽度调制信号为逻辑高且高侧晶体管 的导通时间大于或等于最小接通持续时间的情况下，高侧晶体管截止，所述一个或多个二 极管导通。
17.根据权利要求16所述的方法，其中，最小接通持续时间是由用户编程的。
18.根据权利要求11所述的方法，其中，所述一个或多个二极管包括低侧晶体管的体 二极管、或肖特基二极管。
19.一种用于DC-DC逐步下降电压转换的开关调节器，所述开关调节器包括 串联耦接的高侧晶体管和低侧晶体管；第一电路，被配置为以同步模式操作以及提供至负载的输出，在同步模式下，高侧晶体 管和低侧晶体管用于电压切换；第二电路，被配置为以非同步模式操作以及提供至负载的输出，在非同步模式下，低侧 晶体管保持截止，并且高侧晶体管和一个或多个二极管用于电压切换；以及 用于在同步操作模式与非同步操作模式之间进行自动选择的装置。
20.根据权利要求19所述的开关调节器，其中，所述开关调节器还包括用于当开关调节器以非同步模式操作时在低输出电流水平处提高效率的装置。
全文摘要
可以实现多种方面以实现高效的电压转换。总体上，一个方面是一种用于DC-DC逐步下降电压转换的开关调节器，所述开关调节器包括串联耦接的高侧晶体管和低侧晶体管；第一电路，被配置为以同步模式操作，使得高侧晶体管和低侧晶体管用于电压切换；所述开关调节器还包括第二电路，被配置为以非同步模式操作，使得高侧晶体管和一个或多个二极管用于电压切换。所述开关调节器还包括自动模式选择器，被配置为输出控制信号，以及部分地基于低侧晶体管的源极和漏极之间的电压和预定延迟时间，在同步操作模式与非同步操作模式之间进行自动选择。
文档编号H02M3/155GK102077449SQ200980125553
公开日2011年5月25日 申请日期2009年6月30日 优先权日2008年6月30日
发明者詹姆士·黄·恩古耶 申请人:美国芯源系统股份有限公司