专利名称：具有上升时间检测器及放电持续电路的静电放电保护电路的制作方法
技术领域：
本发明涉及集成电路，且更特定来说涉及用于保护集成电路组件免受高转换速率、过电压及/或过量电流条件(例如由静电放电而导致的高转换速率、过电压及/或过量电流条件)所导致的损坏的电路。
背景技术：
以下描述及实例仅作为背景给出。集成电路易受到由于过量电荷(例如在静电放电(ESD)事件期间所产生的过量电荷)的施加所致的损坏。举例来说，集成电路(IC)可在集成电路的制造(晶片级)、集成电路在封装之后的处置及/或印刷电路板在组装之后的处置期间暴露于静电电荷。在一些情况下，集成电路可暴露于因使用等离子蚀刻技术或产生带电荷粒子的其它制作工艺而出现的电荷。在其它情况下，经封装集成电路可在人无意地触碰所述电路封装上所暴露的引脚时或在所述封装由于所述封装移动跨越导电表面而带静电电荷时暴露于静电电荷。在ESD事件期间传送到集成电路(IC)的电脉冲可对集成电路的敏感组件造成显著损坏。举例来说，当在短时间周期(通常在数十与数百纳秒之间)内在集成电路的一个或一个以上引脚与另一导电物件之间传送过量的电荷量时，可损坏所述集成电路上的晶体管及其它电装置。所传送的电荷(称作静电放电)可形成大得足以击穿电路上的绝缘膜(例如栅极氧化物)的电压或耗散充足能量以在所述电路中导致电热故障(例如触点穗化、硅熔化及金属互连件熔化)。因此，其他人已尝试开发用以保护集成电路的方法，其中尤其注意保护场效应晶体管(FET)装置及其它敏感电路免受ESD事件的影响的问题。在一些情况下，将ESD保护装置连接在IC的输入/输出(I/O)垫与内部电路之间以重新引导在ESD事件期间产生的能量远离敏感电路。也可将保护装置连接到电源垫或连接在电源总线之间以防止在ESD事件期间的损坏。迄今为止，这些装置已不能够完全解决现有及不断地演进的ESD问题。现有装置可对初始正常通电条件过于敏感，从而错误地将正常通电电压重新引导到接地且在 IC中产生不必要且不合意的电压尖峰。此些“误判(false positives) ”为极不合意的且干扰内部电路的正常功能。为了尝试校正对“误判”及其它正常电力条件的此过敏感性，其他人已尝试建立敏感到足以区分正常通电与ESD事件的保护电路。已知的此类型电路通常不保持活动足够长而将ESD事件充分地放电。因此，残余的未经放电的ESD能量完全能够使受保护电路过载及损坏。在一种现有技术方法中，ESD保护装置使用“突返装置”或依赖于寄生双极装置的装置，所述寄生双极装置包括在大多数半导体集成电路中固有的双极结晶体管(BJT)及闸流晶体管。此等双极装置可包括彼等在使用场效应晶体管(FET)的技术(例如基于互补金属氧化物半导体(CM0Q的集成电路)上通常视为寄生装置的装置。在ESD事件期间，双极装置可进入导通状态以安全地耗散ESD放电。虽然此些突返装置通常用在ESD保护装置内， 但其并非没有缺点。举例来说，难以预测/控制以硅制作的实际突返装置的行为，因为在实际实施方案中无法准确地模拟其寄生BJT的行为(由于突返装置在基本上未经建模的区域 (突返区域)中操作的事实)且其参数可难以控制。此缺乏可预测性可导致较差的ESD保护性能或过度设计的网络或两者。因此，此些ESD保护方案可消耗相对大量的硅面积且可影响其所用于的芯片的待机电流预算。在解决这些问题的其它尝试中，使用主动分路网络(另称作“主动切换网络”或 “基于轨道的网络”)来实施ESD保护。在此些网络内，ESD电压被传导穿过主动切换网络。 打算使此些电路在集成电路的正常操作与ESD事件之间进行区分。有利地，可使用常规电路模拟器模拟此些主动网络，从而产生对ESD放电的更为可预测的保护，此可占用相对较少的面积来实现相同的ESD性能。然而，主动网络电路受到一些严重限制且可能不能在所有情况下提供足够ESD保护。如同突返装置一样，在工艺变化内也难以控制主动网络电路的行为。在电路组件中的许多组件内的工艺变化可通过将相应ESD激活条件移位到大致较高或较低电平而影响触发器电路的操作。在一些情况下，所述主动网络电路可由于影响ESD 保护电路操作参数的工艺变化而不能保护内部电路免受真实ESD事件的影响。此失败可允许潜在有害的静电电荷供应到集成电路的内部电路。通常，可使用实验数据调整这些网络的敏感性。举例来说，特定主动网络电路设计的ESD事件敏感性可在已制作相应集成电路之后测试。如果所述主动网络电路不能使ESD事件完全放电，那么通常更改所述ESD保护电路的工艺参数以获得所要的ESD性能。一旦做出适当改变，即可再次试产集成电路，且一旦制作了所述电路，即可在实验室中重新检验ESD保护。接着可通过试错法继续所述过程， 直到所述主动网络电路具备足以检测ESD事件的敏感性(即，提供给所述集成电路的ESD 保护满足某些ESD要求)。遗憾地，此过程耗时且成本高。另外，由此过程产生的ESD电路无法重新用于其它芯片(例如，具有不同大小及/或ESD要求)。因此，必须针对每一新电路来设计及测试定制的电路。其它已知解决方案包括具有单个RC时间常数的简单电路，所述单个RC时间常数取决于制造商及设计要求而变化。在现有技术中，采用具有短RC时间常数的ESD电路。虽然此些电路对ESD事件为敏感的，但其具有不能使ESD事件充分地放电的缺点且因此不提供合意的ESD保护水平。采用较长RC时间常数的ESD保护电路以经改进的放电能力为特色，但具有不能有效地区分普通操作及系统噪声与实际ESD事件的缺点，借此严重地限制其有用性。另外，也已发明出可编程ESD保护电路。然而，这些电路大、复杂且需要编程时间， 此可显著增加成本。因此，需要经改进的ESD保护电路。
发明内容
根据本发明的原理，揭示ESD保护装置及方法。静电放电(ESD)保护电路实施例包括与第一 RC时间常数相关联的第一 RC电路。 所述电路连接到第一电压轨道以响应于所述第一轨道上的静电放电而产生基于第一 RC的触发信号。所述ESD电路还具有分路，所述分路经配置以在被激活时使ESD能量分流而远离受保护电路。所述实施例还包括用以产生基于第二 RC的激活信号的第二 RC电路。所述第二电路与所述第一 RC电路及所述分路电路耦合且经配置使得所述电路作为持续时间控制电路操作。因此，其响应于从所述第一 RC电路接收的所述触发信号而产生所述激活信号。所述激活信号激活所述分路电路且将所述分路维持于活动状态中达与所述第二 RC电路的第二 RC时间常数相关联的延长的时间周期。所述第二 RC时间常数大致长于所述第一 RC时间常数。一些相关联实施例可在不添加锁存器电路的情况下实现所要的性能。在另一实施例中，静电放电(ESD)保护电路包括上升时间相依激活电路，所述上升时间相依激活电路用于检测在输入引脚处供应的输入信号的转换速率，其能够确定所述输入信号的所述转换速率是否大于第一阈值。在所述输入信号为ESD事件的情况下，所述激活电路产生触发信号。所述激活电路与所述ESD耗散持续时间控制电路耦合，从而使得所述持续时间控制电路能够响应于所述触发信号而被激活，所述ESD耗散持续时间控制电路还与ESD耗散电路耦合。所述持续时间控制电路产生激活信号，所述激活信号激活所述 ESD耗散电路且控制所述耗散电路保持活动的时间长度，从而致使所述耗散电路保持活动足够长以使得所述输入信号能够充分放电。耦合到所述持续时间控制电路的ESD耗散电路响应于所述激活信号而激活所述耗散电路中的分路，借此使与所述ESD事件相关联的能量分流而远离受保护内部电路。所述ESD耗散持续时间电路进一步经配置以响应于所述激活信号而维持与所述ESD事件相关联的能量的分流，直到使充足量的所述能量分流而远离所述内部电路，借此保护所述内部电路免受所述ESD事件的影响。其它实施例包括具有带有检测器电路及触发器电路的上升时间相依激活电路。此检测器电路与所述输入引脚耦合，且经配置以检测输入信号的转换速率并确定其是否具有大于第一阈值的转换速率。对于此信号，所述检测器将其视为ESD事件且产生致动信号。与所述检测器电路耦合的所述触发器电路通过产生所述触发信号来对所述致动信号做出响应，所述触发信号由所述ESD耗散持续时间控制电路接收，接着所述ESD耗散持续时间控制电路激活所述ESD耗散电路并使其持续来使所述事件放电。所述装置的其它实施例经配置使得所述上升时间相依激活电路具有小的RC时间常数，从而使得能够针对高转换速率输入信号而产生触发信号。且ESD耗散持续时间控制电路经配置以使耗散周期超过所述激活电路的RC时间常数所决定的周期。因此，在一些实施例中，ESD耗散持续时间控制电路的RC时间常数大于所述激活电路的RC时间常数。在一些实施例中，所述触发信号经配置以对具有超过50mV/ns (毫伏/纳秒)的转换速率的输入信号做出响应。在另一实施例中，所述ESD耗散持续时间控制电路将所述耗散电路维持于活动模式中直到将所述输入信号放电到输入到所述内部电路中的普通操作通电的约1. 5 倍的电压电平。此外，所述装置的实施例可进一步在所述ESD耗散持续时间控制电路中采用锁存器电路。在另一实施例中，所述ESD保护电路被集成到集成电路封装中，所述集成电路封装包含具有电力引脚、ESD保护电路及内部电路的衬底。所述电力引脚与所述装置的内部电路耦合且与所述ESD保护电路耦合，使得在施加到所述输入引脚的输入信号包含ESD事件时激活所述ESD保护电路。在另一实施例中，IC装置包括与内部电路及静电放电(ESD)电路耦合的输入引脚，所述静电放电(ESD)电路经布置以保护所述内部电路免受施加于所述输入引脚处的过量电压尖峰的影响。此ESD电路包括触发器电路及分路电路。触发器具有小的RC时间常数。所述触发器经配置以在输入信号超过转换速率阈值时激活所述分路。所述分路电路在由所述触发器激活时重新引导所述输入信号远离所述内部电路。所述ESD电路进一步包括分路持续时间电路，所述分路持续时间电路经配置以将所述分路保维持于经激活条件中超过由所述触发器电路的RC时间常数指定的时间，借此使得所述分路电路能够将ESD事件放电到将不损坏所述内部电路的程度。在另一实施例中，所述分路持续时间电路包括锁存器电路，所述锁存器电路增加所述ESD保护电路在受保护电路的普通操作中固有的有噪声环境及其它电压变化中的稳定性。实施例可经配置使得当在电力输入引脚处发生静电放电事件时所述触发器激活所述分路，但当所述输入信号为既定输入信号时不激活所述分路。IC装置实施例可经配置使得所述分路持续时间电路将所述分路维持于经激活状态中直到来自所述输入信号的电压小于所述内部电路的正常操作电压的约1. 5倍。在本发明的方法实施例中，通过在输入引脚处接收输入信号且确定所述输入信号是否具有超过阈值转换速率值的转换速率来提供静电放电保护。将具有超过所述阈值的转换速率的输入信号界定为静电放电(ESD)事件。响应于所述ESD事件而产生触发信号，响应于所述触发信号而激活分路。所述经激活分路重新引导所述输入信号远离内部电路。将所述分路维持于经激活状态中直到已将所述ESD事件放电。在另一实施例中，确定及界定所述输入信号是否包含ESD事件的方法涉及确定所述输入信号是否超过与第一 RC时间常数相关联的阈值转换速率。响应于此ESD事件，产生触发信号，且还根据第二 RC时间常数将所述分路维持于经激活状态中直到已将所述ESD事件放电。所述实施例可经配置使得所述第一 RC时间常数响应于具有大于装置的标准通电转换速率的转换速率的输入信号。适合转换速率的实例是大于约50mV/ns的转换速率。当然，此仅为一个实例，且还可使用更大的转换速率阈值。在此些实施例中，可将所述分路维持于经激活状态中直到来自所述ESD事件的剩余电压小于所述内部电路的普通操作电压的约1.5倍。在下文陈述的以下详细说明中，更详细地描述本发明的这些及其它方面。
结合附图将更容易地理解以下详细说明，附图中图1是展示根据本发明原理的ESD保护电路的功能组件的功能框图。图2(a)是根据本发明原理的ESD保护电路的更详细示意性描绘。图2(b)是包括锁存器电路的ESD保护电路实施例的详细示意性描绘。图3(a)到图3(c)是根据本发明原理构造的一个实例性ESD保护电路的电路行为的图表描绘，以包括在ESD事件条件及标准通电条件下的电路行为。图4是根据本发明原理的形成于半导体封装上的ESD保护电路的视图。图5是图解说明本文中所描述的ESD保护电路的一个实施例的操作模式的流程图。应理解，在所述图式中，相似的参考编号标示相似的结构元件。此外，应理解，所述图中的描绘未必按比例绘制。
具体实施方式
已特别地关于某些实施例及其特定特征展示并描述本发明。应将在下文中所陈述的实施例视为说明性而非限制性。所属领域的技术人员应容易地明了可在形式及细节上做出各种改变及修改而不背离本发明的精神及范围。以下详细说明描述ESD保护装置及其使用方法的各种实施例。特定来说，本发明的实施例经配置以迅速地对具有非常高转换速率的ESD事件做出响应且维持电路保护达延长的时间周期，从而使得能够充分地重新引导非常高的电压远离受保护电路。虽然对ESD事件的抵抗力在很大程度上取决于正受保护的精密电路，但术语“过量电压”、“过量电流”、“ESD能量”、“ESD电荷”、“ESD电压”一般来说均描述“ESD事件”。将此些ESD事件不严格地描述为大得足以造成对需要ESD保护的敏感电路的损坏的短电压脉冲。图1描绘本发明的一个实施例的框图。本发明的装置实施例包括以操作方式与输入引脚11耦合的内部电路16。内部电路16包含将被保护以免受静电放电事件(“ESD事件”)影响以防止ESD损坏的电路。引脚11为例如接合垫或其它导电结构的导电触点。举例来说，所述引脚可经配置以用于与正电源(Vdd)四或其它外部输入连接。ESD保护电路10 以操作方式耦合于引脚11与内部电路16之间。此处所描绘的ESD保护电路10(12、13、15及任选地14)包括经配置以从引脚11 接收输入信号17的上升时间相依激活电路12。激活电路12经配置以在非ESD事件与实际ESD事件之间进行区分。对于包含ESD事件的输入信号17，激活电路12响应于所述ESD 事件而产生触发信号18。可将触发信号18传输到ESD耗散持续时间控制电路13，所述ESD 耗散持续时间控制电路13可经配置以将相关联ESD耗散电路15维持于活动状态中达延长的时间周期(一般来说，500ns或大于500ns)，从而使得能够将ESD事件放电而不损坏内部电路16。申请人指出ESD耗散持续时间控制电路13可补充有任选锁存器电路14，所述任选锁存器电路14可在面临于普通操作条件下产生的噪声条件时增强电路10稳定性。此锁存器电路14在一些配置中可为有利的，但未必是实践本发明所需的。在被激活时，ESD耗散持续时间控制电路13产生激活信号19并使其持续，所述激活信号19由ESD耗散电路 15接收。作为响应，ESD耗散电路15使ESD事件的能量分流而远离内部电路16。通常，将 ESD事件放电到负电源Vss或接地。此所描绘的实施例为说明性而非限制性，且可能有其它配置。普通的简单ESD保护电路仅包括耦合到分路的上升时间相依激活电路(或触发器电路)。当此些现有技术电路具有短RC时间常数时，其对ESD事件非常敏感且一般不受“误判”(即，在已发生非ESD事件时触发)困扰，但由于短时间常数，其不能够使分路电路保持开启足够长以将所述ESD能量放电。已证明其它较长RC时间常数电路对非ESD噪声事件及正常电路操作中固有的简单电压尖峰过于敏感。由于这些问题，需要经改进的ESD电路。设计要求是需要对ESD事件具有不断增加的抵抗力的ESD保护电路。此要求随着 ESD电压电平上升而越来越成问题。此对于非常大的ESD事件尤其成问题。举例来说，一个此种事件可对应于ESD事件的人体模型。在描述HBM ESD事件的一个实例中，ESD电流可总计为3. 33安㈧，与经由1500欧电阻器放电的IOOpF电容器上的5000伏(ν)相关联。 此些电流及电压有可能足以造成对内部电路的场效应晶体管(及其它电路元件)的严重损坏。如此高的电压对于现有ESD保护技术非常棘手。发明人尤其提出ESD保护电路的实施例，其选择性响应于ESD事件且具有延长的耗散周期，从而使得能够将ESD事件无害地放电而不损坏内部电路。举例来说，本发明的实施例可经构造以将分路维持活动达至少500ns。在一个特定实施方案中，图2(a)描绘根据本发明原理构造的ESD电路的一个特定实施例的选定细节。首先，所述ESD保护电路包括上升时间相依激活电路12(以虚线展示)。此电路配置有非常短的RC时间常数。在一个实施方案中，可将所述时间常数配置为40纳秒(ns)或小于40纳秒。因此，电路12能够在于实际ESD事件与由于普通电路操作所致的电压变化之间实现良好选择性的情况下迅速地对ESD事件做出响应。特定来说，此电路可在普通斜升电压与ESD事件之间进行区分。在一个实施例中，上升时间相依激活电路12配置有布置为转换速率检测器21的 RC电路。检测器21与输入引脚11 (及Vdd轨道)耦合且与触发器电路22耦合。在一些实施例中，转换速率检测器21包含与相关联电容器C1 (或其它电容性电路元件)串联布置的至少一个(但通常多个)电阻器R1 (或其它电阻性元件)。所布置的检测器电路经配置以检测输入引脚处的输入信号的转换速率，当输入信号的转换速率大于第一阈值时，检测器接着将所述输入信号识别为ESD事件。在一个实例中，所检测的转换速率大于系统的普通电力斜升的转换速率。在一个实例性系统中，特别有用的阈值为或大于50毫伏/纳秒(mV/ ns)。其它实施例可取决于(举例来说)斜升转换速率而应用不同的阈值。因此，节点25 处的电压作为致动信号输入到触发器电路22(通常包含反相器电路，例如I1)中。取决于引脚11处所发生的事件的类型，反相器电路I1的输出18可变化。然而，注意，R1C1具有非常短的时间常数。因此，“高”信号18紧密遵循引脚11处的电压且具有非常短的持续时间。此短“高”信号18接通T1，其起始耗散持续时间电路13的操作，且由于21 的短RC常数，此后不久信号18便下降。在本发明的一些实施例中，反相器I1具有在Vdd电压的25%到50%的范围中的切换电压。因此，对于3V系统，适合切换电压在约IV到1.5V 的范围中。类似地，对于5V系统，切换阈值的范围为约1. 5V到2. 5V。在ESD保护电路10的下一级中的是耗散持续时间控制电路13。持续时间控制电路 13包括与上升时间相依激活电路12的反相器I1耦合的晶体管电路T1 (例如，IGFET、M0SFET 等)。晶体管T1以操作方式与并联布置的一组电容性元件C2及电阻性元件民耦合。且还与反相器I2耦合。反相器12的输出直接输入到耗散电路15中或输入到任选锁存器中，所述任选锁存器接着与耗散电路15耦合。更详细地，节点27布置于并联的电容器C2及电阻器&与第二反相器I2之间。此反相器I2的操作选择性地产生激活信号19，在一些情况下，激活信号19可持续达延长的时间周期(例如，500ns或长于500ns)。此延长的周期是由于13的较长时间常数所致。因此， 反相器I2的输出28 (且在最简单情况下为19)可使分流晶体管Td接通达延长的时间周期 (例如，足以使ESD能量放电)。值得指出的是，ESD耗散持续时间控制电路13的RC时间常数τ 2比上升时间相依激活电路12的RC时间常数τ 大得多。此使得激活信号19能够具有长得多的持续时间，其延长了耗散电路15保持开启的时间周期。此形成更长的耗散周期，从而使得耗散电路15能够使ESD能量分流或重新引导其而远离受保护内部电路16。在典型实例中，τ2通常比T1大约11倍，且可取决于内部电路16的ESD保护需要及可能遭遇的预期ESD事件的性质而长得多。在一个典型实例中，T1为约40ns或少于40ns，且τ2为约500ns或多于500ns (通常在约500ns到2微秒(μ s)的范围内)。因此，根据本发明的原理，具有大于12、15、20或甚至大于20的τ 2/ τ i比率的ESD保护电路具有效用。参考图3(a) ,3(b)及图2(a)图解说明一个此种电路的实例性操作模式的更详细解释。图3(a)是绘制所描绘电路的选定点处的电压随时间而变的图表。在此描绘中，所述电压与ESD事件相关联。举例来说，所描绘的放电为人体模型(HBM)放电。本发明的实施例尤其适合于将此类型的ESD事件放电。垂直轴301以伏(V)为单位划分，且水平轴302 以纳秒(ns)为单位表示时间(t)。将引脚11处的ESD事件描绘为时间变化电压曲线311。 举例来说，此可为在封装外部所施加的8000伏(8kV)(或其它)ESD事件，但本发明的ESD 电路对任一 ESD事件均做出类似反应。展示引脚11处的初始电压尖峰及最大电压311。另外，展示节点25处的电压。所描绘的ESD事件在少于约40ns中达到最大电压(在此实例中为约4.5V)。此完全超过针对本发明的一些实施例设计的50mV/ns阈值。此些事件可具有更慢或更快的上升时间及更低的最大电压，但仍极具破坏性。然而，发明人认为50mV/ns 阈值足以应付各种各样的ESD事件。还描绘，曲线312绘制节点25处的紧密遵循引脚电压311的电压。如所描绘，此处的电压略微落后于引脚11的电压，但也响应于ESD事件而快速上升。节点25处的电压用作到反相器I1中的输入。反相器I1经设定使得在节点25处的电压超过预定义的阈值电压值时，其将25处的信号“反相”。此处，在此实例中，反相器I1经设定以在约1. 5V的输入电压(曲线312)下翻转。因此，当节点25处的电压达到1. 5V时(参见曲线312)，反相器 I1的输出18切换且变为“低”(参见曲线313)。因此，引脚11电压在低得足以防止对电路 16的破坏的约4. 5V下形成尖峰。可将这些阈值设定为任一所要电平，但如上文所指示，此主要由将受保护的内部电路16的需要决定。所述点是反相器I1在使得电路10能够使ESD 能量分流而远离受保护电路16的电压处翻转的点。为了扼要重述，展示引脚电压11 (曲线311)、节点25电压(曲线312)及反相器I1 的输出(由曲线313)。因此，在ESD事件期间，反相器I1的输出18(曲线313)随11处的 ESD事件(曲线311)快速上升且特征在于当反相器I1响应于1. 5V的输入25 (其翻转反相器I1的状态)而变为低时在时间323处极其快速地下降。因此，输出18随着ESD事件开始而变为“高”。此短暂地“接通”晶体管T1，之后输出18在323处切换成低，此“切断” 1\。 当1\ “接通”时，节点27变为“低”，如曲线314所示。一旦27处的电压变为“低”，其即由于持续时间控制电路13的长RC时间常数τ 2而保持“低”达延长的时间周期(即使在到T1 中的输入返回到“低”之后)。举例来说，电压27在ESD事件期间首先上升(曲线314)，但并未高得足以翻转反相器I2 (经设定以在约(举例来说)1. 5V处翻转)，且接着在T1接通时变为“低”(例如，曲线314，在时间323处)。27处的电压保持低达延长的时间周期(例如，1 μ s或其它预定时间周期，通常大于500ns)。另外，在引脚11处的ESD能量大致被耗散(曲线311)时，且接着节点27处的电压随着引脚11处的电压(曲线311)在ESD事件后时间周期期间(此处，举例来说，在约1 μ s之后，如在3Μ处)稳定下降而追踪引脚11 处的电压。节点27作为到反相器I2的输入操作，其驱动耗散电路15的分流晶体管Td。反相器I2可经设定使得任一所要电平为“低”，但在此所描绘的实例中，低为小于1. 5V(参见曲线314)。由于节点27 (曲线314)降“低”且保持低达延长时间的时间周期，因此到反相器I2的输入保持低达延长的时间周期。因此，反相器I2的输出观为“高”且由于持续时间控制电路13的长RC时间常数τ 2而持续为高达延长的时间周期。参考图3(b)，展示反相器I2的延长的“高”输出观。曲线315展示输出观遵循引脚11处的电压(曲线311)。接着将此“高”输入到耗散电路15的分流晶体管Td中。晶体管Td经配置使得其保持接通足够长以耗散ESD能量。一般来说，在少到500ns的时间内即可实现有效耗散，但还可将所述电路设定为达更长的周期。此实际上由持续时间控制电路 13的Ii2C2时间常数τ2确定。在典型实例中，晶体管Td的“接通”电压可经设定使得其在接收到约0.4V到0.6V的范围(取决于应用)中的电压时“接通”，然而，此并非是关键的。此将与非ESD电压事件的电路行为形成对比。在一个此种实例中，参考图3(c)及图2(a)描述通电时的标准斜升电压。图3(c)是绘制在正常供电斜升期间的电压的图表。所述图表绘制随时间而变的电压。在此描绘中，电压与标准事件相关联。举例来说，所描绘的斜升在约IOOns到105ns 中高达5V。此提供引脚11处的小于50mV/ns的上升时间。因此，斜升电压的转换速率小于针对转换速率检测器21的操作而设定的阈值(例如，50mV/ns)。指出可将检测器21的转换速率阈值设定为任一所要水平是重要的。其通常与给定电路的普通斜升电压的转换速率相匹配。因此，本发明的实施例对转换速率非常敏感且可在将转换速率阈值设定为所要水平的情况下设定。返回到图3(c)，垂直轴331以伏(V)为单位划分，且水平轴332以纳秒(ns)为单位表示时间(t)。引脚11处的电压由电压曲线341反映。另外，展示节点25处的电压(曲线342)。节点25处的电压(342)以略微落后的方式追踪引脚11电压(341)。因此，11处及25处的电压以相对受控制的速率变为高且保持高。此与在ESD事件期间的引脚11形成对比，在所述ESD事件中，所述电压非常迅速地变为“高”，但接着快速下降。因此，21的转换速率相依性使得电路12能够选择性地响应于ESD事件而对于非ESD事件不触发。因此， 不同于在ESD事件期间，在斜升期间，引脚11及节点25达到最大电压(在此电路中为5V) 且接着保持高。将来自节点25的此电压(曲线34 输入到I1中。因此，在短上升周期之后，将I1的输出驱动成低，如曲线343所示。21的转换速率阈值经设定以使得能够在ESD 与所描绘的斜升电压曲线之间进行区别。因此，如在曲线343中所示，反相器I1的输出18 上升小的量(小于约500 μ V)且接着下降。在任一情况下，电压(曲线343)均不足以接通晶体管1\。由于Tl保持“关断”，因此节点27处的电压遵循引脚11处的电压从而界定曲线 344。因此，节点27处的电压非常类似于引脚11的曲线341。节点27作为到反相器I2的输入操作，在省略锁存器14的情况下，所述反相器I2提供直接输入到耗散电路15的分流晶体管Td中的输出观。因此，在斜升期间，到反相器I2的输入(曲线344)上升为高且保持高。因此，反相器I2产生保持相对低的输出观。此由曲线345展示，其上升小的量(小于500μν，其不将反相器I2翻转为“高”)且接着下降，借此以“低”连续操作。在任一条件中，此输出观均不接通晶体管Td。因此，28处的低使晶体管Td保持关断，且因此引脚11处的电压输入到内部电路16中而不分流到低轨道24。发明人描述数个添加的实施例。举例来说，内部保护电路可用于保护反相器I1U2 及其相关联电路。在一种方法中，上升时间相依激活电路12可包括任选保护电路P1，其可用于在节点25处的电压太高的情况下保护反相器I1免受过载的影响。一旦节点25处的电压超过保护电路P1的击穿电压，所述电压即被向下分流到Vss线24。在一个实例中，保护电路P1包含一个或一个以上晶体管，所述一个或一个以上晶体管经配置使得保护电路P1具有在7V或大于7V的范围中的击穿电压。在一个实例中，保护电路P1包含具有8V的击穿电压的CMOS晶体管。另外，持续时间控制电路13可包括另一任选保护电路P2，其可用于在节点25处的电压太高的情况下保护反相器I2免受过载的影响。一旦节点25处的电压超过保护电路P2 的击穿电压，所述电压即被向下分流到Vss线M。此保护电路P1可包含一个或一个以上晶体管，所述一个或一个以上晶体管经配置使得保护电路P1具有在7V或大于7V的范围中的击穿电压。此外，发明人指出可借助任选锁存器电路14来增强耗散持续时间电路13。本发明的一些实施例不需要锁存器14，但此些锁存器可用于提供高度有用的实施方案。专利权所有人指出可使用锁存器14来增强在图2(a)中所描述的前述实施例。在图2(b)中，将任选锁存器14的实施例展示为并入到所述电路中。简单地说，包括锁存器14以在普通操作条件下维持稳定性。所述锁存器经配置以将锁存器输出19维持为“低”，借此使分流晶体管Td 在正常操作期间保持关断。此在“有噪声的”操作环境中尤其有用。在一种实例性情况下， 于正常操作期间，内部电路不时地从电力线Vdd汲取电力。此可在Vdd处导致瞬时电压下降， 此下降可模仿类ESD事件。所述锁存器可通过使用具有高切换阈值的反相器42来提供稳定性。举例来说，所述切换阈值可为Vdd的60%到80%。在本实例中，对于3V系统，所述切换阈值可为(举例来说)2. OV到2. 2V。此意味着可导致反相器I2的状态改变以致使其瞬时变为“高”(例如，小电压变化或在短时间周期内)的电压改变将不会翻转反相器42。因此，反相器42维持其状态(通常为高)，直到充足电压改变事件操作以使其改变。然而，对于“真实"ESD事件，从I2输出观大的电压(参见图3(b)的曲线315)。此输出足以翻转设定有相当高的切换阈值(例如，在2.0伏到2.5伏的范围中)的锁存器反相器42。因此，反相器42将针对真正ESD事件而不针对在普通操作期间轨道四上的电力瞬态波动切换。在典型实施例中，所述ESD保护电路操作耗散电路15使得其保持操作以使ESD能量分流达足以将ESD事件放电而不损坏内部电路16的时间量。举例来说，所述ESD保护电路可经配置以将所述ESD事件放电降低到内部电路16的正常操作电压的约1. 5倍的安全容限电压。举例来说，对于具有三伏(3V)正常操作电压的内部电路，ESD保护电路10操作以将ESD电压放电降低到约4. 5V。在具有5V正常操作电压的内部电路的情况下，ESD保护电路10操作以将ESD电压放电降低到约7. 5V。当然，这些并非是一成不变的限制，而是一些实施例的性能参数的粗略准则。因此，取决于情形，将要求ESD保护电路有不同放电电平及放电速率。一般来说，ESD保护电路10经配置以在约500ns内耗散ESD能量。然而，此些装置10可经配置以在少到200ns内耗散所述能量。然而，在大多数情况下，所述ESD保护电路经配置以取决于电路10元件的精密配置而在约500ns到2 μ s (或甚至长于2 μ s)的时间范围中使所述ESD能量分流到安全电平。申请人:提供ESD保护电路10的电路元件的一些代表值。举例来说，上升时间相依激活电路的RC时间常数通常经配置使得τ工=R1C1小于40纳秒。另外，ESD保护电路10 经配置使得τ 2 = R2C2大于约600纳秒。在此实施方案中，比率τ 2/ τ工大于约15。当然， 所提议的数字与许多可能实施方案中的仅一者相关。在另一常见实施方案中，τ工可在50ns到IOOns的范围中，其中τ 2 = R2C2在约800纳秒到1200纳秒的范围中。较长的τ 2实现较长的耗散时间。而较短的T1实现对实际ESD事件的较大敏感性而在正常操作条件下不进行多余的假触发。图4提供并入有本发明的ESD保护电路的半导体装置封装的示意图。封装30包括衬底31，使用所属领域的技术人员已知的半导体处理及制作技术在所述衬底上形成并连接电路元件。所述电路元件可包括与ESD保护电路10及内部电路耦合的输入引脚11。通常，借助经布置以吸收ESD能量中的一些能量的大电容器来增强引脚11，接着在更加延长的时间周期内将这些能量传输到电路16。正是此电压通常被施加到引脚11。装置30通常囊封32于模制帽或其它囊封结构中。虽然以上实例提供根据本发明原理构造的数个范例装置实施例，但决不应将其解释为限制本发明的范围。如此，可根据本发明原理构造许多值及配置。图5描述用于向受保护电路提供ESD保护的方法实施例。所述方法包含以下操作系列。在电路输入(例如，输入引脚)处接收输入信号(操作401)，所述电路输入耦合到 ESD保护电路及将被保护以免受ESD事件影响的内部电路。此输入信号可来自若干个源。 其可为标准输入信号或能够损坏所述内部电路的ESD事件。做出关于所述输入信号是ESD 事件还是某一其它事件的确定(操作40；3)。一般来说，将具有超过预定阈值的转换速率的输入信号识别为ESD事件。在一个实例中，有用转换速率阈值为在约50到200mV(毫伏)/ 纳秒的范围中的值。一般来说，对于所讨论的系统，将阈值设定为超过标准斜升转换速率的转换速率。一旦将输入信号识别为ESD事件(操作405)，即产生触发信号(操作407)。此触发信号可由本发明的一些实施例的上升时间相依激活电路产生。此触发信号可为短暂信号，其与短时间RC时间常数相关联地迅速耗散，而所述短时间RC时间常数与上升时间相依激活电路相关联。因此，所述触发信号非常快速地以脉冲方式接通及关断，借此避免假触发。响应于所述触发信号，激活控制电路。所述控制电路激活分流电路。因此，重新引导由 ESD事件产生的能量远离受保护电路，从而防止对所述电路的损坏(操作409)。所述重新引导可为去往接地或负电力线。通常，此重新引导可通过本发明的一些实施例的ESD耗散电路15实现。另外，只要所述重新引导将所述ESD事件选路成远离所述受保护电路，其即为适合的。此电路15可由ESD耗散持续时间控制电路的实施例激活。另外，将所述重新引导维持达延长的周期，直到已从所述ESD事件放电充足能量以防止对所述电路的损坏(操作411)。举例来说，在激活所述分流电路之后，所述控制电路即刻将所述分路维持于操作中达与所述控制电路的RC时间常数相关联的延长的时间周期。由于所述控制电路的RC时间常数比触发器电路的RC时间常数长得多，因此所述分路保持于操作中的时间远长于原本在仅有触发器电路的情况下所保持的时间。此延长的时间周期使得能够经由所述分流电路将充足能量放电以保护所述内部电路免受损坏。此发明性ESD保护电路的额外优点是其比现有技术的“突返”ESD保护装置更能容忍工艺变化。因此，其行为更具可预测性且装置更具可制造性。另外，所述发明性装置较小。此外，当与所谓的“主动分路网络”(还称为“主动切换网络”或“基于轨道的网络”)相比时，所述发明性装置提供某些优点。如同突返装置一样，此些电路中的工艺变化可导致不可预测的响应，而所述响应可导致损坏受保护电路的过多电流或过电压。此外，本发明ESD 保护电路不需要大多数现有技术保护电路所需的大量且耗时的测试检验程序。此外，所述发明性电路远比可编程ESD保护电路简单。出于这些及其它原因，目前描述的发明具有胜过当前工艺水平的许多优点。因此，所描述的发明克服短RC时间常数电路中固有的问题(S卩，不足的耗散时间) 且还克服长RC时间常数电路中固有的问题(即，在正常操作条件下电路的假触发)。其使用极其简单的电路实现此任务，且选定实施例甚至不需要锁存器即可提供经改进的ESD性能。已特别地关于某些优选实施例及其特定特征展示并描述了本发明。然而，应注意， 以上所描述的实施例打算描述本发明的原理，而非限制其范围。因此，如所属领域的技术人员容易地明了，可在形式及细节上做出各种改变及修改，此并不背离权利要求书中所陈述的本发明精神及范围。所属领域的技术人员将明了且可做出其它实施例及所描绘实施例的变化形式，此并不背离以上权利要求书中所界定的本发明精神及范围。举例来说，关于 ESD保护装置揭示了上升时间相依激活电路及ESD耗散持续时间控制电路。然而，这些电路可与需要阈值检测及持续激活信号的大致任一电路一起使用，其中所述持续激活信号延长超过通过所述激活电路的RC时间常数所实现的时间。此外，除非明确地阐明，否则权利要求书中对单数形式的元件的提及并非打算意指“一个且仅一个”，而是“一个或一个以上”。 此外，可在无本文中未具体揭示的任一元件的情况下实践在本文中以说明方式揭示的实施例。
权利要求
1.一种静电放电(ESD)保护电路，其通过耗散与至少一个输入引脚处的ESD事件相关联的能量来保护具有所述输入引脚的内部电路，所述ESD保护电路包含上升时间相依激活电路，其用于检测在所述输入引脚处供应的输入信号的转换速率， 其中当激活电路确定所述输入信号的所述转换速率大于第一阈值时，则所述输入信号为所述ESD事件，且所述激活电路根据与所述激活电路的所述电路相关联的第一时间常数产生短时间周期的触发信号，且对于具有小于所述第一阈值的转换速率的输入信号，则不产生触发信号；耗散持续时间控制电路，其耦合到所述上升时间相依激活电路及ESD耗散电路，所述持续时间控制电路响应于从所述上升时间相依激活电路接收的所述触发信号而被激活以产生激活信号，所述激活信号激活所述ESD耗散电路且根据与所述控制电路相关联的第二时间常数控制所述耗散电路保持活动的时间长度，所述第二时间常数比所述第一时间常数长，从而致使所述耗散电路保持活动足够长以使得所述输入信号能够充分放电；及所述ESD耗散电路，其耦合到所述持续时间控制电路，其中所述ESD耗散电路通过激活所述耗散电路中的分路来对从所述持续时间控制电路接收的所述激活信号做出响应，借此使与所述ESD事件相关联的所述能量分流而远离所述内部电路，所述ESD耗散持续时间电路通过以下操作来进一步对所述激活信号做出响应维持与所述ESD事件相关联的所述能量的所述分流达一时间周期，直到使充足量的与所述ESD事件相关联的所述能量分流而远离所述内部电路，借此保护所述内部电路免受所述ESD事件的影响。
2.根据权利要求1所述的静电放电(ESD)保护电路，其中所述保护电路经构造而不具有锁存器电路。
3.根据权利要求1所述的ESD电路，其中所述上升时间相依激活电路的第一RC时间常数小于约50纳秒；且其中所述ESD耗散持续时间控制电路的第二 RC时间常数大于所述第一时间常数。
4.根据权利要求3所述的ESD电路，其中所述上升时间相依激活电路的所述第一RC时间常数小于约40纳秒；且其中所述ESD耗散持续时间控制电路的所述第二 RC时间常数大于约400纳秒。
5.根据权利要求3所述的ESD电路，其中当所述输入信号转换速率超过设定为50毫伏 /纳秒的所述第一阈值时，所述上升时间相依激活电路产生所述触发信号。
6.根据权利要求1所述的ESD电路，其中所述ESD耗散持续时间控制电路经配置以将所述耗散电路维持于活动模式中，直到将所述输入信号放电到所述内部电路的普通操作电压的约1.5倍的电压电平。
7.根据权利要求1所述的ESD电路，其中所述ESD耗散持续时间控制电路进一步包括锁存器电路，所述锁存器电路用以在经受由于普通操作条件而持续的噪声时保持所述ESD 电路的稳定性。
8.根据权利要求1所述的ESD保护电路，其中所述ESD保护电路被集成到集成电路封装中，所述集成电路封装包含衬底；电力引脚、ESD保护电路及所述内部电路，其全部布置于所述衬底上；所述电力引脚以操作方式与装置的内部电路耦合且与所述ESD保护电路耦合，使得当施加到所述输入引脚的输入信号包含ESD事件时激活所述ESD保护电路。
9.根据权利要求8所述的ESD保护电路，其中所述电力引脚进一步耦合到电容器，所述电容器吸收所述初始ESD事件且缓慢地将所述ESD能量耗散到所述ESD保护电路中。
10.一种IC装置，其包含 输入引脚；内部电路，其与所述输入引脚耦合；及静电放电(ESD)电路，其以操作方式与所述输入引脚及所述内部电路耦合且经布置以保护所述内部电路免受过量电压尖峰的影响，所述ESD电路包含触发器电路，其具有小的第一 RC时间常数，当所述引脚处的输入信号超过第一转换速率阈值时，所述小的第一 RC时间常数使得所述触发器能够激活分路；分路电路，当所述输入信号超过所述第一转换速率阈值时，所述分路电路由所述触发器激活，所述经激活分路重新引导所述输入信号远离所述内部电路；及分路持续时间电路，其具有较大的第二 RC时间常数，所述较大的第二 RC时间常数经配置以将所述分路维持于经激活条件中超过由所述触发器电路的所述第一 RC时间常数指定的时间，借此使得所述持续时间电路能够将所述分路电路维持活动达足以将ESD事件放电到将不损坏所述内部电路的程度的时间周期。
11.根据权利要求10所述的IC装置，其中所述分路持续时间电路包括锁存器电路，所述锁存器电路经配置以在经受普通操作条件的噪声时增加所述ESD电路的稳定性。
12.根据权利要求10所述的IC装置，其中所述触发器经配置以在电力输入引脚处发生静电放电事件时激活所述分路，但在所述输入信号为既定输入信号时不激活所述分路。
13.根据权利要求12所述的IC装置，其中所述既定信号为通电时的电压涌入。
14.根据权利要求10所述的IC装置，其中所述分路持续时间电路将所述分路维持于经激活条件中直到来自所述输入信号的电压减小到所述内部电路的正常操作电压的约1. 5 倍的电平。
15.一种为电路装置提供静电放电保护的方法，所述装置包括与输入引脚耦合的内部电路，所述方法包含以下操作在输入引脚处接收输入信号；确定所述输入信号是否具有超过界定ESD事件的阈值转换速率值的转换速率； 对于具有超过所述阈值的转换速率的输入信号 响应于所述ESD事件而产生触发信号；响应于所述触发信号而激活分路，所述经激活分路重新引导所述输入信号远离所述内部电路；及将所述分路维持于经激活状态中直到已将所述ESD事件放电；且对于具有超过所述阈值的转换速率的输入信号将所述分路维持于非活动状态中，使得其不重新引导所述输入信号远离所述内部电路。
16.根据权利要求15所述的方法，其中进行以下操作根据经选择以识别ESD事件的第一 RC时间常数，完成确定所述输入信号是否超过所述阈值转换速率值；根据所述第一 RC时间常数，完成响应于所述ESD事件而产生触发信号；及根据使得所述分流能够继续直到将所述ESD事件充分耗散的第二 RC时间常数，完成将所述分路维持于经激活状态中直到已将所述ESD事件放电。
17.根据权利要求16所述的方法，其中所述第一RC时间常数响应于具有大于所述装置的标准通电转换速率的转换速率的所述输入信号。
18.根据权利要求15所述的方法，其中所述第一RC时间常数响应于具有大于50毫伏 /纳秒的转换速率的所述输入信号。
19.根据权利要求15所述的方法，其中所述将所述分路维持于经激活状态中包含将所述分路维持于经激活状态中直到将ESD能量耗散到其中剩余的电压小于所述内部电路的普通操作电压的约1. 5倍的电平。
20.根据权利要求16所述的方法，其中所述第一RC时间常数小于约40纳秒且所述第二 RC时间常数大于约500纳秒。
全文摘要
本发明的方法及装置包括一种静电放电(ESD)保护电路。此电路包括上升时间相依激活电路，所述上升时间相依激活电路能够检测输入信号的转换速率且能够确定所述输入信号的所述转换速率是否大于阈值。对于ESD事件，所述激活电路产生触发信号。另外，所述激活电路与ESD耗散持续时间控制电路耦合，所述ESD耗散持续时间控制电路进一步与ESD耗散电路耦合。此布置使得所述持续时间控制电路能够由所述触发信号激活，所述持续时间控制电路通过产生激活信号来做出响应，所述激活信号激活所述ESD耗散电路且控制所述耗散电路保持活动的时间长度。所述ESD耗散电路包括重新引导ESD能量远离受保护内部电路的分路。所述ESD耗散持续时间电路进一步经配置以维持所述能量的分流达足以将所述ESD能量放电而不损坏所述受保护电路的时间周期。
文档编号H02H9/04GK102257731SQ200980151299
公开日2011年11月23日 申请日期2009年12月9日 优先权日2008年12月18日
发明者理查德·J·K·洪 申请人:桑迪士克股份有限公司