具多功能电源控制芯片接脚的控制电路及侦测电路的制作方法

文档序号:7315700阅读:252来源:国知局
专利名称:具多功能电源控制芯片接脚的控制电路及侦测电路的制作方法
技术领域
本实用新型涉及一种电源控制芯片(power control integrated circuit),特别是关于一种整合多种功能于一电源控制芯片接脚的控制电路及侦测电路。
背景技术
近年来,因能源危机及环保概念抬头,各国除积极开发新的替代能源,并严格规定电器的转换效率及空载待机能耗。此外,在系统保护方面,也要求需具完整的保护功能,以提高系统的安全性,此意味着电源控制芯片需增加额外的接脚来支持保护功能,造成电源控制芯片封装成本的增加。图1是现有架构下的电源控制芯片,其第一接脚为致能/禁能接脚EN/DIS,用以控制整个系统在致能/禁能(enable/disable)模式之间转换,在系统空载时禁能该控制芯片以降低待机能耗。若要加入过电压及过温度等保护功能,则控制芯片需额外增加保护接脚PRO,如此将使芯片从八支接脚变为十支接脚,因而需使用较大的封装, 增加系统成本支出。因此,如何以有限的接脚数达到降低待机能耗与支持保护功能即为一项关键技术。

实用新型内容本实用新型的目的之一,在于提出一种整合多种功能于一电源控制芯片接脚的控制电路及侦测电路。根据本实用新型,一种整合多种功能于一电源控制芯片接脚的控制电路包括一致能/禁能开关连接于该接脚及一第一电压端之间;一稽纳二极管逆向连接于一电压源及该接脚之间,其具有一崩溃电压;一第一电阻与该稽纳二极管串联于该接脚及该电压源之间;一热敏电阻连接于该接脚及一第二电压端之间,其具有一负温度系数;一电流源连接该接脚;以及一侦测电路连接该接脚,其监测该接脚的电压以触发禁能信号、过电压信号或过温度信号。优选地,该致能/禁能开关包括一晶体管。优选地,该第一电压端是一接地端。该第二电压端是一接地端。优选地,该控制电路更包括一第二电阻与该热敏电阻串联于该接脚及该第二电压端之间。优选地,该第二电压端是一接地端。优选地,该电流源包括一定电流源。优选地,该电流源在该电源控制芯片的内部。 优选地,该电流源在该电源控制芯片的外部。优选地,该侦测电路包括第一比较器比较该接脚的电压和第一电压门坎值,以产生该禁能信号;第二比较器比较该接脚的电压和第二电压门坎值,以产生该过电压信号; 以及第三比较器比较该接脚的电压和第三电压门坎值,以产生该过温度信号。优选地,该侦测电路更包括一抗突波脉冲器连接该第一比较器,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号。优选地,该侦测电路更包括一逻辑闸因应该过电压信号产生一闭锁信号。优选地,该侦测电路更包括一抗突波脉冲器连接该第二比较器,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号。优选地,该侦测电路更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。优选地,该侦测电路更包括一逻辑闸因应该过温度信号产生一闭锁信号。优选地,该侦测电路更包括一延迟器连接该第三比较器,在该过温度信号持续一段延迟时间后再释放该过温度信号。优选地,该侦测电路更包括一逻辑间连接该延迟器,以产生一闭锁信号。另外,本实用新型还提供一种整合多种功能于一电源控制芯片接脚的侦测电路, 包括第一比较器连接该接脚,比较该接脚的电压和第一电压门坎值,据以触发一禁能信号;第二比较器连接该接脚,比较该接脚的电压和第二电压门坎值,据以触发一过电压信号;以及第三比较器连接该接脚,比较该接脚的电压和第三电压门坎值,据以触发一过温度信号。 优选地,该侦测电路更包括一抗突波脉冲器连接该第一比较器,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号。优选地,该侦测电路更包括一逻辑闸因应该过电压信号产生一闭锁信号。优选地,更包括一抗突波脉冲器连接该第二比较器,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号。优选地,更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。优选地,该侦测电路更包括一逻辑闸因应该过温度信号产生一闭锁信号。优选地,该侦测电路更包括一延迟器连接该第三比较器,在该过温度信号持续一段延迟时间后再释放该过温度信号。优选地,更包括一逻辑闸连接该延迟器,以产生一闭锁信号。本实用新型的电源控制芯片,其无需另外增加保护接脚,仅使用原有的致能/禁能接脚EN/DIS即可支持致能/禁能模式及过电压与过温度等保护功能,因而无需使用较大的封装,可以降低该电源控制芯片的封装成本,提升竞争力。

图1是现有架构下的电源控制芯片;图2是根据本实用新型的电源控制芯片;以及图3是根据本实用新型的控制电路的实施例。
具体实施方式
下面结合说明书附图对本实用新型的具体实施方式
做详细描述。图2是根据本实用新型的电源控制芯片,其无需另外增加保护接脚,仅使用原有的致能/禁能接脚EN/DIS即可支持致能/禁能模式及过电压与过温度等保护功能,因而无需使用较大的封装,可以降低该电源控制芯片的封装成本,提升竞争力。本实用新型所述具有多功能电源控制芯片接脚的控制电路,包括一致能/禁能开关连接于该接脚及一第一电压端之间;一稽纳二极管逆向连接于一电压源及该接脚之间,其具有一崩溃电压;一第一电阻与该稽纳二极管串联于该接脚及该电压源之间;一热敏电阻连接于该接脚及一第二电压端之间,其具有一负温度系数;一电流源连接该接脚; 以及一侦测电路连接该接脚,其监测该接脚的电压以触发禁能信号、过电压信号或过温度信号。
进一步地,该致能/禁能开关包括一晶体管。进一步地,该第一电压端是一接地端。进一步地,该第二电压端是一接地端。进一步地,所述的控制电路,更包括一第二电阻与该热敏电阻串联于该接脚及该第二电压端之间。进一步地,该第二电压端是一接地端。进一步地,该电流源包括一定电流源。进一步地,该电流源在该电源控制芯片的内部。进一步地,该电流源在该电源控制芯片的外部。进一步地,该侦测电路包括第一比较器比较该接脚的电压和第一电压门坎值,以产生该禁能信号;第二比较器比较该接脚的电压和第二电压门坎值,以产生该过电压信号;以及第三比较器比较该接脚的电压和第三电压门坎值,以产生该过温度信号。进一步地,该侦测电路更包括一抗突波脉冲器连接该第一比较器,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号。进一步地,该侦测电路更包括一逻辑闸因应该过电压信号产生一闭锁信号。进一步地,该侦测电路更包括一抗突波脉冲器连接该第二比较器,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号。进一步地,该侦测电路更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。进一步地,该侦测电路更包括一逻辑闸因应该过温度信号产生一闭锁信号。进一步地,该侦测电路更包括一延迟器连接该第三比较器,在该过温度信号持续一段延迟时间后再释放该过温度信号。进一步地,该侦测电路更包括一逻辑间连接该延迟器,以产生一闭锁信号。本实用新型所述整合多种功能于一电源控制芯片接脚的侦测电路,包括第一比较器连接该接脚,比较该接脚的电压和第一电压门坎值,据以触发一禁能
信号;第二比较器连接该接脚,比较该接脚的电压和第二电压门坎值,据以触发一过电压信号;以及第三比较器连接该接脚,比较该接脚的电压和第三电压门坎值,据以触发一过温
度信号。进一步地,所述的侦测电路,更包括一抗突波脉冲器连接该第一比较器,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号。进一步地,所述的侦测电路,更包括一逻辑闸因应该过电压信号产生一闭锁信号。进一步地,所述的侦测电路,更包括一抗突波脉冲器连接该第二比较器,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号。[0062]进一步地,所述的侦测电路,更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。进一步地,所述的侦测电路,更包括一逻辑闸因应该过温度信号产生一闭锁信号。进一步地,所述的侦测电路,更包括一延迟器连接该第三比较器,在该过温度信号持续一段延迟时间后再释放该过温度信号。进一步地,所述的侦测电路,更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。图3是根据本实用新型的控制电路的实施例,其将保护模式整合进控制芯片的致能/禁能接脚EN/DIS。此实施例利用一光耦合器(optocoupler) 10、一稽纳(kner,又称齐纳)二极管D2、一负温度系数热敏电阻(NTC) 12及两电阻R1、R2,于控制芯片外部连接于接脚EN/DIS,再由控制芯片内部提供电流源14,并由侦测电路16侦测接脚EN/DIS的电压。利用侦测电路16中的比较器18、20、22,即可提供降低待机损耗及过电压与过温度等保护功能。光耦合器10包含晶体管Ql当作致能/禁能开关连接于接脚EN/DIS及一电压端之间,在此实施例中,该电压端是接地端。当系统正常运作时,光耦合器10的晶体管Ql截止,稽纳二极管D2因逆接于电源端VDD及接脚EN/DIS之间而无法导通,电阻Rl与稽纳二极管D2串联于接脚EN/DIS及电压源VDD之间以限制电流从电源端VDD流向接脚EN/DIS。 具有负温度系数的热敏电阻12连接于接脚EN/DIS及一电压端之间,较佳者,更包括电阻R2 与热敏电阻12串联于接脚EN/DIS及该电压端之间,在此实施例中,该电压端是接地端。电流源14连接接脚EN/DIS,较佳者,电流源14是定电流源。电流源14提供的电流I流经电阻R2及热敏电阻12,因而在接脚EN/DIS产生电压。当系统空载时,光耦合器10中的发光二极管Dl导通晶体管Ql而将接脚EN/DIS的电压拉低,此时比较器18侦测到接脚EN/DIS 的电压低于电压门坎值VDisable而触发禁能信号。较佳者,更包含抗突波脉冲(deglitch) 器M先拦住该禁能信号,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号,以防止比较器18产生的突波影响判断。禁能信号使控制芯片进入禁能模式以降低待机能耗。 当电源端VDD的电压高于稽纳二极管D2的崩溃电压时,稽纳二极管D2崩溃使得接脚EN/ DIS的电压上升,此时比较器20侦测到接脚EN/DIS的电压高于电压门坎值Vwp而触发过电压信号。较佳者,更包含抗突波脉冲器26先拦住该过电压信号,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号,以防止比较器20产生的突波影响判断。当发生温度过高时,由于热敏电阻12具有负温度系数,其电阻值因温度上升而降低,进而使接脚EN/ DIS的电压下降,当比较器22侦测到接脚EN/DIS的电压低于电压门坎值Vrap时便触发过温度信号。较佳者,更包含延迟(delay)器观先拦住该过温度信号,在该过温度信号持续一段延迟时间后再释放该过温度信号。较佳者,更包含逻辑闸因应过电压信号或过温度信号产生闭锁信号。在此实施例中,该逻辑闸是或门30,其在有过电压信号或过温度信号时产生闭锁信号,使控制芯片进入闭锁模式,此后需要使用者重新启动系统,或是由芯片自己计时自动重新启动,才会使控制芯片脱离闭锁模式,因而达到对控制芯片的过电压及过电流保护功能。在其它实施例中,电流源14也可设置在控制芯片的外部,以上述相同的方式运作。以上,仅为本实用新型的较佳实施例,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应该以权利要求所界定的保护范围为准。
权利要求1.一种具多功能电源控制芯片接脚的控制电路,其特征在于,包括 一致能/禁能开关连接于该接脚及一第一电压端之间;一稽纳二极管逆向连接于一电压源及该接脚之间,其具有一崩溃电压; 一第一电阻与该稽纳二极管串联于该接脚及该电压源之间; 一热敏电阻连接于该接脚及一第二电压端之间,其具有一负温度系数; 一电流源连接该接脚;以及一侦测电路连接该接脚,其监测该接脚的电压以触发禁能信号、过电压信号或过温度信号。
2.如权利要求1所述的控制电路,其特征在于,该致能/禁能开关包括一晶体管。
3.如权利要求1所述的控制电路,其特征在于,该第一电压端是一接地端。
4.如权利要求1所述的控制电路,其特征在于,该第二电压端是一接地端。
5.如权利要求1所述的控制电路,更包括一第二电阻与该热敏电阻串联于该接脚及该第二电压端之间。
6.如权利要求5所述的控制电路,其特征在于,该第二电压端是一接地端。
7.如权利要求1所述的控制电路,其特征在于,该电流源包括一定电流源。
8.如权利要求1所述的控制电路,其特征在于,该电流源在该电源控制芯片的内部。
9.如权利要求1所述的控制电路,其特征在于,该电流源在该电源控制芯片的外部。
10.如权利要求1所述的控制电路,其特征在于,该侦测电路包括第一比较器比较该接脚的电压和第一电压门坎值,以产生该禁能信号; 第二比较器比较该接脚的电压和第二电压门坎值,以产生该过电压信号;以及第三比较器比较该接脚的电压和第三电压门坎值,以产生该过温度信号。
11.如权利要求10所述的控制电路,其特征在于,该侦测电路更包括一抗突波脉冲器连接该第一比较器,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号。
12.如权利要求10所述的控制电路,其特征在于,该侦测电路更包括一逻辑闸因应该过电压信号产生一闭锁信号。
13.如权利要求10所述的控制电路,其特征在于,该侦测电路更包括一抗突波脉冲器连接该第二比较器,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号。
14.如权利要求13所述的控制电路,其特征在于,该侦测电路更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。
15.如权利要求10所述的控制电路,其特征在于,该侦测电路更包括一逻辑闸因应该过温度信号产生一闭锁信号。
16.如权利要求10所述的控制电路,其特征在于,该侦测电路更包括一延迟器连接该第三比较器,在该过温度信号持续一段延迟时间后再释放该过温度信号。
17.如权利要求16所述的控制电路,其特征在于,该侦测电路更包括一逻辑间连接该延迟器,以产生一闭锁信号。
18.—种整合多种功能于一电源控制芯片接脚的侦测电路,其特征在于,包括 第一比较器连接该接脚,比较该接脚的电压和第一电压门坎值,据以触发一禁能信号;第二比较器连接该接脚,比较该接脚的电压和第二电压门坎值,据以触发一过电压信号;以及第三比较器连接该接脚,比较该接脚的电压和第三电压门坎值,据以触发一过温度信号。
19.如权利要求18所述的侦测电路,其特征在于,更包括一抗突波脉冲器连接该第一比较器,在该禁能信号持续一段抗突波脉冲时间后再释放该禁能信号。
20.如权利要求18所述的侦测电路,其特征在于,更包括一逻辑闸因应该过电压信号产生一闭锁信号。
21.如权利要求18所述的侦测电路,其特征在于,更包括一抗突波脉冲器连接该第二比较器,在该过电压信号持续一段抗突波脉冲时间后再释放该过电压信号。
22.如权利要求21所述的侦测电路,其特征在于,更包括一逻辑间连接该抗突波脉冲器,以产生一闭锁信号。
23.如权利要求18所述的侦测电路,其特征在于,更包括一逻辑闸因应该过温度信号产生一闭锁信号。
24.如权利要求18所述的侦测电路,其特征在于,更包括一延迟器连接该第三比较器, 在该过温度信号持续一段延迟时间后再释放该过温度信号。
25.如权利要求M所述的侦测电路,其特征在于,更包括一逻辑间连接该延迟器,以产生一闭锁信号。
专利摘要本实用新型公开一种具多功能电源控制芯片接脚的控制电路及侦测电路。该控制电路包含一致能/禁能开关、一稽纳二极管、一具有负温度系数的热敏电阻以及一电流源,各连接该接脚。该接脚的电压会依系统及环境变化而产生不同的电压值,通过一侦测电路监测该接脚的电压,据以触发禁能信号、过电压信号或过温度信号,以降低待机能耗与达到过电压及过温度保护功能。
文档编号H02H3/20GK201994627SQ201020187580
公开日2011年9月28日 申请日期2010年12月23日 优先权日2010年12月23日
发明者郑荣霈, 黄培伦 申请人:日隆电子股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1