专利名称：一种电路板接口静电放电防护电路的制作方法
技术领域：
本发明涉及电路板的静电防护 ，特别是一种电路板接口静电放电防护电路。
背景技术：
静电放电(Electro Static Discharge,ESD)防护技术是集成电路、电子设备产业化的关键技术，有报道显示，静电放电导致的集成电路损坏占集成电路损坏总数的35% 55%，其中美国每年由于静电放电问题导致的损失将近300亿美元。随着通信技术的迅猛发展，更高传输速度的接口成为制约高速通信技术的重要影响因素。由于接口要在各种环境下与外界频繁接触，通常要求接口的ESD防护性能达到上万伏的ESD HBM模型(HumanBody Model，人体模式)防护水平，为了解决此问题，传统的方法是利用一种TVS(TRANSIENTVOLTAGE SUPPRESSOR,瞬变抑制)二极管结构安装在信号线与地线之间，极性为地线向信号线正偏，将ESD电流通过TVS 二极管的反偏击穿释放掉。这种技术存在几个问题，其中最重要的是TVS的击穿电压要略高于信号线的工作电压，此外要获得大的反偏击穿电流，势必要求TVS面积要做得很大，无法降低TVS的寄生电容，从而导致接口的传输速度难于达到要求。也有在VDD (高压MPGND (地)之间安装TVS，在信号线与VDD之间、GND与信号线之间安装二极管的方法，这种方法比放置单个TVS 二极管的做法有很大的改进，但由于TVS击穿电压必须高于接口工作电压，也导致难于将提高接口 ESD防护能力与降低接口寄生电容两者有效结合在一起，难于满足射频接口的ESD设计需求。
发明内容
本发明所要解决的技术问题是提供一种用于电路板接口静电放电防护的电路，以克服现有技术中TVS面积很大，无法降低TVS寄生电容的问题，以及采用信号线与VDD之间、GND与信号线之间安装二极管方案中导致难于将提高接口 ESD防护能力与降低接口寄生电容两者有效结合在一起，难于满足射频接口的ESD设计需求的问题。本发明解决上述技术问题的技术方案如下一种电路板接口静电放电防护电路，包括高压导线层和低压导线层，所述高压导线层与低压导线层之间电连接有至少I个被保护电路，所述被保护电路通过高压电源端与所述高压导线层电连接，所述被保护电路通过低压电源端与所述低压导线层电连接，所述被保护电路设有信号接口，还包括静电存储电路、第一二极管电路和第二二极管电路；所述静电存储电路电连接于所述高压导线层和低压导线层之间，用于临时吸收所述高压导线层和低压导线层之间的静电电荷；所述第一二极管电路电连接于所述高压导线层和信号接口之间，且所述第一二极管电路的正极端与所述信号接口连接，所述第一二极管电路的负极端与所述高压导线层连接；所述第二二极管电路电连接于所述低压导线层和信号接口之间，且所述第二二极管电路的负极端与所述信号接口连接，所述第二二极管电路的正极端与所述低压导线层连接。本发明公开的电路板接口静电放电防护电路在静电放电事件发生时，静电电荷通过上述高压导线层与信号接口之间的第一二极管，以及低压导线层与信号接口之间的第二二极管传递到高压导线层和低压导线层上，并被高压导线层和低压导线层之间的静电存储电路吸收掉，静电存储电路吸收的电荷，可通过被保护电路的漏电释放掉，从而达到对被保护电路进行静电防护的目的。在上述技术方案的基础上，本发明还可以做如下改进。进一步，所述第一二极管电路由I个第一二极管组成，所述第一二极管的正极与所述信号接口连接，所述第一二极管的负极与所述高压导线层连接。进一步，所述第一二极管电路由至少2个第一二极管组成，所述至少2个第一二极管彼此正负极相连，且与所述信号接口连接的第一二极管通过其正极与所述信号接口连接，与所述高压导线层连接的第一二极管通过其负极与所述高压导线层连接。进一步，所述第二二极管电路由I个第二二极管组成，所述第二二极管的负极与所述信号接口连接，所述第二二极管的正极与所述低压导线层连接。
进一步，所述第二二极管电路由至少2个第二二极管组成，所述至少2个第二二极管彼此正负极相连，且与所述信号接口连接的第二二极管通过其负极与所述信号接口连接，与所述低压导线层连接的第二二极管通过其正极与所述低压导线层连接。进一步，所述二极管为PN结二极管和/或肖特基二极管。进一步，所述静电存储电路由I个电容组成，所述电容电连接于所述高压导线层和低压导线层之间。进一步，所述静电存储电路由至少2个电容组成，所述至少2个电容彼此相互串联和/或并联于所述高压导线层和低压导线层之间。进一步，所述信号接口为电信号接口、磁信号接口、光信号接口、气体信号接口或者力信号接口。进一步，还包括与所述高压导线层电连接的高压接口和与所述低压导线层电连接的低压接口。进一步，所述高压导线层为至少I个，所述低压导线层为至少I个；所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间电连接有静电放电保护单元，用于在所述电路正常工作时将与所述静电放电保护单元电连接的导线层进行电性分离，在静电放电发生时将与所述静电放电保护单元电连接的导线层进行电性短接。进一步，所述静电放电保护单元由I个电容组成，所述电容电连接于所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。进一步，所述静电放电保护单元由至少2个电容组成，所述至少2个电容彼此相互串联和/或并联于所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。进一步，所述静电放电保护单元由I个二极管组成，所述二极管电连接于所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。进一步，所述静电放电保护单元由至少2个二极管组成；所述二极管相互串联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者所述二极管为I个二极管与I个或2个以上串联二极管极性相反并联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者所述二极管为2个以上串联二极管与I个或2个以上串联二极管极性相反并联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。进一步，所述高压导线层与低压导线层之间电连接有漏电电阻。进一步，所述高压电源端与低压电源端之间电连接有漏电电阻。进一步，所述被保护电路内部设有箝位电路。进一步，所述高压导线层与低压导线层之间设有过压保护箝位电路。进一步，所述过压保护箝位电路 为瞬变抑制二极管，所述瞬变抑制二极管的负极与所述高压导线层连接，所述瞬变抑制二极管的正极与所述低压导线层连接。进一步，所述过压保护箝位电路为压敏电阻，所述压敏电阻的两端分别与所述高压导线层和低压导线层连接。本发明在静电放电事件发生时，以信号接口对低压接口发生正电压ESD事件为例，静电脉冲可通过信号接口进入到与高压导线层之间的第一二极管传递到高压导线层，由安装在高压导线层与低压导线层之间的静电存储电路(电容)吸收掉，将高压导线层、低压导线层、信号接口之间的电压箝位在一个很低的电压水平，对被保护电路起到静电放电保护的作用。由于电容不存在闩锁问题，高压导线层与低压导线层之间的电压可箝位在一远小于工作电压的水平，由于二极管使用的是正偏特性，达到相同静电放电防护性能的二极管面积可比TVS 二极管小几十倍，此外，由于高压导线层与低压导线层之间的箝位电压极低，二极管还可进一步采用小电容设计，如采用串联二极管设计等，可进一步降低寄生电容，达到同时解决ESD防护性能与接口工作速度的目的。
图I为本发明电路板接口静电放电防护电路的示意 图2为本发明在一种多信号接口时的应用情况示意 图3为本发明在较大接口电路里的应用情况示意 图4为图3所示实施例中的电容放置分布示意 图5为本发明的一种多接口应用情况示意 图6为本发明的另一种多接口应用情况不意 图7为本发明的另外第二种多接口应用情况示意 图8为本发明在一种多电路板接口中的应用情况示意 图9为一种将本发明应用在已装有TVS结构接口电路里的使用情况示意 图10为另一种将本发明应用在已装有TVS结构接口电路里的使用情况示意 图11为两种本发明涉及电容吸收电荷后的释放方法电路示意图。附图中，各标号所代表的部件列表如下
11、高压导线层，111、第一高压导线层，112、第二高压导线层，12、低压导线层，121、第一低压导线层，122、第二低压导线层，13、信号线，131、第一信号线，132、第二信号线，13N、第N信号线，14、第二二极管，141、二极管，142、二极管，14N、二极管，15、第一二极管，151、二极管，152、二极管，15N、二极管，16、电容，161、电容，16M、电容，17、ESD防护单元，171、第一 ESD防护单元，172、第二 ESD防护单元，30、接口线路，31、高压接口，311、第一高压接口，312、第二高压接口，32、低压接口，321、第一低压接口，322、第二低压接口，33、信号接口，331、第一信号接口，332、第二信号接口，33N第N信号接口，40、被保护电路，41、高压电源端，411、第一高压电源端，412、第二高压电源端，42、低压电源端，421、第一低压电源端，422、第二低电压电源端,43、信号端,431、第一信号端，432、第二信号端,43N、第N信号端，50、TVS 二极管，51、第一 TVS 二极管，52、第二 TVS 二极管，60、第一漏电电阻，61、第二漏电电阻。
具体实施例方式以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。如图I所示，本发明的电路板接口静电放电防护电路中包括高压导线层11和低压导线层12 ;高压导线层和低压导线层之间电连接有电容16 ;信号接口 33 (I/O接口)与被保护电路40的信号端43通过信号线13连接在一起；信号线13与高压导线层11之间，设有极性为信号线13向高压导线层11正偏的第一二极管15，即第一二极管15的正极连接在信号线13上，第一二极管15的负极连接在高压导线层11上；位于低压导线层12与信号线13之间，设有极性为低压导线层12向信号线13正偏的第二二极管14，即第二二极管14的·负极连接在信号线13上，第二二极管14的正极连接在低压导线层12上；一组至少包含信号接口 33的接口线路30，其中还包括有与高压导线层11电连接的高压接口 31和与低压导线层12电连接的低压接口 32，信号接口 33可以为电信号接口、磁信号接口、光信号接口、气体信号接口或者力信号接口等；由与高压导线层11和低压导线层12连接在一起的高压电源端41和低压电源端42所供电的被保护电路40 ;该被保护电路40又通过与信号端43连接在一起的信号线13、信号接口 33与外部电路通信。本发明中的二极管可采用PN结二极管和/或肖特基二极管。在静电放电事件发生时，以信号接口 33对低压接口 32发生正电压ESD事件为例，静电脉冲可通过信号接口 33进入到信号线13，并通过信号线13与高压导线层11之间的第一二极管15将静电脉冲传递到高压导线层11，由安装在高压导线层11与低压导线层12之间的电容16吸收掉，将高压导线层11、低压导线层12、信号线13之间的电压箝位在一个很低的电压水平，对被保护电路40起到静电放电保护的作用。由于电容16不存在闩锁问题，高压导线层11与低压导线层12之间的电压可箝位在一远小于工作电压的水平，由于第一二极管15使用的是正偏特性，达到相同静电放电防护性能的二极管面积可比TVS 二极管小几十倍，此外，由于高压导线层11与低压导线层12之间的箝位电压极低，第一二极管15和第二二极管14还可以进一步采用小电容设计，如采用串联二极管设计等，可进一步降低寄生电容，达到同时解决ESD防护性能与接口工作速度的目的。电容吸收的电荷，通过集成电路漏电释放掉。图I中电容16部分为一个静电存储电路，除了图I中所采用电容16实现相应功能外，还可以由2个或者2个以上的电容组成，多个电容彼此相互串联和/或并联于高压导线层11和低压导线层12之间，同样可以实现相应的功能。图I中的第一二极管15部分为一个第一二极管电路，图I所示的采用I个第一二极管15的形式仅为第一二极管电路的一个最简单的形式，其还可以由2个或2个以上的第一二极管组成，多个第一二极管彼此正负极相连，且与信号接口 33 (即与信号线13)连接的第一二极管通过其正极与信号接口 33 (即与信号线13)连接，与高压导线层11连接的第一二极管通过其负极与高压导线层11连接。
图I中的第二二极管14部分为一个第二二极管电路，图I所示的采用I个第二二极管14的形式仅为第二二极管电路的一个最简单的形式，其还可以由2个或2个以上的第二二极管组成，多个第二二极管彼此正负极相连，且与信号接口 33 (即与信号线13)连接的第二二极管通过其负极与信号接口 33 (即与信号线13)连接，与低压导线层12连接的第二二极管通过其正极与低压导线层12连接。如图2所示为两个信号接口的电路板接口电路示意图。图2中，被保护电路40有两个信号端，分别为第一信号端431和第二信号端432 ;接口线路30中有两个信号接口，分别为第一信号接口 331和第二信号接口 332 ;第一信号端431和第一信号接口 331之间连接有第一信号线131 ;第二信号端432和第二信号接口 332之间连接有第二信号线132 ;高压导线层11和低压导线层12之间连接有电容16 ;高压导线层11和第一信号线131之间连接有二极管151，二极管151的正极与第一信号线131连接，二极管151的负极与高压导线层11连接；低压导线层12和第一信号线131之间连接有二极管141，二极管141的正极与低压导线层12连接，二极管141的负极与第一信号线131连接；高压导线层11和第二信 号线132之间连接有二极管152，二极管152的正极与第二信号线132连接，二极管152的负极与高压导线层11连接；低压导线层12和第二信号线132之间连接有二极管142，二极管142的正极与低压导线层12连接，二极管142的负极与第二信号线132连接。在静电放电事件发生时，如第一信号接口 331对第二信号接口 332放正的ESD脉冲，静电信号会通过第一信号接口 331进入第一信号线131，并通过第一信号线131与高压导线层11之间的正偏的二极管151进入高压导线层11，通过高压导线层11与低压导线层12之间的电容16进入低压导线层12，并通过低压导线层12与第二信号线132之间的正偏的二极管142进入第二信号线132，最终流出到第二信号接口 332处。在此过程中，二极管151、二极管142均表现为正偏特性，器件上的电压降非常小，高压导线层11和低压导线层12之间的寄生电阻通常〈O. I欧姆，产生的电压降也有限，由于静电脉冲存储的电荷很少，以5000V HBM (human body model，人体放电模型)静电为例，存储的电荷为5000VX IOOpF;电容16按I y F计算，电容上的最大电压降为0. 5V，与传统的TVS等结构相比，可以对被保护电路40产生更好的ESD保护效果。实际当中，接口电路30的信号接口数量大小不一，有几个的，也有数十甚至数百个的，在空间上的跨度也有大有小，有几毫米的，也有将近一分米的。对于空间跨度较大的接口电路(如I分米)，可以采用图3所示接口电路的静电放电防护结构。图3中，共有N个信号端(第一信号端431 第N信号端43N)和N个信号接口(第一信号接口 331 第N信号接口 33N)，N个信号端和N个信号接口之间分别通过N个信号线(第一信号线131 第N信号线13N)连接，其中N大于等于2 ;高压导线层11和低压导线层12之间共有M个电容连接(电容161 电容16M)，其中M大于等于I ;第N信号线13N和高压导线层11之间连接有二极管15N，二极管15N的正极与第N信号线13N连接，二极管15N的负极与高压导线层11连接；第N信号线13N和低压导线层12之间连接有二极管14N，二极管14N的负极与第N信号线13N连接，二极管14N的正极与低压导线层12连接。在具体实施时，可以在接口电路处将一层导电层全部用于制作高压导线层11，将一层导电层全部用于制作低压导线层12，并通过电路板上的过孔连接到电路板表面的焊盘上，用于焊接高压导线层11与低压导线层12之间的电容。对于图3所示的电路结构，若只在高压导线层11与低压导线层12之间只焊接一个电容161，势必会导致导线层之间的走线寄生电感偏大，加大了对内核电路静电放电保护失效的风险。为了降低寄生电感，可以在高压导线层11与低压导线层12之间放置多个电容，特别是在沿着接口分布的位置放置多个电容，如图3和图4所示。以第N信号接口 33N对低压接口 32放正的ESD脉冲为例，静电脉冲的前沿到达第N信号接口 33N后，通过正偏的二极管15N进入高压导线层11，在寄生电感作用下，就近选择电容16M到达低压导线层12，并由低压接口 32流出；随着时间的推移，由感抗理论可知，导线层上寄生电感影响减弱，电容161 电容16(M-1)可以发挥出与16M同样的效果，共同发挥对高压导线层11与低压导线层12箝位的作用，由于就近电容主要是在脉冲前沿到达时发挥关键作用，在后继的时间里作用大幅度减弱，因此，在电容值方面，可适当降低，例如，假设设计需要使用一个F的电容,采用图3或者图4电容放置结构后，以放置5个电容为例,每个电容的 电容值可以为111 511 的任何电容值。有些电路板会使用到多个电源接口(高压接口、低压接口)，如图5所示。图5为一种多电源接口应用情况，图5中共有2个高压导线层、2个低压导线层、2个高压接口、2个低压接口、2个信号线、2个信号接口、4个二极管、2个电容和I个ESD防护单元(静电放电保护单元)；被保护电路40 (被保护电路)分别通过第一高压电源端411、第一低压电源端421、第二高压电源端412和第二低电压电源端422与第一高压导线层111、第一低压导线层121、第二高压导线层112和第二低压导线层122连接；被保护电路40的第一信号端431和第一信号接口 331之间通过第一信号线131连接，被保护电路40的第二信号端432和第二信号接口 332之间通过第二信号线132连接；位于第一信号线131与第一高压导线层111之间，设有极性为第一信号线131向第一高压导线层111正偏的二极管151，即二极管151的正极连接在第一信号线131上，二极管151的负极连接在第一高压导线层111上；位于第一低压导线层121与第一信号线131之间，设有极性为第一低压导线层121向第一信号线131正偏的二极管141，即二极管141的负极连接在第一信号线131上，二极管141的正极连接在第一低压导线层121上；第一高压导线层111和第一低压导线层121之间连接有电容161 ;位于第二信号线132与第二高压导线层112之间，设有极性为第二信号线132向第二高压导线层112正偏的二极管152，即二极管152的正极连接在第二信号线132上，二极管152的负极连接在第二高压导线层112上；位于第二低压导线层122与第二信号线132之间，设有极性为第二低压导线层122向第二信号线132正偏的二极管142，即二极管142的负极连接在第二信号线132上，二极管142的正极连接在第二低压导线层122上；第二高压导线层112和第二低压导线层122之间连接有电容162 ;在第一低压导线层121和第二低压导线层122之间连接有ESD防护单元17 ;第一高压导线层111、第一低压导线层121、第二高压导线层112和第二低压导线层122分别连接有第一高压接口 311、第一低压接口321、第二高压接口 312和第二低压接口 322。图5中，第一高压导线层111/第一低压导线层121与第二高压导线层112/第二低压导线层122在正常工作时是电性分离的。为了解决此种接口电路的静电放电防护问题，需要在第一高压导线层111/第一低压导线层121与第二高压导线层112/第二低压导线层122之间使用ESD防护单元结构，如图5所示。其中，ESD防护单元17安装在第一低压导线层121与第二低压导线层122之间。静电放电事件发生时，如以第一信号接口 331对第二信号接口 332施加正的ESD脉冲为例，静电脉冲经过第一信号接口 331进入第一信号线131、正偏二极管151并到达第一高压导线层111，通过电容161到达第一低压导线层121，并通过ESD防护单元17进入第二低压导线层122，通过二极管142到达第二信号线132，最终由第二信号接口 332流出，达到不同电源供电接口之间的静电放电保护目的。将ESD防护单元17放置在高压导线层之间，或者在高压导线层与低压导线层之间，或者各种放置方法的组合，如图6、图7所示，均能达到静电放电保护的效果。其中，图6中，第一高压导线层111和第二低压导线层122之间设有第一 ESD防护单元171，第一低压导线层121和第二高压导线层112之间设有第二 ESD防护单元172 ;图7中，第一高压导线层111和第二高压导线层112之间设有第一 ESD防护单元171，第一低压导线层121和第二低压导线层122之间设有第二 ESD防护单元172。上述的ESD防护单元，通常可以是一个电容，该电容的两端分别连接在高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者，该ESD防护单元由至少2个电容组成，多个电容彼此相互串联和/或并联于高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者，该ESD防护单元由I个二极管组成，该二极管 电连接于高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者，该ESD防护单元由至少2个二极管组成，多个二极管相互串联在高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者该ESD防护单元中，所述二极管为I个二极管与I个或2个以上串联二极管极性相反并联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者所述二极管为2个以上串联二极管与I个或2个以上串联二极管极性相反并联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。使用二极管结构制作ESD防护单元时，具体配置方法需与实际使用的ESD防护单元情况决定，以达到正常工作时电性隔离，静电事件发生时ESD防护单元导致的电压降最小、或者性价比最高为指导原则。此外，在有些情况下可将导线层的某一层短路，如两个低压导线层相互影响可以忽略的情况，可视为两个低压导线层之间使用了 ESD防护单元。对于一些高端的电路板，会在一个电路板上使用多个电路板接口线路，对于此种类型的电路板，各接口线路可根据本发明独立制作电路板接口静电放电防护结构，如图8所示。图8中，电容161、二极管141、二极管151、第一高压导线层111、第一低压导线层121，以及电容162、二极管142、二极管152、第二高压导线层112、第二低压导线层122形成了各自的ESD保护结构，并将对应的高压导线层和低压导线层短接在一起，共同形成对被保护电路40的电路板接口静电放电保护结构。此外，本发明提供的电路板接口静电放电防护电路，与传统的在高压导线层11与低压导线层12之间放置TVS、压敏电阻以及被保护电路内部放置箝位电路等过压保护结构提高电路板接口静电放电防护性能的方法是兼容的，以在高压导线层与低压导线层放置TVS结构为例，如图9所示。图9是在图I的基础上在高压导线层11和低压导线层12之间连接上TVS 二极管50。在相应ESD防护中，由于安装在导线层之间的电容16可提供比TVS二极管50更低箝位电压的ESD防护通道，可在静电放电事件发生时成为主要的静电脉冲电流通道，能比未使用本发明的传统静电放电防护电路提供更好的ESD防护能力。图10与图9类似，只是将图9中的第一二极管15和第二二极管14分别用第一 TVS 二极管51和第二TVS 二极管52替代，所不同的是图10放置的第一 TVS 二极管51和第二 TVS 二极管52有一定的反偏击穿保护能力，但与第一 TVS 二极管51和第二 TVS 二极管52正偏电压加电容16的箝位电压相比仍然要大一些，由第一 TVS 二极管51和第二 TVS 二极管52正偏电压加电容16的箝位电压所形成的ESD保护通道仍然是主要的ESD防护通道，特别是在射频电路板接口方面，由于寄生电容问题的限制，第一 TVS 二极管51和第二 TVS 二极管52反偏击穿所形成的ESD防护能力有限，由第一 TVS 二极管51和第二 TVS 二极管52正偏电压加电容16更是优选的ESD防护通道。本发明所使用的电容吸收的电荷，通常可以通过被保护电路40的漏电释放掉。以
3.3V电压、ImA漏电为例，当贴装在导线层之间电容为Iii F时，RC (阻容)时间为0. 0033s，即使考虑漏电会随电压大小发生变化，通常也可以满足电路板接口的静电放电防护需求。对于某些低功耗的电路板，通过被保护电路40的漏电放电会导致RC时间过大(如大于ls)，则可通过图11中的第一漏电电阻60或者第二漏电电阻61中的一种方式进行 放电。图11中，在图I的基础上利用电阻增加了静电放电防护的漏电通道，第一漏电电阻60的一端连接在高压导线层11上，另一端连接在低压导线层12上，第二漏电电阻61的一端连接在被保护电路40的高压电源端41，另一端连接在被保护电路40的低压电源端42，由于所放置的漏电电阻远大于电源线、导线层等的寄生电阻(如0. 5MQ )，在实际应用中，两种漏电电阻连接结构选一种即可。采用电容作为ESD防护单元，在ESD防护单元存在存储电荷释放RC时间过大时，也可采用同样的漏电电阻连接结构减小存储电荷释放时的RC时间。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种电路板接口静电放电防护电路，包括高压导线层和低压导线层，所述高压导线层与低压导线层之间电连接有至少I个被保护电路，所述被保护电路通过高压电源端与所述高压导线层电连接，所述被保护电路通过低压电源端与所述低压导线层电连接，所述被保护电路设有信号接口，其特征在于还包括静电存储电路、第一二极管电路和第二二极管电路；所述静电存储电路电连接于所述高压导线层和低压导线层之间，用于临时吸收所述高压导线层和低压导线层之间的静电电荷；所述第一二极管电路电连接于所述高压导线层和信号接口之间，且所述第一二极管电路的正极端与所述信号接口连接，所述第一二极管电路的负极端与所述高压导线层连接；所述第二二极管电路电连接于所述低压导线层和信号接口之间，且所述第二二极管电路的负极端与所述信号接口连接，所述第二二极管电路的正极端与所述低压导线层连接。
2.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述第一二极管电路由I个第一二极管组成，所述第一二极管的正极与所述信号接口连接，所述第一二极管的负极与所述高压导线层连接。
3.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述第一二极管电路由至少2个第一二极管组成，所述至少2个第一二极管彼此正负极相连，且与所述信号接口连接的第一二极管通过其正极与所述信号接口连接，与所述高压导线层连接的第一二极管通过其负极与所述高压导线层连接。
4.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述第二二极管电路由I个第二二极管组成，所述第二二极管的负极与所述信号接口连接，所述第二二极管的正极与所述低压导线层连接。
5.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述第二二极管电路由至少2个第二二极管组成，所述至少2个第二二极管彼此正负极相连，且与所述信号接口连接的第二二极管通过其负极与所述信号接口连接，与所述低压导线层连接的第二二极管通过其正极与所述低压导线层连接。
6.根据权利要求2至5任一项所述的电路板接口静电放电防护电路，其特征在于所述二极管为PN结二极管和/或肖特基二极管。
7.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述静电存储电路由I个电容组成，所述电容电连接于所述高压导线层和低压导线层之间。
8.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述静电存储电路由至少2个电容组成，所述至少2个电容彼此相互串联和/或并联于所述高压导线层和低压导线层之间。
9.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述信号接口为电信号接口、磁信号接口、光信号接口、气体信号接口或者力信号接口。
10.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于还包括与所述高压导线层电连接的高压接口和与所述低压导线层电连接的低压接口。
11.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述高压导线层为至少I个，所述低压导线层为至少I个；所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间电连接有静电放电保护单元，用于在所述电路正常工作时将与所述静电放电保护单元电连接的导线层进行电性分离，在静电放电发生时将与所述静电放电保护单元电连接的导线层进行电性短接。
12.根据权利要求11所述的电路板接口静电放电防护电路，其特征在于所述静电放电保护单元由I个电容组成，所述电容电连接于所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。
13.根据权利要求11所述的电路板接口静电放电防护电路，其特征在于所述静电放电保护单元由至少2个电容组成，所述至少2个电容彼此相互串联和/或并联于所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。
14.根据权利要求11所述的电路板接口静电放电防护电路，其特征在于所述静电放电保护单元由I个二极管组成，所述二极管电连接于所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。
15.根据权利要求11所述的电路板接口静电放电防护电路，其特征在于所述静电放电保护单元由至少2个二极管组成；所述二极管相互串联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者所述二极管为I个二极管与I个或2个以上串联二极管极性相反并联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间；或者所述二极管为2个以上串联二极管与I个或2个以上串联二极管极性相反并联在所述高压导线层之间、低压导线层之间和/或高压导线层与低压导线层之间。
16.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述高压导线层与低压导线层之间电连接有漏电电阻。
17.根据权利要求I所述的电路板接口静电放电防护电路，其特征在于所述高压电源端与低压电源端之间电连接有漏电电阻。
18.根据权利要求I至5、7至17任一项所述的电路板接口静电放电防护电路，其特征在于所述被保护电路内部设有箝位电路。
19.根据权利要求I至5、7至17任一项所述的电路板接口静电放电防护电路，其特征在于所述高压导线层与低压导线层之间设有过压保护箝位电路。
20.根据权利要求19所述的电路板接口静电放电防护电路，其特征在于所述过压保护箝位电路为瞬变抑制二极管，所述瞬变抑制二极管的负极与所述高压导线层连接，所述瞬变抑制二极管的正极与所述低压导线层连接。
21.根据权利要求19所述的电路板接口静电放电防护电路，其特征在于所述过压保护箝位电路为压敏电阻，所述压敏电阻的两端分别与所述高压导线层和低压导线层连接。
全文摘要
本发明涉及一种电路板接口静电放电防护电路，包括高压导线层、低压导线层、电连接于高压导线层和低压导线层之间的带有信号接口的被保护电路；高压导线层和低压导线层之间设有静电存储电路；高压导线层和信号接口之间设有第一二极管电路，且第一二极管电路的正极端与信号接口连接，负极端与所述高压导线层连接；低压导线层和信号接口之间设有第二二极管电路，且第二二极管电路的负极端与信号接口连接，正极端与低压导线层连接。本发明在外部接口线路发生静电放电事件时，静电电荷可通过二极管电路传递到导线层，并被导线层之间的静电存储电路吸收掉，所吸收的电荷可通过被保护电路漏电等方式释放掉，从而达到对被保护电路进行静电防护的目的。
文档编号H02H9/04GK102769282SQ20111011370
公开日2012年11月7日 申请日期2011年5月4日 优先权日2011年5月4日
发明者曾传滨, 李多力, 李晶, 海潮和, 罗家俊, 韩郑生 申请人:曾传滨