专利名称：电压钳位电路和并入了电压钳位电路的集成电路的制作方法
技术领域：
本发明涉及控制输入电压并箝位输出电压的电压钳位电路以及并入了这种电压钳位电路的集成电路。
背景技术：
在现有技术中，已知这样的钳位电路其包含保护性的二极管和MOS晶体管，用以控制输入电压并且防止在施加某一限定量值以上的大输入电压时的错误工作。例如，日本专利申请公开No. 2001-86641揭示了这样的钳位电路，其包含输入端子，电压输入到该输入端子；第一保护性二极管，其反向连接在该输入端子和第一电源电压 Vdd输入到的第一电源端子之间；第二保护性二极管，其反向连接在该输入端子和接地电位GND输入到的第二电源端子之间；以及MOS晶体管，其连接在第一和第二电源端子之间。通过导通MOS晶体管以连接输入端子和第二电源端子并且将输入电压钳位至大约第一电源电压Vdd的值，即使施加有比对于输入端子的第一电源电压Vdd更高的电压，这种钳位电路也可以在电压超过穿通(击穿)第一保护性晶体管的值之前防止错误工作。为了防止在施加过量输入电压时的错误工作，这种钳位电路根据输入电压控制输出电压，并且根据预设值的外加电压从输出端子仅输出预设值的电压。然而，当与通过作为电源的电路的输出电压进行工作的器件连接时，由于这些器件工作所需的电压电平不同，因此对于这种钳位电路出现问题。可能存在器件通过钳位电路的预设输出电压不能正常工作的情况。尤其是，当与以非常低的电压工作的电源电压监督器IC连接时，要求钳位电路输出不同于该预设电压的非常低的电压。同时，输入电压还用作各种器件的电源，但是其并不总是适用于处于连接的设备。 在输入电压为预设值或更大的情况下，钳位电压可能输出超过器件容限的值的电压，使得器件无法工作。
发明内容
本发明目标在于提供如下的电压钳位电路，其可以输出操作处于连接的器件所需要的任意值的电压，并且即使在施加了预定值或更大的输入电压的时候也可以输出用以正常操作该器件的电压。目标还在于提供并入了这种电压钳位电路的集成电路。根据本发明的一个方面，电压钳位电路包括电源；第一元件，其与该电源连接以输出恒定电流；第三元件，其配置为在施加了预定值或更大的电压时允许电流经过；以及第二元件，其配置为根据第一和第三元件生成的电压来输出电压。
本发明的特征、实施方式和优点将根据参考附图的下列详细描述而变得显而易见
3
图1示出根据本发明第一实施例的电压钳位电路；图2示出并入了图1中的电压钳位电路的集成电路；图3是示出图1中的电压钳位电路的电源电压和输出电压之间的关系的曲线图；图4示出根据第一实施例的、包含作为第三元件的MOS晶体管的电压钳位电路；图5示出根据本发明第二实施例的集成电路；以及图6示出根据本发明第三实施例的集成电路。
具体实施例方式下文参照附图，详细描述根据本发明实施例的电压钳位电路。第一实施例图1示出根据本发明第一实施例的电压钳位电路10，图2示出并入了图1中的电压钳位电路的集成电路100。 在图1中，根据第一实施例的电压钳位电路10包含电源端子11、t2，其施加有电源电压Vdd ；作为第一元件的MOS晶体管Ml，其与电源端子tl连接；作为第二元件的第二 MOS 晶体管M2，其与电源端子t2连接；输出端子t3，其与第二 MOS晶体管M2连接；以及作为第三元件的第一二极管DI1和第二二极管DI2，其提供在MOS晶体管Ml的下游，并且连接至第二 MOS晶体管M2的栅极。第一 MOS晶体管Ml是η沟道耗尽型的晶体管，其在漏极与电源端子tl连接。其栅极和源极相连接以形成恒流源。第二 MOS晶体管M2也是η沟道耗尽型的晶体管，并且其在漏极与电源端子t2连接。其栅极连接至第一 MOS晶体管Ml下游的中间节点N，而其源极连接至输出端子t3。第二 MOS晶体管M2的栅极的扩散电位(沟道扩散的电压)设为处于GND电平。第一二极管DIl和第二二极管DI2串联连接，并且其阳极接地，其阴极连接至中间节点N。第一二极管DIl的击穿电压BVl和第二二极管DI2的击穿电压BV2设为相同的值 (BVl = BV2 = 10V)。第一和第二二极管DIl、DI2配置为在等于或大于击穿电压BVl、BV2之和Q0V)的电源电压Vdd供给电源端子tl时允许电流穿过接地端子(GND)。此外，将第一和第二 MOS晶体管Ml、M2以及第一和第二二极管DIl、DI2安置在SOI 衬底上以便通过使用氧化膜(绝缘体)相互完全分离。可以通过沟槽隔离或使用LOCOS氧化膜或其它来使得它们分离。在图2中，集成电路100包含电压钳位电路10以及与输出端子t3连接的电源电压监督器(器件)IC。电源电压监督器IC包含MOS晶体管Mll M19以及分压电阻Rl、R2，并且通过将电压钳位电路10的输出电压Vout用作电源以进行工作。接下来描述电压钳位电路10的工作。图3是示出图1中的电压钳位电路10的电源电压Vdd和输出电压Vout之间的关系的曲线图。在电源电压Vdd低于预定值(20V)时，没有电流流过第一和第二二极管DIl、DI2， 并且电源电压不加以变化地输出至与第一 MOS晶体管Ml和第一二极管DIl连接的中间节点N。第二 MOS晶体管M2是源极跟随器型，其在尺寸上足以使负载电流流过，以使得过驱动电压值(=ΟΧΙ/β)1/2，其中I是负载电流，β =W/LXCoxXy)足够小并且比栅极电位低了一阈值的电压被输出至源极。据此，其输出电压随着电源电压增大而增大。此外， 第二 MOS晶体管M2是η沟道耗尽型晶体管，因此，即使在栅极电位为OV的情况下也能够使电流流动。由此，如图3中所示，在电源电压Vdd是预定值(20V)或更低的时候，来自输出端子t2的输出电压Vout随同电源电压Vdd的增大一起线性地增大。据此，电压钳位电路10 可以输出用以操作电源电压监督器IC所需要的任意值的电压。同时，当电源电压Vdd超过预定值Q0V)时，第一和第二二极管DI1、DI2穿通(击穿)以允许电流穿过接地端GND。然后，中间节点N的电压固定，并且第二 MOS晶体管M2的栅极电位同样固定。如图3中所示，一旦电源电压Vdd超过预定值，则第二 MOS晶体管M2的输出电压 Vout恒定，而与电源电压Vdd的增大无关。输出电压Vout取得比击穿电压BVl、BV2之和(20V)低了第二 MOS晶体管M2的阈值电压 Vth (M2)的值(BVl+BV2-Vth (M2))。然而，由于第二 MOS晶体管M2也是耗尽型，因此阈值电压Vth (M2)是负的，其可以输出高了阈值电压Vth (M2)的电压。如上所述，配置根据第一实施例的电压钳位电路10，使得第一 MOS晶体管Ml根据电源电压Vdd而输出恒定电流，第二 MOS晶体管M2根据第一和第二二极管DI1、DI2生成的电压而输出电压。因此，在电源电压Vdd低于预定值QOV)时，MOS晶体管输出的电压随同电源电压Vdd的增大一起线性地增大。因此，电压钳位电路10可以输出用以操作电源电压监督器IC所需要的任意电压。此外，在电源电压Vdd等于或大于预定值的时候，第一和第二二极管DI1、DI2穿通而使得输出电压Vout恒定。因此，电压钳位电路10可以施加有高电压。此外，将第一和第二 MOS晶体管Ml、M2的工作电压极限(双极工作开始的电压) 设为所述预定值使得电压钳位电路可以被施加有大约像电源电压Vdd两倍那么大。此外，由于第一和第二 MOS晶体管M1、M2是η沟道耗尽型晶体管，并且第二 MOS晶体管Μ2在栅极连接至第一 MOS晶体管Ml，因此在电源电压Vdd低于预定值时，从第一 MOS 晶体管Ml的源极供给第二 MOS晶体管Μ2的栅极的电流仅用于操作第二 MOS晶体管Μ2。因此，电压钳位电路的电流消耗量极其低。即使在施加有超过预定值的电源电压Vdd的情况下，电压钳位电路10也被配置为使得电源电压监督器IC通过已穿过第二 MOS晶体管Μ2的电流进行工作。据此，其电流消
耗量可以非常小。第一和第二 MOS晶体管Μ1、Μ2以及第一和第二二极管DIl、DI2安置在SOI衬底上以经由氧化膜彼此完全分离。由此，在这些元件之间不存在PN结，并且不需要阱扩散来分离这些元件。这使得可以在较小的面积上布置多级电路。进一步，并入了这种电压钳位电路10的集成电路100可以在电源电压Vdd较低时供给任意值的电压以运行电源电压监督器IC，而在电源电压Vdd较高时稳定地供给电压以正常运行电源电压监督器IC。注意，在第一实施例中，第二 MOS晶体管M2的栅极的扩散电位设为GND电平。然而，在衬底的地电位不稳定并且超过目标偏置电压的情况下，第二 MOS晶体管M2的栅极和源极可以如同第一 MOS晶体管Ml中那样相连接以稳定衬底电位。进一步，在第一实施例中，第一和第二 MOS晶体管是η沟道耗尽型晶体管，但是本发明不应当受限于这种示例。它们可以是η沟道增强型晶体管。在使用η沟道增强型晶体管的情况下，电压钳位电路10可以实现如下相同的效果在电源电压Vdd是预定值或更低时，来自输出端子t2的输出电压Vout随同电源电压 Vdd的增大一起线性地增大，当电源电压Vdd超过预定时，第二 MOS晶体管M2的输出电压 Vout变得恒定，而与电源电压Vdd的增大无关。图4是根据第一实施例的、包含作为第三元件的MOS晶体管(取代第一和第二二极管DI1、DI2)的电压钳位电路10的另一示例。在图4中，其包含第三和第四MOS晶体管M3、M4。该电压钳位电路10被配置为使得第三和第四MOS晶体管在电源电压Vdd为预定值(第三和第四晶体管M3、M4的阈值电压Vth(M3)、Vth(M4)之和)或更大时允许电流从其经过。因此，从第一 MOS晶体管Ml供给第二 MOS晶体管M2的电流变得恒定，而使得第二 MOS晶体管M2的输出电压Vout也变得恒定(Vth (M3) +Vth (M4) -Vth (M2))。第二实施例接下来参照图5描述根据本发明第二实施例的集成电路200。根据第二实施例的集成电路200包含两级的电压钳位电路。图5示出集成电路200，其包含电压钳位电路20和连接至电压钳位电路20的电源电压监督器IC。电压钳位电路20包含第一电路20A (前级)和第二电路20B (后级)。在图5中，第一电路20A包含电源端子t21、t22，其施加有电源电压Vdd ；作为第一元件的第一 MOS晶体管M21A，其与电源端子t21连接；作为第二元件的第二 MOS晶体管 M22A，其与电源端子t22连接。第一电路20A进一步包含处于第一 MOS晶体管M21A下游的、作为第三元件的第一 第四二极管DI21A DI24A。四个二极管DI21A DI24A的击穿电压BV21A BV24A设为相同的值(IOV)。第二电路20B包含作为第一元件的第一 MOS晶体管M21B ；作为第二元件的第二 MOS晶体管M22B ；作为第三元件的第一和第二二极管DI21B、DI22B，其连接至第一 MOS晶体管21B的下游。第二电路20B的第一和第二 MOS晶体管M21B、M22B连接至第一电路20A的第二 MOS晶体管M22A的下游，以使得来自第一电路20A的输出电压要成为第二电路20B的输入电压。电源电压监督器IC与图2所示第一实施例中的相同。接下来描述根据第二实施例的电压钳位电路20的工作。在电源电压Vdd为预定值(击穿电压BV21A BV24A之和0OV))或更低时，第一电路20A向第二电路20B供给的电压随同电源电压Vdd的增大一起线性地增大。来自第二电路20B的输出电压Vout也随同所供给的电压的增大一起线性地增大， 直到所供给的电压超过第二二极管DI21B、DI22B的击穿电压BV21B、BV22B之和为止。第一和第二二极管DI21B、DI22B在当供给第二电路20B的电压超过第二二极管 DI21B、DI22B的击穿电压BV21B、BV22B之和(40V)时穿通，使得来自第二电路20B的输出电压Vout变得恒定。当电源电压Vdd超过该预定值(40v)时，第一电路20A的第二 MOS晶体管M22A的输出电压变得恒定，而与电源电压Vdd的增大无关。该恒定值是比第一 第四二极管DI21A DI24A的击穿电压BV21A BV24A之和低了第二 MOS晶体管M22A的阈值电压Vth (M22)的值。与上面类似地，直到供给第二电路20B的电压超过击穿电压BV21B、BV22B之和为止，来自第二电路20B的输出电压Vout也随同所供给的电压的增大一起线性地增大。然而， 即使在所供给的电压超过击穿电压BV21B、BV22B之和的时候，来自第二电路20B的输出电压Vout也变得恒定。根据第二实施例的电压钳位电路20可以实现与第一实施例中的电压钳位电路10 的效果相同的效果。另外，通过将第一电路20A的第一和第二 MOS晶体管M21A、22A与第二电路20B的第一和第二 MOS晶体管M21B、M22B的工作电压极限设为预定值，可以施加有大约像电源电压Vdd四倍那么大的电压。第三实施例接下来参照图6描述根据第三实施例的集成电路300。集成电路300包含三级的电压钳位电路。在图6中，集成电路300包含电压钳位电路30和连接至电压钳位电路30的电源电压监督器IC。电压钳位电路30包含第一电路30A、第二电路30B和第三电路30C。如图6中所示，第一电路30A包含电源端子t31、t32，其施加有电源电压Vdd ；作为第一元件的第一 MOS晶体管M31A，其与电源端子t31连接；作为第二元件的第二 MOS晶体管M32A，其与电源端子t32连接；作为第三元件的第一和第二二极管DI31A、DI32A，其连接至第一 MOS晶体管M31A的下游。第二电路30B包含作为第一元件的第一 MOS晶体管M31B ；作为第二元件的第二 MOS晶体管M32B ；以及作为第三元件的第一和第二二极管DI31B、DI32B，其连接至第一 MOS 晶体管31B的下游。第三电路30C包含作为第一元件的第一 MOS晶体管M31C ；作为第二元件的第二 MOS晶体管M32C ；以及作为第三元件的第一和第二二极管DI31C、DI32C，其连接至第一 MOS 晶体管31C的下游。第二电路30B的第一和第二 MOS晶体管M31B、M32B连接至第一电路30A的第二 MOS晶体管M32A的下游，以使得第一电路30A的输出电压要成为第二电路30B的输入电压。类似地，第三电路30C的第一和第二 MOS晶体管M31C、M32C连接至第二电路30B 的第二 MOS晶体管M32B的下游，以使得第二电路30B的输出电压要成为第三电路30C的输入电压。
第二电路30B的第二 MOS晶体管M32B的下游侧连接至第一电路30A的第二二极管DI32A的下游侧，而第三电路30C的第二 MOS晶体管M32C的下游侧连接至第二电路30B 的第二二极管DI32B的下游侧。现在描述电压钳位电路30的工作。在电源电压Vdd为预定值(第一电路30A的第一和第二二极管DI31A、DI32A的击穿电压BV31A、BV32A之和)或更低时，从第一电路30A向第二电路30B供给的电压随同电源电压Vdd的增大一起线性地增大。此外，在输入至第二电路30B的电压为预定值(第二电路30B的第一和第二二极管DI31B、DI32B的击穿电压BV31B、BV32B之和)或更低时，从第二电路30B向第三电路30C 供给的电压随同输入电压的增大一起线性地增大。同样地，在第三电路30C的输入电压为预定值(第三电路30C的第一和第二二极管DI31C、DI32C的击穿电压BV31C、BV32C之和)或更低时，来自第三电路30C的输出电压 Vout随同输入电压的增大一起线性地增大。同时，当电源电压Vdd超过预定值时，第一和第二二极管DI31A、DI32A穿通，使得从第一电路30A至第二电路30B的电压变得恒定。当供给第二电路30B的电压超过预定值(击穿电压BV31B、BV32B之和)时，第一和第二二极管DI31B、DI32B穿通，使得第二电路30B的第二 MOS晶体管M32B的下游的电压
变得恒定。然后，已经过第一和第二二极管DI31B、DI32B的电流流入第三电路30C。第二电路30B的第二 MOS晶体管M32B的下游与第一电路30A的第二二极管DI32A的下游的电压总和被输入至第三电路30C。当第三电路30C的输入电压超过预定值(击穿电压BV31C、BV32C之和)时，第一和第二二极管DI31C、DI32C穿通，使得第三电路30C的输出电压Vout变得恒定。由此，根据第三实施例的电压钳位电路30可以实现与第一实施例中的电压钳位电路10的效果相同的效果。另外，通过将第一 第三电路30A 30C的所有的第一和第二 MOS晶体管M31A、M32A、M31B、M32B、M31C和M32C的工作电压极限设为预定值，可以施加有大约像电源电压Vdd六倍那么大的电压。此外，配置电压钳位电路30以使得第二电路30B的第二MOS晶体管M32B的下游侧连接至第一电路30A的第二二极管DI32A的下游侧以及第三电路30C的第二二极管DI32C 的下游侧连接至第二电路30B的第二 MOS晶体管M32B的下游侧。据此，已经经过前级电路的二极管的电流可用于操作后级电路，使得能够减小电流消耗。第三实施例已经描述了将电压钳位电路配置成三级的示例。然而，根据本发明的电压钳位电路应当不限于这种示例。可以将其配置成两级或更多级。由于来自第二元件的输出电压随同电源电压的增大一起线性地增大(只要电源电压低于预定值)，因此根据任一上述实施例的电压钳位电路可以输出操作处于连接的器件所需要的任意电压。此外，当电源电压等于或超过预定值时，配置电压钳位电路使得第一和第三元件生成的电压经过第三元件、变得恒定并且输出至第二元件。据此，第二元件可以输出恒定电压。由此，即使在施加有等于或大于预定值的输入电压的情况下，电压钳位电路也可以输出适合于正常运行处于连接的器件的电压。 尽管已经就示例性实施例描述了本发明，但不限于此。应当理解，在不脱离所附权利要求书限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行变型或修改。
权利要求
1.一种电压钳位电路，包括 电源；第一元件，其与该电源连接以输出恒定电流；第三元件，其配置为在施加了预定值或更大的电压时允许电流经过；以及第二元件，其配置为根据第一和第三元件生成的电压来输出电压。
2.如权利要求1所述的电压钳位电路，其中所述第一和第二元件是η沟道耗尽型晶体管。
3.如权利要求2所述的电压钳位电路，其中所述第一元件的栅极和源极彼此连接；以及所述第二元件的栅极连接至第一元件的源极，所述第二元件的漏极连接至所述电源。
4.如权利要求1所述的电压钳位电路，其中将所述电压钳位电路配置成多级，以使得来自前级的输出电压要成为后级的输入电压。
5.如权利要求4所述的电压钳位电路，其中后级的第二元件的下游侧连接至前级的第三元件的上游侧。
6.如权利要求1所述的电压钳位电路，其中所述第一、第二和第三元件布置在SOI衬底上以经由氧化膜彼此完全分离。
7.一种集成电路，其包含如权利要求1所述的电压钳位电路，以便通过使用所述电压钳位电路的输出电压作为电源来进行工作。
全文摘要
在此公开电压钳位电路和并入了电压钳位电路的集成电路。所述电压钳位电路包括电源；第一元件，其与该电源连接以输出恒定电流；第三元件，其配置为在施加了预定值或更大的电压时允许电流经过；以及第二元件，其配置为根据第一和第三元件生成的电压来输出电压。
文档编号H02M3/156GK102340243SQ201110200200
公开日2012年2月1日 申请日期2011年7月18日 优先权日2010年7月16日
发明者根来宝昭, 森野航一, 窪田进一 申请人:株式会社理光