专利名称：用于谐振转换器的控制设备的制作方法
技术领域：
本发明涉及用于谐振转换器的控制设备。
背景技术：
现有技术中已知具有用于其控制的设备的开关转换器。谐振转换器代表以存在谐振电路为特征的范围广泛的开关转换器，谐振电路在确定输入输出功率流的过程中起到积极的作用。在这些转换器中，由四个(或两个)电源开关(典型地为功率M0SFET)组成的通过直流电压供电的桥(或半桥)产生方波电压，该方波电压应用于调谐到与所述方波的基本频率接近的频率的谐振电路。因此，由于其选择性特征，谐振电路主要对该基本分量做出响应，并且忽略对方波的较高阶谐波的响应。结果是，可能通过改变方波频率来调制循环功率，保持占空比恒定为50%。而且，依赖于谐振电路的配置，与功率流相关联的电流和/ 或电压具有正弦形状或分段正弦形状。要对这些电压进行整流和滤波，从而将DC电源提供给负载。在离线应用中，为了符合安全规范，向负载供电的整流和滤波系统通过上述规范要求的方式与谐振电路耦合， 该方式使用变压器提供源和负载之间的隔离。正如在所有隔离的网络转换器中，也是在这种情况下，连接到输入源的初级侧(有关于变压器的初级绕组)与通过整流和滤波系统向负载供电的次级侧(有关于变压器的次级绕组)被区分开。在许多类型的谐振转换器中，所谓的LLC谐振转换器被广泛使用，特别是其半桥版本。名称LLC来源于采用两个电感器(L)和一个电容器(C)的谐振电路；图1显示了 LLC 谐振转换器的原理图。谐振转换器1包括晶体管Ql和Q2在输入电压Vin和接地电压GND 之间组成的半桥，该半桥由驱动电路3驱动。晶体管Ql和Q2之间的公共端子HB连接到电路块2，电路块2包括串联的电容器Cr、电感Ls和另一电感Lp，另一电感Lp与次级具有中心抽头的变压器10并联连接。变压器10的具有中心抽头的次级的两个绕组连接到两个二极管Dl和D2的阳极，这两个二极管的阴极都连接到电容器Cout和电阻Rout的并联上；谐振转换器的输出电压Vout施加于所述并联两端，而DC输出电流Iout流过Rout。与传统的开关转换器(非谐振控制的，典型地为PWM-脉宽调制)相比，谐振转换器提供相当大的优势波形没有陡峭边缘，在电源开关中由其“软”切换带来的低开关损耗， 高转换效率(95%以上是容易达到的)，高频下操作的能力，产生低EMI (电磁干扰)，以及最终的高功率密度(即能够构建有能力在相对小的空间内处理相当大的功率电平的转换系统)。如在大多数DC-DC转换器中那样，当操作条件(即其输入电压Vin和/或输出电流lout)改变时，闭环负反馈控制系统保持转换器的输出电压恒定。这通过将部分输出电压和参考电压进行比较来实现；输出电压感测系统(通常为电阻分压器)提供的值与参考值之间的差值信号或误差信号由误差放大器放大，该误差放大器的输出修正转换器内部的量X，并且转换器在每个开关循环期间传送的能量实质上依赖于该误差放大器。在谐振转换器中，这种重要的量是激励谐振电路的方波的开关频率。
对于开关转换器的许多应用、因此也对于使用谐振转换器的应用来说，其共同要求是也在低负载时优化转换效率(即输出功率和输入功率之间的比率)和/或当负载为零时最小化从源提取出的功率，以便符合节能规范(例如，EnergyStar, CEC、Eu CoC等)。为了优化低负载时的效率并且最小化零负载时吸收的功率，在所有开关转换器 (谐振或非谐振的)中广泛实施的技术是其中开关转换器在所谓“突发模式”中操作。根据该操作模式，转换器以间歇性的方式在时间间隔隔开的一系列开关循环(突发)中操作，在该时间间隔内转换器不切换。当负载低至使开关转换器操作于突发模式时，转换器不切换的时间间隔在初始时是相当短的；随着负载降低，这些间隔变长突发的持续时间减少，突发的时间距离增大。因此，平均开关频率显著降低，并且相应地，与转换器的寄生元件的开关相关联的损耗降低，而且与变压器的磁化电流的流动相关联的损耗也降低，与变压器的磁化电流的流动相关联的损耗代表低或非常低负载条件下的功率损耗的主要部分。在所有已知的实施例中，当转移功率下降到预先设立的水平之下时，产生进入这种突发模式的入口。同一反馈控制环路控制连续的突发，以使转换器的输出电压总是保持在控制之下。鉴于使用的控制方法，在脉宽调制控制(PWM)转换器中，存有在转换器中运送的功率水平和控制量之间的直接关系，因此以下文描述的方式通过使用磁滞比较器简单地提供突发模式的操作。当控制变量小于预先设立的阈值时，转换器截止。由于能量流停止，输出电压因为负载低而开始慢慢降低。反馈环路通过提高控制电压对输出电压的这种降低做出反应，并且当控制电压比前述阈值高出等于该磁滞的量时，转换器再次导通。由此，输出电压提高， 并且因此也由于反馈环路，控制电压再一次降低。所述电压一返回到预先设立的阈值之下， 转换器就再次截止，以此类推。在市场上用于谐振DC-DC转换器的所有控制集成电路中，控制直接操作于半桥的振荡频率(直接频率转换器，DFC)。在用于谐振转换器的控制系统中，以与PWM控制器中使用的方式相同的方式实现突发模式操作，该方式为在磁滞比较器中对控制电压和参考进行比较。图3显示了 STMicroelectronics (意法半导体)的集成控制电路L6599的突发模式的实现电路。在这个设备中，开关频率由适于通过信号驱动来驱动晶体管Ql和Q2的电流控制振荡器(CCO) 确定，通过使用电阻器Rl (当在光耦合器的光电晶体管中流过的电流为零时，Rl设置最小操作频率)和R2(R2确定设备进入突发模式时的频率)对该开关频率编程，R1、R2与在管脚处可用的参考电压Vr —起，定义了连接到管脚CF的计时电容器Cl的充/放电电流。当源自光电晶体管TC的电流使得其集电极端子上的电压(即被引到管脚B的电压)小于阈值电压Vh时，比较器C09的输出变高，因此抑制振荡器CC0，并且因此将开关Ql和Q2都截止，从而截止半桥。当由于控制环路的反作用导致这样的电流降低从而使得在管脚B的电压比阈值Vh高出等于比较器C09的磁滞的量时，其输出变低，这样重新触发了振荡器CC0， 而且确定了晶体管Ql和Q2的重新导通、并且因而确定了半桥的重新导通。在市场上的可利用的其他控制器中，以类似的方式提供这样的功能。由于被控制量是频率，而且在谐振转换器中频率随着负载降低而提高，所以利用所述集成控制器的转换器在其操作频率超过预先固定的值(在图3中由电阻R2来编程)时，将进入突发模式操作。不幸的是，谐振转换器中的频率并不仅依赖于负载，而是还(特别地)依赖于输入电压。相反，在反馈控制谐振转换器中，与负载变化相比输入电压的变化更会导致开关频率改变。另一个问题是，由于谐振电路(图1中的Cr、Ls和Lp)的特征参数的统计离差，而该统计离差是由特征参数的限差导致的，所以用于指定的输入和负载电压条件的操作频率可能具有显著变化。结果是以突发模式操作的频率操作的转换器的功率水平可能具有显著变化，并且具有依赖于输入电压变化和前述的参数离差效应的低生产重复性。所有这些在图4A和图4B的图表中清晰可见，图4A和图4B中显示，当负载按百分比由变化到10% 时，在参考LLC谐振转换器中，频率f(单位为kHz)依赖于针对输出电压Pout的固定值的输入电压Vin(图4A)；而且当负载按百分比由变化到12%时，也是在参考LLC谐振转换器中，频率f依赖于针对输入电压Vin的固定值(300V到440V之间)的输出电压Pout (图 4B)。
发明内容
鉴于现有技术，本发明的目的是提供一种用于谐振转换器的控制设备，该控制设备克服前述缺点。根据本发明，所述目的利用具有输出直流的谐振转换器的开关电路的控制设备来实现；所述开关电路至少包括至少第一晶体管和第二晶体管的半桥，所述第一晶体管和第二晶体管连接在输入电压和参考电压之间；所述半桥适于产生用于驱动所述谐振转换器的谐振电路的周期方波电压，所述周期方波电压在对应于输入电压的高电压和对应于参考电压的低电压之间振荡；所述控制设备包含发生装置，所述发生装置适于产生用于驱动所述半桥的周期方波信号，其特征在于所述控制设备包括测量装置，所述测量装置适于测量所述发生装置产生的所述周期方波信号与流过该谐振电路的电流之间的相移，并且适于当所述相移超过第一相移值时控制所述半桥的截止。优选地，所述参考电压是接地电压。
通过下面对本发明的实际的实施方式的详细描述，本发明的特点和优势将变得明显，这通过附图中的非限制性例子而显示，其中图1显示了根据已知技术的LLC谐振转换器的电路示意图；图2显示了根据本发明的具有输出电压调节的谐振转换器的电路示意图；图3显示了在意法半导体的商用设备L6599中实现突发模式的操作模式的简化电路示意图；图4A显示了与针对输出功率的固定值的输入电压对应的频率图；图4B显示了与针对输入电压的固定值的输出功率对应的频率图；图5A显示了对于具有额定值300伏的输入电压Vin，根据负载百分比由1 %到 12%的变化的相移图；图5B显示了对于具有额定值440伏的输入电压Vin，根据负载百分比由1 %到 12%的变化的相移图6显示了根据本发明的用于谐振转换器的控制设备的部分电路示意图；图7是根据本发明第一实施例的用于谐振转换器的控制设备的电路示意图；图8显示了根据已知技术的图7中的电路块的一个实施方式；图9显示了与图7中的电路的操作有关的主波形的时间图；图10显示了图7中另一个电路块的实施方式；图11显示了参考图7中的电路说明如果使用了外部校准电阻Radj时停止阈值的限差与电阻Rtc的限差之间的关系的示图；图12是适合在两个连续停止之间的时间间隔内限制电容器Ctc上的电压的电路的电路示意图；图13是作为操作于突发模式的转换器性能的函数的限制电压图，转换器性能借助谐振电路中的有效电流值和用于指定的操作条件的平均开关频率来测量；图14是根据本发明第二实施例的用于谐振转换器的控制设备的电路示意图；图15显示了与图14中的电路的操作有关的主波形的时间图；图16显示了在利用图8中所示电路的设备中能够实现的对于图14中的部分电路的可能的简化。
具体实施例方式参考图1中的电路，如果包括电容器Cout和电阻Rout的并联的负载LOAD为零， 则流过二极管Dl和D2的电流为零，因此变压器的次级绕组断开。由半桥Ql、Q2驱动的谐振电路变为LC串联，其中电感由Ls+Lp给出。通过忽视非理想情况，假定半桥接通纯无功负载，使得转移功率为零，那么流过谐振电路的电流将与应用的方波电压正交(与对于该电压延迟的电流正交，从而具有电源开关的软切换)；这不依赖于输入电压Vin的值和谐振电路的特征参数值。因此，如仿真和实验验证所证实的，并且如在图5A和图5B中作为在输入电压Vin的额定值为300伏和440伏时负载从到12%的百分比变化的函数的相移Φ 图所显示的，低负载时的电压-电流相移值在相当短的时间间隔中变化，并且对于输入电压的变化和/或谐振电路的参数的变化具有敏感性，该敏感性显著地低于对开关频率的变化的敏感性。根据本发明的用于谐振转换器的控制设备允许转换器在相位超过预先固定的值时进入突发模式。控制设备包括装置200，该装置200能够测量为了驱动谐振电路而产生的方波电压Vpwm和流过谐振电路内部(相位检测器)的电流Is之间的相位关系，并且能够控制半桥Q1、Q2进入突发模式。图2显示了根据本发明的利用控制设备30的谐振转换器。控制设备30利用信号 HS⑶和LS⑶控制谐振转换器的开关电路Ql，Q2 ；开关电路Ql，Q2至少包括至少第一晶体管Ql和第二晶体管Q2的半桥，第一晶体管Ql和第二晶体管Q2连接在输入电压Vin和参考电压之间，参考电压优选地为接地电压。半桥Q1，Q2适于产生周期方波电压，该周期方波电压在对应于输入电压Vin的高电压和对应于参考电压GND的低电压之间振荡；半桥Q1， Q2驱动谐振电路300，该谐振电路300优选地包括串联的电容器Cr和具有初级11和带中心抽头的次级12的变压器10。晶体管Ql和Q2之间的公共端子HB连接到包含谐振电路 300的电路块2。变压器10的带中心抽头的次级的两个绕组连接到两个二极管Dl和D2的阳极，这两个二极管的阴极都连接到电容器Cout和电阻Rout的并联上；谐振转换器的输出电压Vout施加于所述并联两端，而输出电流Iout流过Rout。谐振转换器优选地包含误差放大器4，误差放大器4适于将输出电压Vout的一部分和参考电压Vref进行比较；误差放大器4的输出包括反相输入端的输出电压Vout的一部分和非反相输入端的参考电压Vref，该误差放大器4的输出被光耦合器5利用信号FB转移到初级侧，从而保证安全规范所要求的初级-次级的隔离，并作用于位于控制设备30内的方波信号Vpwm的发生器6。周期方波信号Vpwm继而用于产生半桥Ql，Q2的驱动信号， 即用于产生应用于谐振电路的方波电压；如果不存在传播延迟，则由半桥Ql，Q2产生并应用于谐振电路300的方波信号与装置6产生的方波信号Vpwm相对应。感测电阻Rs优选地设置在电感Lp和接地GND之间，谐振电路300的电流Is流过Rs，并且优选地所述电阻Rs 两端的电压Vs在控制设备30的输入端。优选地，信号Vpwm是根据信号FB产生的PWM类型的信号，信号FB代表电压Vout和参考电压Vref之间的差值。优选地，控制设备30集成在半导体芯片中，由此形成了控制集成电路100。图6说明了根据本发明的用于谐振转换器的控制设备30的一部分101的电路框图。电路部分101包含相位检测器200，相位检测器200适于检测谐振电路的电流Is和方波信号Vpwm(实质为由端子HB和接地GND之间的半桥Ql，Q2产生的方波电压)之间的相移Φ超过确定阈值Oth、Vth的条件，并且因而适于控制突发模式中的半桥Ql，Q2，即控制半桥Ql，Q2的非操作状态或截止。具体而言，如图6所示，检测器200的输出信号BM是置位-复位触发器FF的置位输入S，触发器FF的输出。是用于半桥Q1，Q2的使能信号EN ；当EN位于逻辑电平1时半桥是工作的，而当EN位于逻辑电平O时半桥Ql，Q2是不工作的。信号EN位于电路块201外的输入处，电路块201适于发出用于驱动半桥Ql，Q2的信号HS⑶和LS⑶。因此，半桥(或整个桥)的操作(Ql和Q2反相切换)或非操作(Ql和Q2都保持截止)条件依赖于信号EN(触发器FF的输出g )。信号EN和转换器条件之间的关系可能相反，并且为了允许系统正确操作对于图6中的电路框图的电路修改是明显的。触发器FF由块200的输出信号BM来置位(这样使得信号EN=。为逻辑电平0)， 块200必须识别谐振电路的电流Is与端子HB和接地GND之间的方波电压Vpwm之间的相移Φ超过预定阈值Φ th的条件，并且必须发出位于逻辑电平1的信号BM;这确定了半桥的截止，优选地因而也把它调节为适于系统中的其他信号。优选地，部分101也包含适于使半桥Ql，Q2再次工作的电路102。电路102包括采样器S/H和输入端具有信号FB、并且适于发出信号Vx的设备103。在半桥截止的同时， 信号BM从0到1的转变也激活采样器S/H，采样器S/H记录那一瞬间的电压Vx的值。通过设备103，将这个电压Vx与允许对转换器输出电压的控制环路的控制量进行调整的信号FB 直接相关。如果信号FB是电压，则设备103由简单线或者用于对上游电路进行解耦的电压缓冲器组成；如果信号FB是电流，设备103包含电流镜，该电流镜产生电阻两端的、与该电阻成比例的电压。比较器(优选地为磁滞比较器CO)比较采样电压Vx和瞬时电压Vx，该采样电压由位于采样器块S/H的输出处的信号Vxc指示。由于半桥的截止，输出电压Vout开始慢慢下降，反馈环路通过提高信号FB、并因而提高信号Vx来对此做出响应。当信号Vx值比采样值Vxc高出预先固定的量、并且在此情况下等于比较器CO的磁滞时，其输出为逻辑值1，从而通过将信号EN置为逻辑电平1并导通半桥来控制触发器FF的复位R。因而，通过将半桥的导通与输出电压控制环路的量相关联实现想要的功能，从而保证该量总是保持平均值在调节点(regulation point)周围。图7显示了电路块200的可能的电路实现，该电路实现由虚线标示。处于电路块 200外部的电路部分是一个实例，其被显示用于说明这种功能块如何与控制器的其他功能块进行接口连接。位于比较器COl的非反相输入端的信号Vs是与流过谐振电路的电流Is成比例的电压，并且能够通过使用已知技术中的任何技术之一获得，例如使用与谐振电路串联布置、 并具有连接到接地GND的端子的感测电阻Rs。比较器COl具有在接地GND的反相输入，并且实际上比较器COl是谐振电流的零检测器。比较器COl的输出Z⑶位于异或门XOR的一个输入端，电路块6产生的方波信号 Vp^ii位于该异或门XOR的另一个输入端。Vp^i信号是作为信号FB的函数产生的，信号FB 代表电压Vout和参考电压Vref之间的差值。电路块6是现有技术中已知的块；它实质上是一系列脉冲或方波信号的发生器， 其结构依赖于实施的控制方法(DFC、CMC、TSC等)；图8显示了这个块的内部结构的实例， 其中显示了包含在意法半导体的商用设备L6599中的一个内部结构，该内部结构实现了 DFC类型的控制。图8中的电路块6在输入端具有信号FB (电流IR)，并且电路块6包含用于产生方波Vpwm的外部电容器CF。信号Vpwm与驱动高端晶体管MOSFET Ql的信号HS⑶同相(当HS⑶处于逻辑电平1时，Ql导通，Q2截止)，信号Vpwm与驱动低侧晶体管MOSFET Q2的信号LS⑶反相(当 LS⑶处于逻辑电平1时，Q2导通，Ql截止)。除非存在晶体管Ql和Q2的导通/截止时延， 否则因此可以断定信号Vpwm与由半桥施加于谐振电路的方波电压同相。电路块201包括单稳态电路MF。每当信号Vpwm在1至0以及反之在0至1之间转换时，该单稳态电路MF在时间周期Td内向输出端分别具有信号HSGD和LSGD的两个与型逻辑门ANDl和AND2发送逻辑信号0 在该间隔Td期间(通常相对于晶体管Ql和Q2的导通周期的持续时间来说很短)，晶体管Ql和Q2都截止。两个与逻辑门AND 1和AND2也在输入端具有位于置位-复位触发器FF的输出端的信号EN。与门AND2和ANDl在输入端分别具有源自电路块6的信号Vpwm和其取反信号。在谐振半桥(其中所谓的“感应”，即谐振电路的电流关于电压同相延迟)的常规操作中，当信号Vpwm变为1、并且晶体管Q2截止时(并且晶体管Ql在经过延迟Td后导通)， 谐振电路的电流Is初始为负，并且在晶体管Ql的导通周期期间变为正；信号ZCD初始将位于低电平(通常位于接地GND)，然后变成高电平(1)。类似地，当信号PWM变成0、并且晶体管Ql截止时(并且晶体管Q2在经过延迟Td后导通)，电流初始为正，并且在晶体管Q2的导通周期期间变为负；在这种情况下，信号ZCD初始将为高(逻辑电平1)，然后变为低(逻辑电平0)。在晶体管Ql和Q2的每个导通周期的开始，信号ZCD和Vpwm具有不一致的值， 随后当电流Is过零之后，将达成一致。因此，在从每个MOSFET晶体管截止到电流Is持续过零的整个时间间隔内，门XOR的输出X将具有逻辑值1，从而在该MOSFET晶体管的导通周期的全部剩余时间内为逻辑值0。
信号X启动电流发生器，电流发生器在X位于逻辑电平1时分布电流Itc，在X位 于逻辑电平0时分布零电流。典型地，这个发生器通过电压参考Vrf (电压参考Vrf由于其特性所以是非常准确 的)和电阻R来提供，电阻R以集成的形式提供，并且具有受温度、并且受相当大的统计离 差(约为士25% )影响的值。结果是Itc的值有很大的限差，该限差实质上是由电阻的限 差确定的。在由电阻Rtc和电容Ctc组成的并联上分布该电流I”电阻Rtc也以集成的形式实 现，并且利用合适的生产设计，可以将电阻Rtc与定义了电流Itc的电阻R相关，使得尽管其 各个值具有宽限差，电阻Rtc与电阻R的比率L/R具有非常严格的限差(甚至< 1%)。相 反，电容Ctc是外部电容器，因为所需的电容值与硅上的集成不兼容。假设保持时间常数R0 Ctc总比半桥的开关周期Tsw长，由于电流Itc的充电和其 跨电阻Rtc的放电，电容器‘两端的电压具有比交流分量大得多的直流分量V”该直流分 量Vtc的值将使得在该半桥的每个开关半周期中利用电阻Rtc充电的整体充电损耗等于发生 器、在乂= 1的时间周期Tz期间提供的充电量。假设交流分量可忽略，则可以认为电容器
权利要求
1.一种具有输出直流电流(Iout)的谐振转换器(1)的开关电路0il，Q2)的控制设备 (30)，所述开关电路Oil，Q2)至少包括至少第一晶体管Oil)和第二晶体管0^2)的半桥， 所述第一晶体管和所述第二晶体管连接在输入电压(Vin)和参考电压(GND)之间，所述半桥适于产生用于驱动所述谐振转换器的谐振电路(300)的周期方波电压，所述周期方波电压在对应于所述输入电压的高电压和对应于所述参考电压的低电压之间振荡，所述控制设备(30)包括适于产生用于驱动所述半桥的周期方波信号(Vpwm)的发生装置(6)，其特征在于，所述控制设备包括测量装置，所述测量装置适于测量由所述发生装置(6)产生的所述周期方波信号(Vpwm)和流过所述谐振电路的电流(Is)之间的相移(Φ，VJ，并且适于当所述相移超过第一相移值(Vth，ΦΛ)时控制所述半桥的截止。
2.根据权利要求1所述的设备，其特征在于，所述设备包括适于使所述半桥在其截止后再次工作的另一装置(102)。
3.根据权利要求2所述的设备，其特征在于，所述另一装置(10 包括第一装置 (S/H)，具有第一输入信号(Vx)，所述第一输入信号代表来自所述谐振转换器的输出电压 (Vout)和另一参考电压(Vref)之间的差，并且适于通过提供第二信号(Vxc)来对所述第一信号(Vx)进行采样；以及第二装置(C0)，适于比较所述第一信号和所述第二信号，并且适于当所述第一信号(Vx)超过所述第二信号(Vxc)预先固定的量时发送所述半桥Oil，Q2) 的激活信号(复位)。
4.根据权利要求3所述的设备，其特征在于，所述第三装置(CO)为磁滞比较器，并且所述预先固定的量是所述比较器的磁滞量。
5.根据权利要求1所述的设备，其特征在于，适于测量由所述发生装置(6)产生的方波信号(Vpwm)和流过所述谐振电路的电流(Is)之间的相移(Φ)的所述测量装置(200)包括适于提供代表所述相移的电压信号(νΦ)的另一装置(ωι，)(0κ，ιφ，κφ，(:φ)，所述电压信号(Vtc)具有作为时间周期(Tz)的函数的值，所述时间周期在达到所述方波信号(Vpwm)的高电压值和流过所述谐振电路的所述电流过零之间，或者在达到所述方波信号(Vpwm)的低电压值和流过所述谐振电路的所述电流过零之间；所述测量装置包括比较装置，用于比较所述电压信号(νΦ)和代表所述第一相移值(Φ )的第一电压值(Vth)。
6.根据权利要求5所述的设备，其特征在于，所述另一装置(C01，XOR,Ιφ，R0, Ctc)包括比较器(CO)，在输入端具有代表流过所述谐振电路(300)的电流(Is)的第一信号(Vs) 和接地(GND)，并适于检测所述第一信号(Vs)的过零；异或门O(OR)，在输入端具有所述周期方波信号(Vpwm)和所述比较器的输出信号(ZCD)，并适于发出仅在所述时间周期(Tz)内具有高逻辑电平的输出信号(X)，所述时间周期(Tz)在达到所述方波电压(Vpwm)的高电压值和流过所述谐振电路的所述第一信号(Vs)过零之间或者在达到所述方波信号(Vpwm)的低电压值和所述第一信号(Vs)过零之间，自所述异或门输出的信号(X)适于驱动电压发生器(ιΦ，κΦ，(:φ)，所述电压发生器用于仅当所述异或门的所述输出信号(X)处于高逻辑电平时产生所述电压信号(νφ)。
7.根据权利要求6所述的设备，其特征在于，所述电压信号(Vtc)在电容器(Ctc)两端产生，所述控制设备(30)包括适于在所述半桥(Ql，(^)的一个截止和另一个截止之间的时间间隔期间阻止处于特定水平(Vtol)以下的所述电容器(Ctc)的放电的装置(109)。
8.根据权利要求1所述的设备，其特征在于，所述适于测量施加于所述谐振电路(300) 的方波电压(Vpwm)和流过所述谐振电路的电流(Is)之间的相移(Φ)的装置(200)包括 第一比较器(COl)，其输入端具有代表流过所述谐振电路(300)的电流(Is)的第一信号 (Vs)和接地(GND)，并且适于检测所述第一信号(Vs)的过零；第一单稳态电路(MFl)，适于接收所述第一比较器(COl)的输出信号，并适于在每次所述比较器(COl)的输出转变时，输出预先固定的持续时间的脉冲(ZCDl)；适于根据所述方波信号(Vpwm)的转变生成斜坡电压(Vt)的装置(ICH, Ct, Sff, MF2，Vpwm)；第二比较器(C04)，适于把所述斜坡电压(Vt)和与所述半桥的开关半周期(Tws/幻成比例的直流电压进行比较；其他装置(AND3)，适于在每次所述第二比较器的输出信号(Z_EN)和所述第一比较器输出端的脉冲(ZCDl)都具有高值时发出脉冲(ZZ)。
9.根据权利要求1所述的设备，其特征在于，所述适于测量施加于所述谐振电路(300) 的方波电压(Vpwm)和流过所述谐振电路的电流(Is)之间的相移(Φ)的装置O00)包括第一比较器(COl)，其输入端具有代表流过所述谐振电路(300)的电流(Is)的第一信号(Vs)和接地(GND)，并且适于检测所述第一信号(Vs)的过零；第一单稳态电路(MFl)， 适于接收所述第一比较器(COl)的输出信号，并适于在每次所述比较器(COl)的输出转变时，输出预先固定的持续时间的脉冲(ZCDl)；适于产生与所述方波信号(Vpwm)的转变相关的斜坡电压(Vt)的装置(Ira，CT, Sff, MF2，Vpwm)；第二比较器(C05)，适于把所述斜坡电压 (Vt)和参考电压(Vp)进行比较；其他装置(AND3)，适于当所述第二比较器(C05)的输出信号和方波信号(Vpwm)的取反信号具有相同的逻辑值时，发出高逻辑值的信号；另一装置 (AND3)，适于在每次所述其他装置的输出信号(Z_EN)和来自所述第一比较器的输出端的脉冲(ZCDl)都具有高值时发出脉冲(ZZ)。
10.根据权利要求8或9所述的设备，其特征在于，所述设备包括计数器(120)，所述计数器适于对由所述其他装置(AND3)发出的脉冲(ZZ)进行计数，并且适于当所述脉冲的个数超过预先固定的值时，控制所述半桥的截止。
11.根据权利要求8或9所述的设备，其特征在于，所述设备包括适于在来自所述其他装置的输出端的每个脉冲(ZZ)处控制所述半桥的截止的装置(AND3，FF)。
12.根据权利要求1所述的设备，其特征在于，由所述半桥产生的用于驱动所述谐振电路(300)的周期方波电压对应于由所述控制设备的所述发生装置(6)产生的周期方波信号 (Vpwm) ο
13.根据权利要求1所述的设备，其特征在于，所述设备包括用于产生延迟(Td)的装置，所述延迟是由所述半桥产生的用于驱动所述谐振电路(300)的周期方波电压与由所述控制设备的所述发生装置(6)产生的周期方波信号(Vpwm)之间的延迟。
14.根据权利要求1所述的设备，其特征在于，所述设备包括适于将所述半桥的截止与所述半桥的开关同步的装置(105)。
15.根据权利要求1所述的设备，其特征在于，所述设备包括适于修改所述第一相移值 (Vth，Φ J的值的装置(106)。
16.根据权利要求1所述的设备，其特征在于，所述第一相移值(Vth，Oth)是预先固定的值。
17.一种集成在硅芯片中的电路(100)，所述电路包括根据前述任一权利要求所限定的用于谐振转换器的控制设备(30)。
18.一种具有输出直流电流(Iout)的谐振转换器(1)的开关电路Oil，Q2)的控制方法，所述开关电路至少包括至少第一晶体管Oil)和第二晶体管的半桥，所述第一晶体管和所述第二晶体管连接于输入电压(Vin)和参考电压(GND)之间，所述半桥适于产生用于驱动所述谐振转换器的谐振电路(300)的周期方波电压，所述周期方波电压在对应于所述输入电压的高电压和对应于所述参考电压的低电压之间振荡，所述控制方法包括产生用于驱动所述半桥的周期方波信号(Vpwm)，其特征在于，所述控制方法包括测量所述周期方波信号(Vpwm)和流过所述谐振电路的电流(Is)之间的相移(Φ，VJ，以及当所述相移超过第一相移值(Vth，ΦΛ)时控制所述半桥的截止。
19.根据权利要求18所述的方法，其特征在于，所述方法包括在所述半桥自己截止后再次导通所述半桥。
全文摘要
本发明涉及用于谐振转换器的控制设备。描述了一种具有输出直流电流的谐振转换器的开关电路的控制设备；开关电路至少包括至少第一晶体管和第二晶体管的半桥，第一晶体管和第二晶体管连接于输入电压和参考电压之间。半桥适于产生用于驱动谐振转换器的谐振电路的周期方波电压，周期方波电压在对应于输入电压的高电压和对应于参考电压的低电压之间振荡。控制设备包括发生装置，适于产生用于驱动半桥的方波信号。控制设备包括测量装置，适于测量由发生装置产生的周期方波信号和流过谐振电路的电流之间的相移，并且适于当相移超过第一相移值时控制半桥的截止。
文档编号H02M3/335GK102570821SQ20111034263
公开日2012年7月11日 申请日期2011年10月25日 优先权日2010年10月25日
发明者C·阿达格纳 申请人:意法半导体股份有限公司