专利名称：分块功率管电路及其实现方法
技术领域：
本发明涉及开关电源技术领域，特别涉及一种分块功率管电路及其实现方法。
背景技术：
开关电源是电源管理单元中的重要模块，能够实现将电池能量高效供给处理器内核、I/O (Input/Output，输入/输出)、存储器及其他部件。效率是开关电源的重要指标，影响它的主要因素是开关电源中功率管的导通损耗、动态损耗和开关损耗。一般而言，开关电源接入的负载为重负载时导通损耗对效率的影响大；开关电源接入的负载为轻负载时动态损耗对效率的影响大；开关电源的工作频率在高频时开关损耗对效率的影响大；开关电源的工作频率在低频时导通损耗对效率的影响大。减小功率管在全负载范围内的损耗是提高开关电源效率的关键。目前，业界提高开关电源在全负载范围内效率的方法是采用固定尺寸的大功率管，减小导通损耗，提高重负载效率；同时，其外围电路采用Pulse Skipping(脉冲跳跃)模式或Burst (突变)模式，降低功率管开关频数，以减小动态损耗和开关损耗，提高轻负载效率；最终实现全负载范围内的高效率。在实现本发明的过程中，发明人发现现有技术中至少存在如下问题Pulse Skipping模式和Burst模式虽然能通过降低功率管开关频数提高轻负载时开关电源的效率，但是固定大尺寸的功率管使得效率的改善相当有限；同时，这种降功率管开关频数的方法，会显著恶化输出波纹。
发明内容
本发明的实施例提供一种分块功率管电路实现方法及装置，能够以简单的电路实现全负载范围内的高效率。本发明实施例采用的技术方案为一种分块功率管电路，用于对开关电源的电压调节信号进行逻辑控制，以实现根据开关电源所接入的处理器和存储器所需的供电电压，管理当前开关电源中的功率管的开关状态，其特征在于，包括控制电路、驱动电路及分块功率管组，其中，所述控制电路用于根据电压调节信号调节PWM信号的方波占空比，生成PWMP信号和PWMN信号以及控制信号m，所述控制信号m用于管理功率管对开启的路数，所述PWMP信号和PWMN信号用于为驱动电路提供功率管状态控制信号，其中，所述PWMP信号和PWMN信号分别输送至所述驱动电路的PWMP信号端和PWMN信号端；所述驱动电路用于根据所述PWMP信号和PWMN信号生成驱动信号PG和驱动信号 NG,所述PG信号用于控制所述功率管对中PMOS功率管的开关状态，所述NG信号用于控制所述功率管对中NMOS功率管的开关状态，其中，所述驱动电路的PWMP信号端和PWMN信号端分别用于接收所述PWMP信号和所述PWMN信号；所述分块功率管组包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述PMOS功率管和NMOS功率管的漏端相连接，其中，所述PMOS功率管的输入端接收所述驱动电路发送的PG信号，所述NMOS功率管的输入端接收所述驱动电路发送的NG信号。一种分块功率管电路的实现方法，其特征在于，所述分块功率管电路包括控制电路、驱动电路及分块功率管组，所述分块功率管组包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述方法包括根据开关电源所接入的处理器和存储器所需的供电电压的大小产生的电压调节信号，利用P丽信号和所述电压调节信号通过控制电路产生PWMN信号、PWMP信号以及控制信号m，通过所述控制信号m管理功率管对开启的路数；所述PWMP信号和PWMN信号通过驱动电路产生驱动信号PG和NG，通过PG信号控制功率管对中PMOS功率管的开关状态，通过NG信号控制功率管对中NMOS功率管的开关状态。本发明实施例提供的分块功率管电路及其实现方法，根据开关电源所接入的处理器和存储器所需的供电电压的大小，利用电压调节信号通过驱动电路控制功率管对开启的路数。与现有技术相比，本发明实施例能够对功率管开启的数目进行动态调整，从而可以根据不同的需求控制功率管得开关数目，减低各种情况下的损耗，提高开关电源的效率。具体的，当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过1安培时，将开关电源接入的负载判定为重负载，此时导通损耗对开关电源的效率影响最大，开启大部分功率管，减小导通损耗，提高效率；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，此时动态损耗对开关电源的效率影响最大，开启小部分功率管，减小动态损耗，提高效率，从而以简单的电路实现了全负载范围内的高效率。
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本发明实施例一提供的分块功率管电路图；图2为本发明实施例二提供的分块功率管电路图；图3为本发明实施例二提供的驱动电路图；图4为本发明实施例二提供的动态死区控制电路图；图5为本发明实施例二提供的分块功率管组图；图6为本发明实施例三提供的分块功率管电路的实现方法流程图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。为使本发明技术方案的优点更加清楚，下面结合附图和实施例对本发明作详细说明。实施例一本实施例提供一种分块功率管电路，用于对开关电源的电压调节信号进行逻辑控制，以实现根据开关电源所接入的处理器和存储器所需的供电电压，管理当前开关电源中的功率管的开关状态，如图1所示，所述电路包括控制电路11、驱动电路12及分块功率管组 13，其中所述控制电路11用于根据电压调节信号调节PWM信号的方波占空比，生成PWMP 信号和PWMN信号以及控制信号m，所述控制信号m用于管理功率管对开启的路数进而调整开关电源的效率，所述PWMP信号和PWMN信号用于为驱动电路12提供功率管状态控制信号，其中，所述PWMP信号和PWMN信号分别输送至所述驱动电路12的PWMP信号端和PWMN
信号端。所述驱动电路12用于根据所述PWMP信号和PWMN信号生成驱动信号PG和驱动信号NG，所述PG信号用于控制所述功率管对中PMOS功率管的开关状态，所述NG信号用于控制所述功率管对中NMOS功率管的开关状态，其中，所述驱动电路12的PWMP信号端和PWMN 信号端分别用于接收所述PWMP信号和所述PWMN信号。所述分块功率管组13包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述PMOS功率管和NMOS功率管的漏端相连接，其中，所述PMOS功率管的输入端接收所述驱动电路12发送的PG信号，所述NMOS功率管的输入端接收所述驱动电路12发送的NG信号。本发明实施例提供的分块功率管电路，根据开关电源所接入的处理器和存储器所需的供电电压的大小，利用电压调节信号和PWM信号产生的控制信号控制功率管对开启的路数。与现有技术相比，本发明实施例能够对功率管开启的数目进行动态调整，从而可以根据不同的需求控制功率管得开关数目，减低各种情况下的损耗，提高开关电源的效率。具体的，当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过1安培时，将开关电源接入的负载判定为重负载，此时导通损耗对开关电源的效率影响最大，开启大部分功率管，减小导通损耗，提高效率；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，此时动态损耗对开关电源的效率影响最大，开启小部分功率管，减小动态损耗，提高效率，从而以简单的电路实现了全负载范围内的高效率。实施例二本实施例提供一种分块功率管电路，用于对开关电源的电压调节信号进行逻辑控制，以实现根据开关电源所接入的处理器和存储器所需的供电电压，管理当前开关电源中的功率管的开关状态，如图2所示，所述电路包括控制电路11、驱动电路12及分块功率管组 13，其中所述控制电路11用于根据电压调节信号调节PWM信号的方波占空比，生成PWMP 信号和PWMN信号以及控制信号m，所述控制信号m用于管理功率管对开启的路数进而调整开关电源的效率，所述PWMP信号和PWMN信号用于为驱动电路12提供功率管状态控制信号，其中，所述PWMP信号和PWMN信号分别输送至所述驱动电路12的PWMP信号端和PWMN
信号端。所述驱动电路12用于根据所述PWMP信号和PWMN信号生成驱动信号PG和驱动信号NG，所述PG信号用于控制所述功率管对中PMOS功率管的开关状态，所述NG信号用于控制所述功率管对中NMOS功率管的开关状态，其中，所述驱动电路12的PWMP信号端和PWMN 信号端分别用于接收所述PWMP信号和所述PWMN信号。所述分块功率管组13包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述PMOS功率管和NMOS功率管的漏端相连接，其中，所述PMOS功率管的输入端接收所述驱动电路12发送的PG信号，所述NMOS功率管的输入端接收所述驱动电路12发送的NG信号。其中，所述PWM信号由PWM信号模块14产生，为普通的脉宽调制信号；所述电压调节信号由电压调节信号模块15产生，所述电压调节模块15根据开关电源所接入的处理器和存储器所需的供电电压生成相应的电压调节信号。进一步的，如图2所示，所述控制电路11还包括动态死区控制电路111，所述动态死区控制电路111用于通过改变延时单元开启或关闭的数目以改变死区时间，使PMOS功率管和NMOS功率管处于不同时导通的状态，其中，所述死区时间是为了防止一路功率管对中的PMOS功率管和NMOS功率管因为开关速度问题发生同时导通而设置的一个保护时段。进一步的，所述控制电路11通过控制动态死区控制电路111中延时单元的开关的闭合状态，来控制动态死区控制电路111输出的死区时间的大小。具体的，所述动态死区控制电路111的输入端接收分块功率管驱动信号PG和NG， 所述PG信号和NG信号为反馈信号，由图2中驱动电路12输出的PGl-P&i信号和NGl-NGn 反馈回来得到，所述PG信号和NG信号用于为动态死区控制电路111提供控制信号；所述动态死区控制电路111的输出端与所述驱动电路12的DTF信号端和DTR信号端连接，输出DTF信号和DTR信号，其中，DTF信号为下降死区时间控制信号，用于控制PMOS功率管的 PWMP信号的下降沿，进而控制下降死区时间的大小，DTR信号为上升死区时间控制信号，用于控制NMOS功率管的PWMN信号的上升沿，进而控制上升死区时间的大小。进一步的，图4中动态死区控制电路111的DTF信号端与图3中驱动电路12的 DTF信号端连接，图4中动态死区控制电路111的DTR信号端与图3中驱动电路12的DTR 信号端连接。具体的，如图4所示，每个延时单元通过两个控制开关与死区电路连接，当两个控制开关均闭合时，延时单元被接入电路中，起到延迟信号传递作用，从而延迟功率管的导
ο进一步的，每一路功率管对公用同一个动态死区控制电路。进一步的，当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过1安培时，将开关电源接入的负载判定为重负载，根据电压调节信号生成控制信号m， 由控制信号m决定所需要开启的功率管对路数，增加功率管开启的数目；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，根据电压调节信号生成控制信号m，由控制信号m决定所需要关闭的功率管对路数，减少功率管开启的数目。其中，当判定开关电源接入的负载处于轻负载或重负载范围内时，所述电压调节信号根据所述供电电压对开启的功率管个数进行优化可以为开关电源所接入的处理器和存储器所需的供电电压每增加5mv，驱动信号就根据电压调节信号依次开启一路功率管对， 开关电源所接入的处理器和存储器所需的供电电压每降低5mv，驱动信号就根据电压调节信号依次关闭一路功率管对。具体的，如图5所示，所述分块功率管需要对称分布，每一个驱动电路就近放置于对应分块功率管附近。当开关电源开始工作时，1路分块功率管(PM0S功率管1和NMOS功率管1)首先开启工作，随着开关电源接入的负载的增加，依次开启2路、3路、4路分块功率管，直到开启η路分块功率管；相反的，随着开关电源接入的负载的减少，依次关闭η路、n-1 路、n-2路分块功率管，直到功率管的数目符合开关电源接入负载的要求。进一步的，如图3所示，所述驱动电路12中PWM信号为同步信号，包括PWMP信号和PWMN信号，所述PWMP信号用于控制PMOS 功率管的开关状态，所述PWMN信号用于控制NMOS功率管的开关状态。PR/PF和PRa/PRb输入端与逻辑控制芯片连接，用于控制PMOS功率管的上升时间和下降时间大小；NR/NF和NRa/NRb输入端与逻辑控制芯片连接，用于控制NMOS功率管的上升时间和下降时间大小。本发明实施例提供的分块功率管电路，根据开关电源所接入的处理器和存储器所需的供电电压的大小，利用电压调节信号和PWM信号产生的控制信号控制功率管对开启的路数。与现有技术相比，本发明实施例能够对功率管开启的数目进行动态调整，从而可以根据不同的需求控制功率管得开关数目，减低各种情况下的损耗，提高开关电源的效率。具体的，当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过1安培时，将开关电源接入的负载判定为重负载，此时导通损耗对开关电源的效率影响最大，开启大部分功率管，减小导通损耗，提高效率；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，此时动态损耗对开关电源的效率影响最大，开启小部分功率管，减小动态损耗，提高效率，从而以简单的电路实现了全负载范围内的高效率。此外，通过调整功率管前级驱动电路的数目，改变驱动能力，实现PMOS功率管和NMOS功率管的上升和下降时间的控制；通过改变动态死区电路中延时单元的数目，改变死区时间，实现对PMOS功率管和NMOS功率管的死区时间的控制。实施例三本实施例提供一种分块功率管电路的实现方法，如图6所示，所述方法包括601、根据开关电源所接入的处理器和存储器所需的供电电压的大小产生的电压调节信号，利用PWM信号和所述电压调节信号通过控制电路产生PWMN信号、PWMP信号以及控制信号m，通过所述控制信号m管理功率管对开启的路数。602、所述PWMP信号和PWMN信号通过驱动电路产生驱动信号PG和NG，通过PG信号控制功率管对中PMOS功率管的开关状态，通过NG信号控制功率管对中NMOS功率管的开关状态。进一步的，所述分块功率管电路还包括动态死区控制电路，所述方法还包括
通过改变延时单元开启或关闭的数目以改变死区时间，使PMOS功率管和NMOS功率管处于不同时导通的状态。具体的，所述动态死区控制电路的输入端接收分块功率管驱动信号PG和NG，所述 PG信号和NG信号为反馈信号，由图2中驱动电路输出的PGl-P&i信号和NGl-NGn反馈回来得到，所述PG信号和NG信号用于为动态死区控制电路提供控制信号；所述动态死区控制电路的输出端与所述驱动电路的DTF信号端和DTR信号端连接，输出DTF信号和DTR信号，其中，DTF信号为下降死区时间控制信号，用于控制PMOS功率管的PWMP信号的下降沿，进而控制下降死区时间的大小，DTR信号为上升死区时间控制信号，用于控制NMOS功率管的PWMN 信号的上升沿，进而控制上升死区时间的大小。进一步的，所述根据开关电源所接入的处理器和存储器所需的供电电压的大小产生电压调节信号，PWM信号和所述电压调节信号通过控制电路产生PWMN信号、PWMP信号以及控制信号m，通过所述控制信号m管理功率管对开启的路数包括进一步的，当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过1安培时，将开关电源接入的负载判定为重负载，根据电压调节信号生成控制信号m， 由控制信号m决定所需要开启的功率管对路数，增加功率管开启的数目；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，根据电压调节信号生成控制信号m，由控制信号m决定所需要关闭的功率管对路数，减少功率管开启的数目。其中，当判定开关电源接入的负载处于轻负载或重负载范围内时，所述电压调节信号根据所述供电电压对开启的功率管个数进行优化可以为开关电源所接入的处理器和存储器所需的供电电压每增加5mv，驱动信号就根据电压调节信号依次开启一路功率管对， 开关电源所接入的处理器和存储器所需的供电电压每降低5mv，驱动信号就根据电压调节信号依次关闭一路功率管对。本发明实施例提供的分块功率管电路的实现方法，根据开关电源所接入的处理器和存储器所需的供电电压的大小，利用电压调节信号和PWM信号产生的控制信号控制功率管对开启的路数。与现有技术相比，本发明实施例能够对功率管开启的数目进行动态调整， 从而可以根据不同的需求控制功率管得开关数目，减低各种情况下的损耗，提高开关电源的效率。具体的，当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过 1安培时，将开关电源接入的负载判定为重负载，此时导通损耗对开关电源的效率影响最大，开启大部分功率管，减小导通损耗，提高效率；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，此时动态损耗对开关电源的效率影响最大，开启小部分功率管，减小动态损耗，提高效率，从而以简单的电路实现了全负载范围内的高效率。本发明实施例提供的分块功率管电路可以实现上述提供的方法实施例，具体功能实现请参见方法实施例中的说明，在此不再赘述。本发明实施例提供的分块功率管电路及其实现方法可以适用于开关电源，但不仅限于此。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存储记忆体(Random Access Memory, RAM)等。 以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
权利要求
1.一种分块功率管电路，用于对开关电源的电压调节信号进行逻辑控制，以实现根据开关电源所接入的处理器和存储器所需的供电电压，管理当前开关电源中的功率管的开关状态，其特征在于，包括控制电路、驱动电路及分块功率管组，其中，所述控制电路用于根据电压调节信号调节PWM信号的方波占空比，生成PWMP信号和 PWMN信号以及控制信号m，所述控制信号m用于管理功率管对开启的路数，所述PWMP信号和PWMN信号用于为驱动电路提供功率管状态控制信号，其中，所述PWMP信号和PWMN信号分别输送至所述驱动电路的PWMP信号端和PWMN信号端；所述驱动电路用于根据所述PWMP信号和PWMN信号生成驱动信号PG和驱动信号NG，所述PG信号用于控制所述功率管对中PMOS功率管的开关状态，所述NG信号用于控制所述功率管对中NMOS功率管的开关状态，其中，所述驱动电路的PWMP信号端和PWMN信号端分别用于接收所述PWMP信号和所述PWMN信号；所述分块功率管组包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述PMOS功率管和NMOS功率管的漏端相连接，其中，所述PMOS功率管的输入端接收所述驱动电路发送的PG信号，所述NMOS功率管的输入端接收所述驱动电路发送的NG信号。
2.根据权利要求1所述的分块功率管电路，其特征在于，所述控制电路还包括动态死区控制电路，所述动态死区控制电路用于通过改变延时单元开启或关闭的数目以改变死区时间，使PMOS功率管和NMOS功率管处于不同时导通的状态；所述动态死区控制电路的输入端接收分块功率管驱动信号，所述PG信号和NG信号用于为动态死区控制电路提供控制信号，所述动态死区控制电路的输出端与所述驱动电路的DTF信号端和DTR信号端连接。
3.根据权利要求1或2所述的分块功率管电路，其特征在于，所述控制电路通过控制动态死区控制电路中延时单元的开关的闭合状态，来控制动态死区控制电路输出的死区时间的大小。
4.根据权利要求2所述的分块功率管电路，其特征在于，所述分块功率管驱动信号包括PMOS功率管驱动信号PG和NMOS功率管驱动信号NG，所述PG信号和NG信号为反馈信号，由驱动电路输出的PGl-P&i信号和NGl-NGn反馈回来得到。
5.根据权利要求3所述的分块功率管电路，其特征在于，所述动态死区控制电路的输出端输出DTF信号和DTR信号，其中，DTF信号为下降死区时间控制信号，用于控制PMOS功率管的PWMP信号的下降沿，进而控制下降死区时间的大小，DTR信号为上升死区时间控制信号，用于控制NMOS功率管的PWMN信号的上升沿，进而控制上升死区时间的大小。
6.一种分块功率管电路的实现方法，其特征在于，所述分块功率管电路包括控制电路、 驱动电路及分块功率管组，所述分块功率管组包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述方法包括根据开关电源所接入的处理器和存储器所需的供电电压的大小产生的电压调节信号， 利用PWM信号和所述电压调节信号通过控制电路产生PWMN信号、PWMP信号以及控制信号 m,通过所述控制信号m管理功率管对开启的路数；所述PWMP信号和PWMN信号通过驱动电路产生驱动信号PG和NG，通过PG信号控制功率管对中PMOS功率管的开关状态，通过NG信号控制功率管对中NMOS功率管的开关状态。
7.根据权利要求6所述的方法，其特征在于，所述分块功率管电路还包括动态死区控制电路，所述方法还包括通过改变延时单元开启或关闭的数目以改变死区时间，使PMOS功率管和NMOS功率管处于不同时导通的状态。
8.根据权利要求7所述的方法，其特征在于，所述利用分块功率管驱动信号通过所述动态死区控制电路控制各功率管对的死区时间包括所述动态死区控制电路输出DTF信号和DTR信号，其中，DTF信号为下降死区时间控制信号，用于控制PMOS功率管的PWMP信号的下降沿，进而控制下降死区时间的大小，DTR信号为上升死区时间控制信号，用于控制NMOS功率管的PWMN信号的上升沿，进而控制上升死区时间的大小。
9.根据权利要求6所述的方法，其特征在于，所述根据开关电源所接入的处理器和存储器所需的供电电压的大小产生的电压调节信号，利用PWM信号和所述电压调节信号通过控制电路产生PWMN信号、PWMP信号以及控制信号m，通过所述控制信号m管理功率管对开启的路数包括当开关电源所接入的处理器和存储器所需的供电电压较大，供电电流超过1安培时， 将开关电源接入的负载判定为重负载，根据电压调节信号生成控制信号m，由控制信号m决定所需要开启的功率管对路数，增加功率管开启的数目；当开关电源所接入的处理器和存储器所需的供电电压较小，供电电流小于100毫安培时，将开关电源接入的负载判定为轻负载，根据电压调节信号生成控制信号m，由控制信号 m决定所需要关闭的功率管对路数，减少功率管开启的数目。
10.根据权利要求6所述的方法，其特征在于，所述通过所述控制信号m管理功率管对开启的路数包括开关电源所接入的处理器和存储器所需的供电电压每增加一定的值，驱动信号就根据电压调节信号依次开启一路功率管对，开关电源所接入的处理器和存储器所需的供电电压每降低一定的值，驱动信号就根据电压调节信号依次关闭一路功率管对。
全文摘要
本发明实施例公开了一种分块功率管电路及其实现方法，所述分块功率管电路包括控制电路，所述控制电路用于根据电压调节信号调节PWM信号的方波占空比，生成PWMP信号和PWMN信号以及控制信号m；驱动电路，所述驱动电路的PWMP信号端和PWMN信号端接收控制电路发送的PWMP信号和PWMN信号，用于根据所述PWMP信号和PWMN信号生成驱动信号PG和驱动信号NG，通过PG信号和NG信号控制功率管对中PMOS功率管和NMOS功率管的开关状态；分块功率管组，所述分块功率管组包括至少一路功率管对，每路功率管对包括一个PMOS功率管和一个NMOS功率管，所述PMOS功率管和NMOS功率管的输入端分别接收所述驱动电路发送的PG信号和NG信号。本发明适用于开关电源中。
文档编号H02M3/155GK102439832SQ201180001480
公开日2012年5月2日 申请日期2011年8月19日 优先权日2011年8月19日
发明者余凯, 谢强 申请人:华为技术有限公司