专利名称：动态mosfet栅极驱动器的制作方法
技术领域：
这里公开的实施例主要地涉及一种栅极驱动器系统架构和控制方法，并且更具体地涉及一种在单个切换周期期间动态调整驱动电流的栅极驱动器系统。
背景技术：
功率金属氧化物半导体场效应晶体管(MOSFET)是包括切换模式电源的功率电子系统中常用的半导体切换器件。用于功率MOSFET的栅极驱动器对于实现高性能(如低电磁干扰(EMI)、高效率和良好控制性能)而言是关键的。图1是图示了使用M0SFETQ1的常规回扫型切换功率转换器100的电路图。切换功率转换器100包括功率级105和次级输出级107。功率级105包括MOSFET Ql和功率变压器Tl。功率变压器Tl包括初级绕组Np、次级绕组Ns和辅助绕组Na。次级输出级107包括二极管Dl和输出电容器Cl。控制器101使用具有接通时间(Ton)和关断时间(Tqff)的脉冲这一形式的输出驱动信号102来控制MOSFETQl的接通状态和关断状态。换而言之，控制器101生成驱动MOSFET Ql的输出驱动信号102。
从AC功率源(未示出)接收AC功率，并且对AC功率整流以提供未调节的输入电压VD。。输入功率在开关Ql接通之时存储于变压器Tl中，因为二极管D1在MOSFET Ql接通时变成反向偏置。然后，在开关Ql关断之时跨电容器C1向电子设备传送整流的输入功率，因为二极管Dl在MOSFET Ql 关断时变成正向偏置。二极管D1作为输出整流器来工作，并且电容器仏作为输出滤波器来工作。向电子设备递送所得的经整流的输出电压VQUT。如先前提到的那样，控制器101生成用于控制MOSFET Ql的接通时间和关断时间并且调整输出电压Vqut的适当开关驱动脉冲102。控制器101在包括PWM(脉冲宽度调制)和/或PFM(脉冲频率调制)模式的多种操作模式中基于切换功率转换器的先前切换周期中的感测的输出电压Vsense和感测的初级侧电流Id使用反馈回路来控制MOSFET Ql。Isense用来感测经过初级绕组Np的初级电流Id并且以跨感测电阻器Rs的电压这一形式切换Q1。跨变压器Tl的辅助绕组Na反映输出电压VQUT，经由包括电阻器R1和R2的电阻分压器向控制器101输入该输出电压作为电压VSENSE。基于感测的输出电压，控制器101确定切换功率转换器100的操作频率，该操作频率规定输出驱动信号102中的接通时间(TJ和关断时间(Tqff)的频率。图2图示了在控制器101中包括的常规栅极驱动器系统配置。驱动器末级包括高侧PMOS Qp和低侧NMOS Qno高侧PMOS源极连接到Ncc,而低侧NMOS源极连接到接地(GND)。如图2中所示，控制器101包括栅极驱动器控制电路201。栅极驱动器控制电路202生成开关控制信号S以及分别用于PMOS Qp和NMOS Qn的驱动器信号Sp和Sn。
图3图示了常用于分析MOSFET切换性能的等效电路模型。器件的切换性能取决于为了跨器件的寄生电容建立电压改变而需要的时间。Re代表MOSFET的栅极的分布式电阻。Ls和Ld分别代表MOSFET的源极和漏极引线电感。CeD代表MOSFET的栅极到漏极电容(即米勒电容)并且是电压的非线性函数。Ces和Cds分别代表MOSFET的栅极到源极电容和漏极到源极电容。最后，等效电路图示了跨MOSFET的漏极和源极的体-漏极二极管。可以参照图4中所示具体波形来理解MOSFET操作。一般而言，图4图示了在切换周期内的各种时间的与功率MOSFET Ql的漏极电流Id对应的电流Isense、开关控制信号S1、用于驱动器下侧NMOS Qn的栅极驱动器信号Sn、用于驱动器高侧PMOS Qp的栅极驱动器信号SP、MOSFET Ql的栅极到源极电压Ves和MOSFET Ql的漏极到源极电压VDS。
在时间h处，控制器101通过发出高401开关控制信号S来接通Ql并且通过发出低403栅极驱动器信号Sn来关断低侧NMOS Qn。在时间h处，在防止高侧PMOS Qp与低侧NMOS (^之间直冲(shoot through)的短时间延迟之后,控制器101将栅极驱动器信号Sp设置成低405，这接通高侧PMOS Qp。在时间区间[t1; t2]期间，栅极驱动电流对Ql的输入电容器充电。电流流过高侧PMOS Qp,并且高侧PMOS Qp的接通状态电阻Rds (on)_P适于作为栅极电阻Rg，该栅极电阻影响用来驱动功率MOSFET Ql的驱动电流。当Ql的栅极到源极电压Ves上升407至用于MOSFET Ql的阈值电压Vth以上时，Ql开始传导。在时间区间[t1;t2]期间，MOSFET Ql的漏极到源极电压VDS仍然维持高电压409，例如Vds = VDC。根据系统配置，Vdc可以约为300V或者更高。在时间区间[t2, t3]期间，Ql的栅极到源极电压Ves达到台阶(plateau) 411并且保持于这一台阶411。另外，驱动电流主要对Ql的米勒电容器CeD充电。如图4中所示，Ql的漏极到源极电压Vds在时间区间[t2，t3]期间减少413 (由dV/dt代表)。与Ql的漏极到源极电容器Cds和变压器的寄生电容耦合的Ql的漏极到源极电压Vds的改变速率dV/dt借助C*dV/dt生成漏极电流Id中的电流尖峰415。在时间区间[t3，t4]期间，当Ql的漏极到源极电压Vds减少至低电平417时，米勒电容器CeD充电完全，并且驱动电流主要对Ql的栅极到源极电容器Ces充电。在时间区间[t3，t4]期间，栅极到源极电压Ves上升419并且最终达到V。。附近。Ql的接通转变完成。在时间区间[t4，t5]期间，栅极到源极电压Ves维持于Vcc附近，并且Ql的漏极到源极电压Vds保持于低电平417。另外，在时间区间[t4，t5]期间，漏电流ID朝着理想尖峰上升421。在时间t5处，控制器101判决关断Ql (由开关控制信号S2变低423示出)，并且栅极驱动器信号Sp设置成高425，这关断高侧PMOS Qp。如图4中所示，漏极电流Id在时间t5处达到理想尖峰。在时间丨5处，栅极驱动器信号Sn保持低403。另外，在时间丨5处，栅极到源极电压Ves维持于\c附近，并且Ql的漏极到源极电压Vds保持于低电平417。在时间t6处，在防止高侧PMOS Qp与低侧NMOS Qn之间直冲的短时间延迟之后，栅极驱动器信号SnS置成高427，这接通低侧NMOS QN。在时间区间[t6，t7]期间，低侧NMOSQn提供用于对电容器Ces放电的路径，并且低侧NMOS Qn的接通状态电阻Rds (on)_N影响放电电流。如图4中所示，Ql的栅极到源极电压Ves从V。。减少至少于V。。，但是大于Vth的台阶431，并且Ql的漏极到源极电压Vds保持于低电平417。在时间区间[t7，t8]期间，Ql的栅极到源极电压Ves保持于台阶431，并且驱动电流主要对Ql的米勒电容器CeD放电。另外，漏极到源极电压Vds在时间区间[t7，t8]期间朝着高电压409上升433 (由dV/dt代表)。在时间区间[t8，t9]期间(未考虑高频振铃和其它寄生效应)，Q1的漏极到源极电压Vds达到最大DC电压409，并且驱动电流主要对电容器Ces放电。另外，Ql的栅极到源极电压Ves减少435。一旦栅极到源极电压Ves减少至阈值电压Vth以下，Ql关断，并且漏极电流Id在时间t9达到实际尖峰并且衰减437至零。Ql的关断转变完成。
发明内容
描述一种在操作期间使功率MOSFET的EMI和传导损耗最小的动态MOSFET栅极驱动器系统架构和控制方案的实施例。在一个实施例中，栅极驱动器耦合到功率MOSFET的栅极。在切换功率转换器的单个切换周期内，栅极驱动器在MOSFET的接通操作期间变化在MOSFET的栅极处的驱动电流，以在接通操作期间减少EMI和传导损耗。此外，在切换周期内的MOSFET的关断操作期间，栅极驱动器也变化在MOSFET的栅极处的驱动电流，以减少关断延迟时间并且减少EMI。在一个实施例中，为了变化功率MOSFET的驱动电流，MOSFET栅极驱动器系统在切换功率转换器的单个(即一个)切换周期内动态调整栅极驱动器接通电阻和/或栅极驱动器关断电阻以减少系统中的EMI并且在操作期间使功率MOSFET的传导损耗最小。在切换周期的接通时间期间，系统在初始接通时段设置相对大的接通电阻，以减少MOSFET的漏极到源极电压随时间的电压改变速率。通过减少随时间的电压改变速率来减少EMI。另外，栅极驱动器将接通电阻转变成更低电阻以减少由系统的驱动器驱动的功率MOSFET的传导损耗。在切换周期的关断时间期间，栅极驱动器在初始关断时段设置相对小的关断电阻以减少关断延迟时间，并且将关断电阻转变成更大电阻以减少MOSFET的漏极到源极电压的改变速率。通过减少改变速率来减少EMI。在说明书中描述的特征和优点并非囊括，并且具体而言，许多附加特征和优点鉴于附图和说明书将为本领域普通技术人员所清楚。另外应当注意，在说明书中使用的语言已经主要出于可读性和指导的目的而加以选择并且可以尚未被选择成界定或者限制发明主题内容。
可以通过结合附图考虑下文具体实施方式
容易理解本公开内容的实施例的教导。图1图示了常规切换功率转换器。图2图示了常规栅极驱动器配置。图3图示了 MOSFET电路模型。图4图示了常规切换功率转换器的切换波形的具体视图。图5图示了常规固定栅极电阻在各种电源操作负载条件下的切换波形。图6A图示了常规切换功率转换器当在接通时间使用固定高栅极电阻时的切换波形。图6B图示了常规切换功率转换器当在接通时间在栅极驱动器中使用固定低栅极电阻时的切换波形。图7A图示了常规切换功率转换器当在关断时间在栅极驱动器中使用固定高栅极电阻时的切换波形。图7B图示了常规切换功率转换器当在关断时间在栅极驱动器中使用固定低栅极电阻时的切换波形。图8A图示了根据一个实施例的切换功率转换器。图8B图示了根据一个实施例的MOSFET栅极驱动器系统的具体视图。图9图示了图8B中所示MOSFET栅极驱动器系统的一个实施例在单个切换周期期间的切换波形。图10图示了栅极驱动器中的动态调整的栅极电阻的一个实施例在单个切换周期期间的接通时间的切换波形。图11图示了栅极驱动器中的动态调整的栅极电阻的一个实施例基于电源操作负载条件的切换波形。图12A图示了根据一个实施例的高侧MOSFET的具有可变接通电阻的动态栅极驱动器。图12B图示了根据一个实施例的高侧MOSFET的具有可变接通电阻的动态栅极驱动器的具体视图。图13A图示了根据一个实施例的高侧MOSFET的具有可变接通电阻的动态栅极驱动器的具体视图，该动态栅极驱动器使用比较器检测接通和关断延迟。图13B图示了根据一个实施例的高侧MOSFET的具有可变接通电阻的动态栅极驱动器的具体视图，该动态栅极驱动器使用比较器检测接通和关断延迟。图14图示了栅极驱动器中的动态调整的栅极电阻的一个实施例在单个切换周期期间的关断时间的切换波形。图15图示了动态栅极驱动器的一个实施例的具体视图，该动态栅极驱动器包括高侧MOSFET的可变接通电阻和低侧MOSFET的可变接通电阻。
具体实施例方式附图和下文描述仅通过示例涉及各种实施例。应当注意从前文讨论中将容易认识这里公开的结构和方法的替代实施例作为可以在未脱离这里讨论的原理时运用的可行替代。现在将具体参照若干实施例，在附图中图示了这些实施例的例子。注意只要可行，相似或者同样标号就可以使用于附图中并且可以指示相似或者同样功能。附图仅出于示例的目的而描绘各种实施例。本领域技术人员将容易从下文描述中认识可以运用这里举例说明的结构和方法的替代实施例而未脱离这里描述的原理。如上文向前描述的那样，图4图示了常规回扫型切换功率转换器中的MOSFET的切换波形。在时间区间[t2，t3]期间，漏极到源极电压Vds从高DC电压409朝着零下降413。与寄生电容器耦合的漏极到源极电压的高的电压改变速率dV/dt引起电流尖峰415和EMI噪声问题(i = C*dV/dt)。在多数应用中希望减少漏极到源极电压Vds的电压改变速率dV/dt。对于给定高DC电压而言，时间区间[t2，t3]的持续时间越长，漏极到源极电压Vds的改变速率dV/dt就越小。对于具有给定输入电容器的给定功率MOSFET而言，减少驱动电流Id可以减少漏极到源极电压Vds的电压改变速率dV/dt。因此增加栅极电阻Rg是一种用于减少EMI的技术，该栅极电阻是高侧PMOSRds (on) _P。多数当前栅极驱动器使用固定栅极电阻Rg或者固定Rds (on、)_P，这难以覆盖不同电源操作条件。有基于电源操作动态控制Rds (on)_P的各种解决方案。图5图示了在各种操作条件的固定值Rds (on)_P。图5图示了在各种操作条件下的固定值Rds (on)_P。图5图示了与轻负载条件相比在重负载和长503接通时间Tqn条件下使用Rds (on) _P (即PMOS接通状态电阻)的更大501固定值。在轻负载和更短505接通时间Tw条件期间，与在重负载下使用的固定值Rds(on)_P相比，使用更小507固定Rds(on)_P。因此，固定Rds (on)_P值在一个切换周期内用于轻负载和重负载条件二者。对于在不连续传导模式(DCM)中操作的电源而言，由于切换电流在接通之前为零，所以增加Rds(on)_P通常并不增加切换损耗。然而，增加Rds(on)_P可能在时间区间[t3,t4]期间由于增加Rds (on)_P而增加传导损耗。回顾图4,请注意在时间区间[t3,t4]期间，Ql的漏极到源极电压Vds下降至低电平417，但是未完全达到零伏特。另外，Ql的栅极到源极电压Ves在时间区间[t3，t4]期间从台阶411朝着Ncc增加419。增加Rds (on)_P的值造成Ql的栅极到源极电压Ves的更慢增加速率。这可以使时间区间[t3，t4]对接通时间Ton内的大部分有贡献，在该部分期间Ves增加419，并且可能造成Ves达到比稳态值V。。低得多的值。通常，MOSFET的Rds(on)随着栅极到源极电压Ves更高而减少。因而，栅极驱动器中的更高Rds (on)_P将在时间区间[t3，t4]期间增加功率MOSFET的Rds (on)。由于漏极电流Id已经在这一时段期间积累并且如图4中所示增加421，所以Ql的漏极到源极电压Vds将增加(VDS = ID*Rds(on))。漏极电流Id与Ql的漏极到源极电压Vds的乘积生成传导处损耗并且减少效率。图6A和图6B分别图示了高固定Rds (on)_P和低Rds (on)_P值在接通操作期间在栅极驱动器中的常规应用。如图6A中所示，在时间h处，MOSFET Ql接通(由开关控制信号变高601示出)。在时间图h处，在短延迟之后，栅极驱动器信号Sp设置成低603，这接通高侧PMO QP，并且设置固定高605接通状态电阻Rds(on)_P。使用高605固定Rds (on)_P在时间区间[t2，t3]期间减少Ql的漏极到源极电压的电压改变速率dV/dt (即更低斜率)，由此减少由于更低电流尖峰607所致的EMI，但是由于在时间区间[t2，t3]之间的更长持续时间而增加传导损耗。如图6B中所示，在时间tQ处，MOSFET Ql接通(由开关控制信号变高609示出)。在时间h处，在短延迟之后，栅极驱动器信号Sp设置成低611，这接通高侧PMO Qp,并且设置固定低613接通状态电阻Rds (on)_P。与漏极到源极电压在图6A中的时间区间[t2，t3]期间的电压改变速率相比，使用低Rds (on)_P在时间区间[t2，t3]期间增加漏极到源极电压的电压改变速率dV/dt (即更高斜率)。这由于更高电流尖峰615而造成增加的EMIM，但是传导损耗更低。因此，在一个切换周期内使用固定Rds(on)_P不能在接通操作期间同时提供漏极到源极电压的更慢电压改变速率dV/dt和更小传导损耗。这一情形在变化的V。。值和接通Tm条件之下恶化。另外，增加MOSFET传导损耗也降低电源效率，这可能妨碍电源通过某些能量管制标准并且也将降低电源的热能力。一般而言，电子设备尺寸正在变得越来越小。随着尺寸更小，热管理变得更困难。如果电源不能针对给定电子设备尺寸处置热量，则电源和/或最终广品可能失效。
图7A图示了固定高接通状态电阻Rds (on)_N在 MOSFET Ql的由时间区间[t5，t9]图示的关断操作期间的常规应用。在时间t5处，MOSFET Ql关断(由开关控制信号S变低701示出)。在时间t6处，在短时间延迟之后，栅极驱动器信号SnS置成高703，这接通低侧NMOS Qn,并且设置固定高接通状态电阻Rds (on) _N705。使用固定高接通状态电阻Rds (on) _N705造成在时间区间[t6，t7]之间的更长时间延迟。在时间区间[t7，t8]期间，固定高接通状态电阻减缓Ql的漏极到源极电压Vds的电压改变速率，这减少EMI。然而，更慢的电压改变速率也增加在[t7，t8]期间的持续时间。因此，通过在Ql关断期间使用固定高接通状态电阻Rds (on)_N来进一步增加关断延迟。图7B图示了在Ql的由时间区间[t5，t9]图示的关断操作期间应用固定低接通状态电阻Rds (on)_N。在时间t5处，MOSFET Ql关断(由开关控制信号S变低709示出)。在时间t6处，在短时间延迟之后，栅极驱动器信号Sn设置成高711，这接通低侧NMOS Qn,并且设置固定低接通状态电阻Rds (on) _N713。使用固定高接通状态电阻Rds (on) _N713造成在时间区间[t6，t7]之间的更短时间延迟。然而在时间区间[t7，t8]期间，固定低接通状态电阻713造成Ql的漏极到源极电压Vds的更快的改变速率dV/dt。因此，虽然通过在Ql关断期间使用低接通电阻Rds (on) _N713来减少关断延迟，但是低接通状态电阻Rds (on) _N713增加漏极到源极电压的改变速率dV/dt，从而造成增加的EMI。图8A图示了根据一个实施例的使用MOSFET Ql的回扫型切换功率转换器800的电路图。切换功率转换器800包括执行与关于图1描述的功率级105和次级级107相似的功能的功率级805和次级输出级807。切换功率转换器800的动态栅极驱动器控制器801生成用于控制MOSFET Ql的接通时间和关断时间并且调节输出电压Vott的适当开关驱动脉冲803。动态栅极驱动器控制器801在包括PWM(脉冲宽度调制)和/或PFM(脉冲频率调制)模式的多种操作模式中基于在切换功率转换器的先前切换周期中的感测的输出电压Vsense和感测的初级侧电流Id使用反馈回路来控制MOSFET Ql0 Isense用来以跨感测电阻器Rs的电压这一形式感测经过初级绕组Np和开关Ql的初级电流ID。在一个实施例中，如下文将进一步描述的那样，动态栅极驱动器控制器801在单个(即一个)切换周期内动态调整栅极驱动器接通电阻和栅极驱动器关断电阻二者以减少系统中的电磁干扰(EMI)并且在操作期间使功率MSOFET的传导损耗最小。图SB图示了用于通过调整MOSFET Ql在接通操作和关断操作期间的驱动器电流Idmve来解决上文描述的接通和关断问题的动态栅极驱动器配置809的一个实施例。如图SB中所示，动态栅极驱动器配置809包括向栅极驱动器811发出开关控制信号S的动态栅极驱动器控制器801。基于开关控制信号S，栅极驱动器811在切换功率转换器800的多个切换周期中的单个切换周期内动态调整驱动器电流IDRIVE以接通和关断MOSFET Ql0图9图示了根据一个实施例的动态栅极驱动器配置809在切换功率转换器800的单个切换周期期间的各种切换波形。具体而言，图9随时间图示了在MOSFET Ql的接通操作和关断操作期间的开关控制信号S、驱动电流IDKIVE、MOSFET Ql的栅极到源极电压Ves和MOSFET Ql的漏极到源极电压VDS。在时间h处，动态栅极驱动控制器801通过发出高901开关控制信号S来接通Ql。开关控制信号S为高901的持续时间代表MOSFET Ql的接通时间Tm。在短延迟之后，在时间h处，栅极驱动器811将驱动电流Idkive设置成第一(低)电流电平902，该第一(低)电流电平为正值。在时间区间Lt1至t2]期间，Ql的栅极到源极电压Ves上升913至比Ql阈值电压Vth更高的第一电压电平915，并且Ql开始传导。在这一时段期间，Ql的漏极到源极电压Vds维持高电压917，例如Vds = VD。。在时间区间[t2，t3]期间，Ql的栅极到源极电压Ves保持于第一电压电平915。另外,驱动电流Idkive维持于第一电流电平902。如图9中所不，Ql的漏极到源极电压Vds在时间区间[t2，t3]期间减少919。由于驱动电流Idkive维持于第一电流电平902，所以Ql的漏极到源极电压Vds的由dV/dt代表的电压改变速率是慢的，由此造成更低EMI。在时间丨3处，栅极驱动器将栅极驱动电流Idkive增加至与比第一电流电平902更高的正值关联的第二电流电平903。在时间区间[t3，t4]期间，栅极驱动器811将栅极驱动电流Idkive维持于第二电流电平903。如图9中所示，在时间区间[t3，t4]期间，Ql的漏极到源极电压Vds减少921至低电平925，并且栅极到源极电压Ves上升923并且最终达到V。。附近。在时间t4处，栅极驱动器811将栅极驱动电流Idkive减少至第三电流电平905，该第三电流电平是很低或者接近零的正值，由此完成Ql的接通转变。在时间区间[t4，t5]期间，栅极驱动器811将栅极驱动电流Idkive维持于第三电流电平905。另外，在时间区间[t4，t5]期间，Ql的漏极到源极电压Vds维持于低电平925，并且栅极到源极电压Ves维持于近似为\c。时间区间[t5，t9]图示了用于动态栅极驱动器配置809的关断操作，该动态栅极驱动器配置通过调整MOSFET Ql的驱动器电流Idkive来解决上文描述的关断问题。在时间t5处，动态栅极驱动器控制器801关断MOSFET Ql (由开关控制信号S变低927示出)。在短时间延迟之后，在时间t6处，栅极驱动器611将驱动电流Idkive从第三电流电平905调整(即减少)至代表高负值的第四电流电平907。在时间区间[t5，t6]期间，驱动器电流Idkive维持于第四电流电平907。另外，在时间区间[t6，t7]期间，MOSFET Ql的栅极到源极电压Ves从Ncc减少929至在阈值Vth以上的值931，并且 MOSFET Ql的漏极到源极电压Vds仍然保持于低电平925。在时间t7处，驱动器电流IDRWe增加至大于第四电流电平907但是少于第二电流电平905的第五电流电平909。在一个实施例中，第五电流电平909与低负值关联。在时间区间[t7，t8]期间，驱动器电流Idkive维持于第五电流电平909以减少MOSFET Ql的EMI和关断延迟。如图9中所示，MOSFET Ql的栅极到源极电压Ves在时间区间[t7，t8]期间维持于值931 (即台阶)，并且漏极到源极电压Vds在时间区间[t7，t8]期间朝着高电压917上升933 (由dV/dt代表)。如图9中所示，MOSFET Ql的漏极到源极电压Vds达到最大DC电压917并且在时间区间[t8，t9]期间维持DC电压917。另外，MOSFET Ql的栅极到源极电压Ves在时间区间[t8，t9]期间减少935至零。一旦栅极到源极电压Ves下降至阈值电压Vth以下，Ql关断。在时间〖9处，驱动器电流IDKIVj|加至仍然为负但是接近零的第六电流电平911。与第六电流电平911关联的值大于第四电流电平907和第五电流电平909但是少于第三电流电平905的值。因此，关断转变完成。梓通操作图10图示了如何如上文关于图9讨论的那样在单个切换周期内在接通操作期间变化栅极驱动电流Idkive以解决接通问题(即在相同时间实现慢dV/dt和低传导损耗)的一个实施例。在一个切换周期内的接通时间！》期间，动态调整接通栅极电阻Rg，该接通栅极电阻是驱动器高侧PMOS接通状态电阻Rds (on)_P。一般而言，在初始接通时，大致地从时间区间Iitci, t3]使用Rds (on)_P (即Rds (on)_P_H),这减缓从Ql的漏极到源极电压Vds从高DC电压(比如300V)朝着零的下降速率，因此减少dV/dt。在时间h处，动态栅极驱动器控制器801通过发出高1001开关控制信号S来接通Ql0开关控制信号S为高1001的持续时间代表MOSFET Ql的接通时间Tm。在时间、处，驱动器高侧PMOS关断，这是因为栅极驱动器信号Sp为高1003。由于驱动器高侧PMOS关断，所以驱动器高侧PMOS的Rds(on)_P也关断1003(即关断开关)。另外，在时间h处，栅极到源极电压Ves近似为零1005，并且MOSFET Ql的漏极到源极电压Vds为高电压1007。在短延迟之后，在时间&处，栅极驱动器811将栅极驱动器信号Sp设置成低1009，这接通高侧PMOS QP。在时间区间[t1;t2]期间，栅极到源极电压Ves上升1009至在MOSFETQI的阈值电压Vth以上的第一电压电平1013，从而使QI传导，并且MOSFET QI的漏极到源极电压Vds仍然维持高电压1007。在时间区间[t1； t2]期间，Rds (on)_P切换成高电阻1011。在时间区间[t2，t3]期间，高侧PMOS Qp的Rds (on) _P保持高1011。高电阻1011在时间区间[t2，t3]期间减缓漏极到源极电压Vds的dV/dt，由此减少EMI，因为初级电流Id中的电流尖峰减少1023。另外，在时间区间[t2，t3]期间，由于高侧PMOS Qp的高IOllRds (on)_P，栅极到源极电压Ves维持于第一电压电平1013，并且漏极到源极电压Vds随着dV/dt更低而减少1015。在时间t3处，Ql的栅极到源极电压Ves从第一电压电平1013朝着V。。增加1017，并且Ql的漏极到源极电压Vds下降1019至明显低的电平，比如少于近似10V。作为响应，Rds (on)_P切换成更低的电阻(即Rds(on)_P_L)1021。更低的Rds (on)_P1021提供用于对Ql的栅极到源极电压Ves快速充电的更多驱动电流，从而Ves可以在时间t4处快速斜变(即增加)至Vcc。因此，时间区间[t3，t4]减少(`即变成更短)，并且漏极到源极电压Vds减少1019。因而传导损耗减少并且效率提闻。在时间区间[t4，t5]期间，Ql的栅极到源极电压Ves维持于Vcc附近，并且Ql的漏极到源极电压Vds维持于低电平1025。另外，Rds (on)_P维持于更低的电阻Rds (on)_P_L1021。在时间t5处，动态栅极驱动器控制器801通过发出低1027开关控制信号S来关断Ql并且通过发出高1003栅极驱动器信号Sp来关断高侧PMOS。由于高侧PMOS关断，所以Rds (on) _P关断1029。在时间区间[t6，t7]期间，Ql的栅极到源极电压Ves从Vcc减少1031至第二电平1033，并且漏极到源极电压Vds维持于低电平1025。在时间t7处，Ql的栅极到源极电压Vgs已经下降至第二电平1033，并且漏极到源极电压Vds已经从低电平1025增加1035。在时间区间[t7，t8]期间，Ql的栅极到源极电压Ves维持于第二电平1033，并且漏极到源极电压Vds保持增加1035，直至在时间t8处达到高电压1007。在时间区间[t8，t9]期间，Ql的栅极到源极电压Ves减少1037至阈值电压Vth区间以下，直至在时间t9处达到近似零。图11图示了如何可以在整个电源操作范围期间基于负载、1 和/或V。。改变来调整高接通电阻Rds (on) _P_H和低接通电阻Rds (on) _P_L。例如，在轻负载条件下，接通时间Tm通常为小，或者V。。更低，从而与在重负载条件期间使用的值(例如Rds (on) _P_H_2和Rds (on) _P_L_2)相比，使用 Rds (on) _P_H 和 Rds (on) _P_L 的更小值(例如，Rds (on) _P_H_1和Rds (on)_P_L_l)。通过在轻负载条件下使用Rds (on)_P_H和Rds (on)_P_L的更小值，在面临小接通时间Tm时增加Ql的接通转变速度并且减少有效占空比损耗而又可以使相对高dV/dt合理，这是因为在轻负载条件下绝对尖峰电流小并且总EMI噪声小。另一方面，可以在重负载、大接通时间Tm或者高V。。条件下使用Rds (on)_P_H和Rds (on)_P_L的更大值(例如，Rds (on)_P_H_2 和 Rds (on)_P_L_2)。图12A图示了用于实施可变接通电阻以改进接通操作的栅极驱动器811的一个实施例。控制器包括栅极驱动器控制电路1201，该栅极驱动器控制电路耦合到包括高侧PMOSQp和低侧NMOS Qn的可变Rds (on)的驱动器末级。高侧PMOS源极连接到V。。，并且低侧NMOS源极连接到接地(GND)。栅极驱动器控制电路1201生成分别用于PMOS和NMOS的驱动器信号Sp和Sn，这些驱动器信号控制向MOSFET Ql的驱动器输出。图12B图示了来自图12A的高侧PMOS Qp的可变Rds (on)的实施方式的一个实施例。在一个实施例中，并联的多个PMOS (QP1至Qpn)用来实施可变Rds (on)_P，其中每个PMOS的Rds (on)可以相等或者可以不相等。每个PMOS具有用于接通/关断PMOS的专用控制信号(Rg_P_Ctrl[N:l])。栅极驱动器控制电路1201可以基于如上文关于图10和图11提到的动态控制方案设置Rg_P_Ctrl位。利用每个PMOS的Rds (on)的不同组合，可以调整在接通时的实际等效Rds (on)_P。在一个切换周期的接通时间Tm内，有各种实施例实现从Rds (on)_P_H向Rds (on)_P_L的转变。一个实施例基于开环控制。在一个实施例中，设置从图10的时间&起的预定时间延迟，并且在时间h处使能计时器。一旦计时器达到预定阈值，Rds(on)_P从高(Rds (on)_P_H) 1011切换成低(Rds (on)_P_L) 1021。可以基于作为目标的MOSFET特性和应用电路设计来确定这一时间延迟。在另一实施例中，如图13A和图13B中所示，实现从高Rds(on)_P_H1011向低Rds(on)_P_L1021的转变是基于闭环控制。在图13A中，栅极驱动器811包括与图12A和图12B中所示栅极驱动器控制电路1201相似的栅极驱动器控制电路1301。栅极驱动器811还包括具有输入的Ves比较器1303，这些输入包括Ql的栅极到源极电压Ves和阈值。在一个实施例中，阈值高于目标MSOFET的典型栅极到源极电压Ves在时间区间[t2，t3]期间的第一电压电平1013，但是比Vcc低得多。响应于Ql的栅极到源极电压Ves上升至阈值Vth以上，t匕较器1303被设置并且向栅极驱动器控制电路1301发出用于将Rds(on)_P从高(Rds(on)_P_H) 1011 切换成低(Rds(on)_P_L) 1021 的控制信号 1305。在图13B中所示实施例中，栅极驱动器811包括驱动器控制电路1301和具有输入的Vds比较器1307，这些输入包括Ql的漏极到源极电压Vds和阈值。在一个实施例中，阈值在明显低电平，从而快速dV/dt不会引起高噪声，比如少于约10V。响应于Ql的漏极到源极电压Vds下降至阈值，Vds比较器1307被设置并且向栅极驱动器控制电路1301发出用于将Rds(on)_P 从高(Rds (on) _P_H) 1011 切换成低(Rds (on)_P_L) 1021 的控制信号 1309。在图13B中，与Ql的漏极和Vds比较器1307的输入耦合的外部二极管D2可以用来阻塞向Vds比较器1307的高电压。关断操作回顾图4，在常规切换功率转换器的关断转变区间[t5，t9]期间，MOSFET Ql应当在时间t5处关断，但是MOSFET Ql直至时间t9处才关断。这代表关断延迟。因而漏极电流尖峰从在时间t5处的理想尖峰增加至在时间t9处的实际尖峰，从而造成生成过量能量。在一些应用(如其中需要紧密电流调节的电池充电器和发光二极管(LED)照明)中，这一过量能量将降低控制性能。此外，关断延迟可能随着不同MOSFET而变化，因为不同MOSFET具有不同特性。变化的过量能量引起系统性能、容差和产量变化。另一方面，不能在未牺牲效率、EMI或者增加系统成本时完成减少性能变化(使用具体MOSFET可以减少变化，但是有部件成本增加)。来自时间区间[t5，t6]的延迟通常不明显。该延迟的大多数从时间区间[t6，t9]出现。对于具有给定输入电容器的·给定功率MOSFET而言，在关断时增加驱动电流可以减少关断延迟。这可以通过减少驱动低侧NMOS 接通状态电阻Rds (on)_N来实现，因为Qn在关断期间为Ql的栅极到源极电压Ves提供放电路径。然而，如果接通状态电阻Rds (on)_N太小，则Ql的栅极到源极电压Vds在[t7，t8]期间上升，这引起高dV/dt从而造成增加的EMI噪声。多数常规栅极驱动器在一个切换周期内在关断时使用与接通电阻Rds (on)_N*联的固定栅极电阻Rg。然而，这不能将同时解决慢速dV/dt和小关断延迟的问题。图14图示了如何通过变化低侧NMOS Qn的Rds (on)在单个切换周期内在关断操作期间变化栅极驱动电流Idkive以解决关断问题(即同时实现慢速dV/dt和短关断延迟)的一个实施例处。在时间h处，动态栅极驱动器控制器801通过发出高1401开关控制信号S来接通Ql0开关控制信号S为高的持续时间1401代表MOSFET Ql的接通时间Tm。在时间h处，动态栅极驱动器控制器801通过发出低1403栅极驱动器信号Sn来关断驱动器低侧NM0S。由于驱动器低侧NMOS关断，所以驱动器低侧NMOS的Rds(on)_N也关断1405(即关断开关)。另外，在时间h处，栅极到源极电压Vgs近似为零1407，并且MOSFET Ql的漏极到源极电压Vds为高电压1409。在短延迟之后，在时间h处，动态栅极驱动器控制器801将栅极驱动器信号Sn维持成低1403，这保持低侧NMOS Qn关断。在时间区间[t1;t2]期间，栅极到源极电压Ves上升1411至在MOSFET Ql的阈值电压Vth以上的第一电压电平1413从而使Ql传导。M0SFETQ1的漏极到源极电压Vds在时间区间[t1;t2]期间仍然维持高电压1409。在时间区间[t1;t2]期间，Rds(on)_NW然关断 1405。在时间区间[t2，t3]期间，低侧NMOS Qn的Rds (on)_N在栅极驱动器信号Sn保持低1403时保持关断1405。另外，在时间区间[t2，t3]期间，栅极到源极电压Ves维持于第一电压电平1413，并且漏极到源极电压Vds减少1415。在时间t3处，Ql的栅极到源极电压Ves从第一电压电平1413增加1417至V。。，并且Ql的漏极到源极电压Vds减少1415至明显低电平1419，比如少于近似IOV。在时间区间[t4，t5]期间，Ql的栅极到源极电压Ves维持于Vcc,并且Ql的漏极到源极电压Vds维持于低电平1419。低侧NMOS Qn的Rds (on)_N在栅极驱动器信号Sn保持低1403时在时间区间[t4，t5]期间保持关断1405。在时间〖5处，开关控制信号S设置成低1421，从而表明Ql关断。在一个切换周期内的开关关断时间Irff期间，动态调整关断栅极电阻Rg，该关断栅极电阻是驱动器低侧NMOS接通状态电阻Rds (on) _N。在短延迟之后，在时间丨6处，栅极驱动器信号Sn转变成高1423，由此接通驱动器低侧NMOS Qn。驱动器低侧NMOS Qn接通引起低1425Rds (on)_N (即Rds(on)_N_L)的注入，这在时间区间[t6，t7]期间提供Ql的栅极到源极电压Ves从Vcc到台阶的快速放电。
在时间区间[t6，t7]期间，Ql的栅极到源极电压Ves从VCC减少1427至第二电平1430，并且漏极到源极电压Vds维持于低电平1419。如图14中所示，时间区间[t5，t7]的减少使总关断延迟减少、但是未增加Q的漏极到源极电压的电压改变速率dV/dt。在时间t7处，Ql的栅极到源极电压Ves已经下降至第二电平1429，并且漏极到源极电压Vds已经从明显低电平1419增加1431，比如在约IOV以上。另外，在时间t7处，Rds (on)_N切换成更高电阻1429(即Rds(on)_N_H)。在时间区间[t7，t8]期间，Ql的栅极到源极电压Vgs维持于第二电平1429，并且漏极到源极电压Vds保持增加1431。此外，Rds (on)_N维持于更高的电阻1429。在EMI为主要关注对象的设计中，更高的Rds(on)_N_H可以在漏极到源极电压Vds在时间段t9处从低电平1419斜变1431至高DC电压1435(如300V)时减缓电压改变速率dV/dt。与接通操作相似，在整个电源操作范围期间，可以基于负载、Tm和/或V。。改变来调整Rds(on)_N_H和Rds(on)_N_L。也有用于实施Rds (on)_N的可变步进的各种方式。一个实施例实施并联的多个NM0S，并且它们的Rds (on)可以如关于图12B针对高侧PMOS的可变接通电阻描述的那样相等或者不相等。每个NMOS包括用于接通NMOS或者关断NMOS的专用控制信号Rg_N_Ctrl [N:1]。可以基于如上文提到的动态控制方案设置Rg_N_Ctrl位。利用每个NMOS的Rds(on)的不同组合，可以调整在关断时的实际等效Rds(on)_N。在一个切换周期的关断时间Irff内，有用于实现从Rds (on)_N_L向Rds (on)_N_H的转变的不同方式。一个实施例基于开环控制——设置从图14中所示时间t5起的预定时间延迟并且在时间丨5处使能计时器。一旦计时器达到预定阈值，Rds (on)_N从低1425切换成高1429。可以基于作为目标的MOSFET特性和应用电路设计来确定这一时间延迟。另一实施例基于闭环控制。与高侧PMOS的可变接通电阻相似，为了实现从Rds(on)_N_L1425向Rds(on)_N_H1429的转变，驱动器包括具有输入的比较器，这些输入包括Ql的栅极到源极电压Ves和与图13A中所示配置相似的阈值。在一个实施例中，阈值是用于目标MOSFET的在时间区间[t7，t8]期间的典型Ves台阶电压、但是高于Ql阈值VTH。响应于Ql的栅极到源极电压Ves上升至阈值以上，比较器被设置并且发出用于将Rds (on)_N从L切换成H的控制信号。在一个实施例中，为了实现从Rds (on) _N_L向Rds (on) _N_H的转变，驱动器包括具有输入的比较器，这些输入包括Ql的漏极到源极电压Vds和与图13B中所示配置相似的阈值。在一个实施例中，阈值是指示MOSFET Ql开始进入台阶区域的值并且是在接通时间Tm期间明显高于Vds电压但是比高DC电压( 300V和以上)低得多的值。响应于漏极到源极电压Vds上升至阈值以上，比较器被设置并且发出用于将Rds (on)_N从低切换成高的控制信号。另外，动态栅极驱动器控制可以减少关断延迟，但是未完全去除关断延迟。在关断延迟仍然是一项关注对象的情况下，比如当需要很紧密的电流调节时，这里的实施例通过利用上文先前关于图13描述的Ves和/或Vds比较器来向MOSFET栅极驱动器中引入实时关断延迟测量。在一个实施例中，当控制器判决关断Ql时在图14的时间t5处启动计时器，并且基于栅极到源极电压Ves比较器或者漏极到源极电压Vds比较器重置计时器。对于Ves比较器而言，一旦栅极到源极电压Ves下降至阈值以下，该阈值在Ql的阈值Vth以下但是高于零伏特，从而可以容易检测信号，比较器被设置并且发出用于重置计时器并且取回可以用于补偿目的的关断延迟信息的控制信号。对于Vds比较器而言，一旦漏极到源极电压Vds上升至阈值以上，该阈值接近或者高于高DC电压(对于300V DC电压，阈值可以约为300V)，比较器被设置并且发出用于重置计时器并且得到关断延迟信息的控制信号。组合接通和关断架构以及控制方案形成如图15中所示完整动态MOSFET栅极驱动器811，该栅极驱动器包括栅极驱动器控制电路1501、具有可变接通电阻的PMOS Qp和具有可变接通电阻的低侧NMOS Qn。动态MOSFET栅极驱动器803可以减少漏极到源极电压在接通操作和关断操作二者的改变速率dV/dt，改进传导损耗，减少关断延迟时间并且实时测量用于计算和控制补偿的延迟时间。在不损失EMI性能的前提下，改进的传导损耗将不仅提高电源效率而且增强电子设备的热能力和可制造性。改进的关断延迟时间与实时感测和补偿一起将保证电源系统在变化的部件特性和操作条件下更一致地执行。制诰产率和部件诜择件通过如上文描述的那样在接通操作和关断操作期间使用可变电阻，由于控制方案的自适应性质而可以提高电源的可制造性。另外可以拓宽部件选择以适应电特性的可变性。应当提到，虽然在图9中出于示例目的而描绘不同栅极驱动电流Idkive为直线，但是未必在实际电路设计中在严格电流电平实施Idkive电平(这通常意味着严密控制的恒流源)，只要在不同电平之间有实质性的幅度和方向差异即可。除了 MOSFET之外，这一动态栅极驱动器系统架构和控制方案将使用于其它类型的栅极控制的功率半导体切换器件如IGBT 中。在阅读本公开内容时，本领域技术人员将理解用于检测切换功率转换器中的无负载条件并且在无负载条件之下操作切换功率转换器的更多附加替选设计。因此，尽管已经图示和描述具体实施例和应用，但是将理解这里讨论的实施例并不限于这里公开的精确构造和部件，并且可以在这里公开的方法和装置的布置、操作和细节上进行本领域技术人员将清楚的各种修改、改变和变化而未脱离公开内容的精神实质和范围。
权利要求
1.一种切换功率转换器，包括: 变压器，包括:初级绕组，耦合到输入电压；以及次级绕组，耦合到所述切换功率转换器的输出； 场效应晶体管开关，耦合到所述变压器的所述初级绕组，在所述场效应晶体管开关接通之时生成经过所述初级绕组的电流，而在所述场效应晶体管开关关断之时不生成经过所述初级绕组的电流；以及 驱动器控制电路，配置成生成用于在所述场效应晶体管开关的多个切换周期期间接通或者关断所述场效应晶体管开关的控制信号，所述切换周期中的每个切换周期包括其中所述场效应晶体管开关接通的第一部分和其中所述场效应晶体管开关关断的第二部分，并且所述驱动器控制电路在所述场效应晶体管开关的所述切换周期中的至少一个切换周期的所述第一部分和所述第二部分中的至少一个部分内调整所述控制信号的量值。
2.根据权利要求1所述的切换功率转换器，其中所述驱动器控制电路将所述控制信号的所述量值从在所述切换周期中的所述一个切换周期的所述第一部分的较早时段期间的第一电平调整至在所述切换周期中的所述一个切换周期的所述第一部分的较晚时段期间的第二电平。
3.根据权利要求1所述的切换功率转换器，其中所述驱动器控制电路将所述控制信号的所述量值从在所述切换周期中的所述一个切换周期的所述第二部分的较早时段期间的第一电平调整至在所述切换周期中的所述一个切换周期的所述第二部分的较晚时段期间的第二电平。
4.根据权利要求1所述的切换功率转换器，其中所述驱动器控制电路包括: 第一场效应晶体管，具有可变接通电阻； 第二场效应晶体管 ，与所述第一场效应晶体管串联耦合并且也具有可变接通电阻； 其中所述场效应晶体管开关的栅极耦合到在所述第一场效应晶体管与所述第二场效应晶体管之间的节点， 调整所述第一场效应晶体管的所述接通电阻以在所述至少一个切换周期的所述第一部分期间调整所述控制信号的所述量值，并且 调整所述第二场效应晶体管的所述接通电阻以在所述至少一个切换周期的所述第二部分期间调整所述控制信号的所述量值。
5.根据权利要求4所述的切换功率转换器，其中所述驱动器控制电路响应于计时器达到从所述场效应晶体管开关接通时起的预定时间阈值在所述至少一个切换周期的所述第一部分期间将所述第一场效应晶体管的所述接通电阻从第一电阻调整至第二电阻，并且其中所述驱动器控制电路响应于所述计时器达到从所述场效应晶体管开关关断时起的预定时间阈值在所述至少一个切换周期的所述第二部分期间将所述第二场效应晶体管的所述接通电阻从第三电阻调整至第四电阻。
6.根据权利要求5所述的切换功率转换器，其中所述驱动器控制电路响应于所述场效应晶体管开关的栅极到源极电压在所述切换周期中的所述一个切换周期的所述第一部分期间超过阈值在所述至少一个切换周期的所述第一部分期间将所述第一场效应晶体管的所述接通电阻从所述第一电阻调整至所述第二电阻。
7.根据权利要求5所述的切换功率转换器，其中所述驱动器控制电路响应于所述场效应晶体管的漏极到源极电压在所述切换周期中的所述一个切换周期的所述第一部分期间超过阈值在所述至少一个切换周期的所述第一部分期间将所述第一场效应晶体管的所述接通电阻从所述第一电阻调整至所述第二电阻。
8.根据权利要求4所述的切换功率转换器，其中所述驱动器控制电路响应于所述场效应晶体管的栅极到源极电压在所述至少一个切换周期的所述第二部分期间超过阈值在所述至少一个切换周期的所述第二部分期间将所述第二场效应晶体管的所述接通电阻从第三电阻调整至第四电阻。
9.根据权利要求4所述的切换功率转换器，其中所述驱动器控制电路响应于所述场效应晶体管的漏极到源极电压在所述至少一个切换周期的所述第二部分期间超过阈值在所述至少一个切换周期的所述第二部分期间将所述第二场效应晶体管的所述接通电阻从第三电阻调整至第四电阻。
10.驱动器控制电路中，一种控制切换功率转换器的方法，所述切换功率转换器包括:变压器，具有初级绕组，所述初级绕组耦合到所述切换功率转换器的输出；以及场效应晶体管开关，耦合到所述变压器的所述初级绕组，在所述场效应晶体管开关接通之时生成经过所述初级绕组的电流而在所述场效应晶体管开关关断之时不生成经过所述初级绕组的电流，所述方法包括: 生成用于在所述场效应晶体管开关的多个切换周期期间接通或者关断所述场效应晶体管开关的控制信号，所述切换周期中的每个切换周期包括其中所述场效应晶体管开关接通的第一部分和其中所述场效应晶体管开关关断的第二部分；并且 在所述场效应晶体管开关的所述切换周期中的至少一个切换周期的所述第一部分和所述第二部分中的至 少一个部分内调整所述控制信号的量值。
11.根据权利要求10所述的方法，其中调整所述控制信号的所述量值包括: 将所述控制信号的所述量值从在所述切换周期中的所述一个切换周期的所述第一部分的较早时段期间的第一电平调整至在所述切换周期中的所述一个切换周期的所述第一部分的较晚时段期间的第二电平。
12.根据权利要求10所述的方法，其中调整所述控制信号的所述量值包括: 将所述控制信号的所述量值从在所述切换周期中的所述一个切换周期的所述第二部分的较早时段期间的第一电平调整至在所述切换周期中的所述一个切换周期的所述第二部分的较晚时段期间的第二电平。
13.根据权利要求10所述的方法，其中所述驱动器控制电路包括具有可变接通电阻、与第二场效应晶体管串联耦合的第一场效应晶体管，并且在所述第一场效应晶体管与所述第二场效应晶体管之间的节点耦合到所述场效应晶体管开关的栅极，并且其中调整所述控制信号的所述量值包括: 调整所述第一场效应晶体管的所述接通电阻以在所述至少一个切换周期的所述第一部分期间调整所述控制信号的所述量值；并且 调整所述第二场效应晶体管的所述接通电阻以在所述至少一个切换周期的所述第二部分期间调整所述控制信号的所述量值。
14.根据权利要求13所述的方法，其中响应于计时器达到从所述场效应晶体管开关接通时起的预定时间阈值，在所述至少一个切换周期的所述第一部分期间将第一所述场效应晶体管的所述接通电阻从第一电阻调整至第二电阻，并且其中响应于所述计时器达到从所述场效应晶体管开关关断时起的预定时间阈值，在所述至少一个切换周期的所述第二部分期间将所述第二场效应晶体管的所述接通电阻从第三电阻调整至第四电阻。
15.根据权利要求14所述的方法，其中调整所述控制信号的所述量值包括: 响应于所述场效应晶体管开关的栅极到源极电压在所述切换周期中的所述一个切换周期的所述第一部分期间超过阈值，在所述至少一个切换周期的所述第一部分期间将所述第一场效应晶体管的所述接通电阻从所述第一电阻调整至所述第二电阻。
16.根据权利要求14所述的方法，其中调整所述控制信号的所述量值包括: 响应于所述场效应晶体管的漏极到源极电压在所述切换周期中的所述一个切换周期的所述第一部分期间超过阈值， 在所述至少一个切换周期的所述第一部分期间将所述第一场效应晶体管的所述接通电阻从所述第一电阻调整至所述第二电阻。
全文摘要
这里的实施例描述一种动态金属氧化物半导体场效应晶体管(MOSFET)栅极驱动器系统架构和控制方案。MOSFET栅极驱动器系统在单个(即一个)切换周期内动态调整栅极驱动器接通电阻和栅极驱动器关断电阻以减少系统中的电磁干扰(EMI)并且使功率MOSFET在操作期间的传导损耗最小。
文档编号H02M3/335GK103095137SQ20121040702
公开日2013年5月8日 申请日期2012年10月16日 优先权日2011年11月1日
发明者李勇, 史富强, A·K-C·李, D·阮, 陈江 申请人:艾沃特有限公司