用于原边反激式变换器的控制电路的制作方法

文档序号:7469887阅读:292来源:国知局
专利名称:用于原边反激式变换器的控制电路的制作方法
技术领域
本发明属于电子电路技术领域,涉及模拟集成电路,特别是一种用于原边反激式变换器的控制电路。
背景技术
原边反激式变换器作为一种非常重要的电源管理类电路,由于其具有结构简单、成本低廉等优点,被广泛应用于小功率电源和各种电源适配器中。原边反激式变换器利用初级侧辅助绕组,对输出电压进行采样,避免了在次级侧直接对输出电压进行采样,可以有效的减少变换系统的元件数目,缩小变换系统电路板的PCB面积并且可以提升变换系统的工作效率。原边反激式变换器中最核心的部分为控制电路,因此用于原边反激式变换器的控制电路的研究越来越受关注。图1所示为用于原边反激式变换器的控制电路以及外围器件的拓扑结构图,包括电压采样模块、电流采样模块、PWM比较器、误差放大器EA、斜波补偿模块、逻辑驱动模块、外围三端变压器、外围NMOS管和外围输出线;电压米样模块对外围三端变压器辅助绕组La上的电压进行采样,电流采样模块对外围NMOS管的漏极电流进行采样,输出电流采样信号V4给斜波补偿模块,斜波补偿模块及误差放大器EA均与PWM比较器相连,PWM比较器输出控制信号V6给逻辑驱动模块,该逻辑驱动模块输出驱动信号V7,该驱动信号V7控制外围NMOS管的漏极电流。实际应用中,由于外围输出线较长,当外围输出线流过电流时,就会在外围输出线上产生电压降,可能触发原边反激式变换器后级电路的欠压保护,导致整个转换系统不工作。

发明内容
本发明的目的在于针对上述控制电路的不足,提出了一种用于原边反激式变换器的控制电路,以实现对原边反激式变换器的输出线压降进行补偿,保证原边反激式变换器的后级电路及整个转换系统正常工作。为实现上述目的,本发明包括误差放大器EA、电压采样模块1、电流采样模块2、PWM比较器3、斜波补偿模块4和逻辑驱动模块5 ;电压米样模块I输出电压米样信号V2给误差放大器EA的反相输入端,电流采样模块2的第一输出端输出电流采样信号V4给斜波补偿模块4,斜波补偿模块4及误差放大器EA的输出端均与PWM比较器3相连,PWM比较器3输出控制信号V6给逻辑驱动模块5,通过逻辑驱动模块5输出驱动信号V7控制原边反激式变换器的正常工作;其特征在于电流采样模块2的第二输出端连接有输出线压降补偿电路8,该输出线压降补偿电路8输出基准电压VREFl给误差放大器EA的同相输入端,以对原边反激式变换器的输出线压降进行补偿;所述输出线压降补偿电路8,包括电压电流转换模块81和基准电压补偿模块82 ;电压电流转换模块81将电流采样模块2的第二输出端所输出的补偿信号VIO转换为电流信号14给基准电压补偿模块82 ;基准电压补偿模块82将电流信号14转换为基准电压VREFl输入给误差放大器EA的同相输入端。作为优选,上述电压电流转换模块81,包括第一运算放大器0P1、第一 PMOS管MPl、第二 PMOS管MP2、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3和第一基准电流Il ;其中所述第一运算放大器OPl的同相输入端与电流采样模块2第二输出端所输出的补偿信号VIO相连,其反相输入端分别与第三电阻R3的一端和第二 NMOS管MN2的源极相连,第三电阻R3的另一端接地,第一运算放大器OPl的输出端与第二 NMOS管MN2的栅极相连;所述第二 PMOS管MP2的栅极分别与第一 PMOS管MPl的漏极、栅极以及第二 NMOS管丽2的漏极相连,第二 PMOS管MP2的漏极与第四NMOS管MN4的漏极相连,作为电压电流转换模块81的输出端输出电流信号14 ;所述第三NMOS管丽3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流Il的负端相连,第一基准电流Il的正端与其所在芯片的电源电压VDD相连,第一 PMOS管MPl和第二 PMOS管MP2的源极均与其所在芯片的电源电压VDD相连,第三NMOS管丽3和第四NMOS管MN4的源极均接地。作为优选,上述基准电压补偿模块82,包括第二运算放大器0P2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和缓冲器821 ;所述第二运算放大器0P2的同相输入端及第四电阻R4的一端均与电压电流转换模块81所输入的电流信号14相连,第二运算放大器0P2的反相输入端分别与第五电阻R5的一端和第五NMOS管丽5的源极相连,第二运算放大器0P2的输出端与第五NMOS管丽5的栅极相连;所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管丽5的漏极相连,第四PMOS管MP4的漏极与第六电阻R6的一端相连,作为基准电压补偿模块82的输出端输出基准信号VREFl,该第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连;所述缓冲器821的输入端与其所在芯片的输入电压VREF相连,其输出端连接到第六电阻R6的另一端;所述第四电阻R4的另一端和第五电阻R5的另一端均接地。本发明由于添加了输出线压降补偿电路,可对原边反激式变换器的输出线压降进行补偿,保证了原边反激式变换器的后级电路及整个转换系统正常工作。


图1为现有控制电路的拓扑结构图;图2为本发明的拓扑结构图;图3为本发明的实例图;图4为本发明中电压电流转换模块的电路原理图;图5为本发明中基准电压补偿模块的电路原理图。
具体实施例方式以下参照附图及其实施例对本发明作进一步描述。参照图2,本发明的控制电路包括误差放大器EA、电压采样模块1、电流采样模块
2、PWM比较器3、斜波补偿模块4、逻辑驱动模块5和输出线压降补偿电路8 ;电压采样模块I和输出线压降补偿电路8均与误差放大器EA相连,电流采样模块2连接到斜波补偿模块4,误差放大器EA和斜波补偿模块4均与PWM比较器3相连,PWM比较器3的输出端连接到逻辑驱动模块5,逻辑驱动模块5输出驱动信号V7控制第一 NMOS管MNl的漏极电流。所述输出线压降补偿电路8,包括电压电流转换模块81和基准电压补偿模块82 ;电压电流转换模块81与基准电压补偿模块82相连,基准电压补偿模块82的输出端作为输出线压降补偿电路8的输出端连接到误差放大器EA。图3给出了本发明控制电路的一个应用实例,输入电压Vac经过整流桥BR的整流后输出滤波信号V1给三端变压器9的初级侧线圈LP,三端变压器9初级侧线圈Lp与第一NMOS管MNl相连,三端变压器9次级侧线圈Ls上的电压经过整流二极管Dk的整流后输出变换电压V8给输出线6,控制电路中的电压采样模块I对三端变压器9初级侧线圈Lp上的电压进行米样,输出电压米样信号V2给误差放大器EA的反相输入端,该电压米样信号V2经过误差放大器EA的初步放大后得到误差信号V3输入到PWM比较器3的同相输入端;控制电路中的电流采样模块2对第一 NMOS管MNl的漏极电流进行采样,该电流采样模块2的第一输出端输出电流采样信号V4给斜波补偿模块4,其第二输出端输出补偿信号VIO给电压电流转换模块81 ;斜波补偿模块4对电流采样信号V4进行斜波补偿,输出斜波信号V5给PWM比较器3的反相输入端,斜波补偿模块4提高了整个控制电路的稳定性;基准电压补偿模块82对输出线6上的电压进行补偿,输出基准电压VREFl给误差放大器EA的同相输入端;斜波补偿模块4的输出端及误差放大器EA的输出端均与PWM比较器3相连,PWM比较器3通过对斜坡信号V5以及误差信号V3进行比较,输出控制信号V6给逻辑驱动模块5,逻辑驱动模块5提高了控制信号V6的驱动能力,该逻辑驱动模块5输出端作为控制电路的输出端输出驱动信号V7控制第一 NMOS管丽I漏极电流的大小。参照图4,本发明的电压电流转换模块81,包括但不局限于第一运算放大器OPl、第一 PMOS 管 MPl、第二 PMOS 管 MP2、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四 NMOS 管 MN4、第三电阻R3和第一基准电流Il ;所述第一运算放大器OPl的正相输入端与电流采样模块2的第二输出端相连,其反相输入端分别与第三电阻R3的一端和第二 NMOS管MN2的源极相连,第三电阻R3的另一端接地,第一运算放大器OPl的输出端与第二 NMOS管MN2的栅极相连,第一运算放大器OPl通过第二 NMOS管MN2将电流采样模块2第二输出端所输出的补偿信号VIO转换为流过第三电阻R3的电流;所述第二 PMOS管MP2的栅极分别与第一 PMOS管MPl的漏极、栅极以及第二 NMOS管丽2的漏极相连,第一 PMOS管MPl和第二 PMOS管MP2形成电流镜,第二 PMOS管MP2的漏极与第四NMOS管MN4的漏极相连,作为电压电流转换模块81的输出端输出电流信号14 ;所述第三NMOS管丽3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流Il的负端相连,第三NMOS管MN3和第四NMOS管MN4形成电流镜,第一基准电流Il的正端、第一 PMOS管MPl的源极和第二 PMOS管MP2的源极均与其所在芯片的电源电压VDD相连,第三NMOS管MN3和第四NMOS管MN4的源极均接地。参照图5,本发明的基准电压补偿模块82,包括但不局限于第二运算放大器0P2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和缓冲器821 ;所述第二运算放大器0P2的同相输入端和第四电阻R4的一端均与电压电流转换模块81所输入的电流信号14相连,第二运算放大器0P2的反相输入端分别与第五电阻R5的一端和第五NMOS管丽5的源极相连,第二运算放大器0P2的输出端与第五NMOS管丽5的栅极相连,第二运算放大器0P2通过第五NMOS管MN5将电流信号14转换为流过第五电阻R5的电流;所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管丽5的漏极相连,第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连,第三PMOS管MP3和第四PMOS管MP4形成电流镜,第四PMOS管MP4的漏极与第六电阻R6的一端相连,作为基准电压补偿模块82的输出端输出基准信号VREF1,该基准信号VREFl为含有输出线压降补偿的基准信号;所述缓冲器821的输入端与其所在芯片的输入电压VREF相连,其输出端连接到第六电阻R6的另一端,缓冲器821提高了其所在芯片的输入电压VREF的驱动能力;所述第四电阻R4的另一端和第五电阻R5的另一端均接地。本发明的工作原理如下参照图3,整流二极管0,输出的变换电压V8可表示为V8=Vo+Io · Rcable I)其中,Vo为输出线6输出的负载电压,Io为负载7上流过的电流,Rcable为输出线6的等效电阻。整流二极管Dk输出的变换电压V8与输出线6输出的负载电压的差值为输出线压降Λ V,输出线压降Λ V可表示为AV=Io · Rcable 2)输出线压降AV在误差放大器EA的反相输入端引起的电压变化量AVfb可表示

权利要求
1.一种用于原边反激式变换器的控制电路,包括误差放大器EA、电压采样模块(I)、电流采样模块(2) ,PWM比较器(3)、斜波补偿模块(4)和逻辑驱动模块(5);电压采样模块(I)输出电压米样信号V2给误差放大器EA的反相输入端,电流米样模块(2)的第一输出端输出电流采样信号V4给斜波补偿模块(4),斜波补偿模块(4)及误差放大器EA的输出端均与PWM比较器(3)相连,PWM比较器(3)输出控制信号V6给逻辑驱动模块(5),通过逻辑驱动模块(5)输出驱动信号V7控制原边反激式变换器的正常工作;其特征在于电流采样模块(2)的第二输出端连接有输出线压降补偿电路(8),该输出线压降补偿电路(8)输出基准电压VREFl给误差放大器EA的同相输入端,以对原边反激式变换器的输出线压降进行补偿; 所述输出线压降补偿电路(8),包括电压电流转换模块(81)和基准电压补偿模块(82);电压电流转换模块(81)将电流采样模块(2)的第二输出端所输出的补偿信号VIO转换为电流信号14给基准电压补偿模块(82);基准电压补偿模块(82)将电流信号14转换为基准电压VREFl输入给误差放大器EA的同相输入端。
2.根据权利要求书I所述的控制电路,其特征在于电压电流转换模块(81),包括第一运算放大器OPl、第一 PMOS管MPl、第二 PMOS管MP2、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3和第一基准电流Il ; 所述第一运算放大器OPl的同相输入端与电流采样模块(2)第二输出端所输出的补偿信号VIO相连,其反相输入端分别与第三电阻R3的一端和第二 NMOS管MN2的源极相连,第三电阻R3的另一端接地,第一运算放大器OPl的输出端与第二 NMOS管MN2的栅极相连; 所述第二 PMOS管MP2的栅极分别与第一 PMOS管MPl的漏极、栅极以及第二 NMOS管丽2的漏极相连,第二 PMOS管MP2的漏极与第四NMOS管MN4的漏极相连,作为电压电流转换模块(81)的输出端输出电流信号14 ; 所述第三NMOS管MN3的栅极、漏极以及第四NMOS管MN4的栅极均与第一基准电流Il的负端相连,第一基准电流Il的正端与其所在芯片的电源电压VDD相连,第一 PMOS管MPl和第二 PMOS管MP2的源极均与其所在芯片的电源电压VDD相连,第三NMOS管丽3和第四NMOS管MN4的源极均接地。
3.根据权利要求书I所述的控制电路,其特征在于基准电压补偿模块(82),包括第二运算放大器0P2、第四电阻R4、第五电阻R5、第六电阻R6、第五NMOS管丽5、第三PMOS管MP3、第四PMOS管MP4和缓冲器(821); 所述第二运算放大器0P2的同相输入端及第四电阻R4的一端均与电压电流转换模块(81)所输入的电流信号14相连,第二运算放大器0P2的反相输入端分别与第五电阻R5的一端和第五NMOS管丽5的源极相连,第二运算放大器0P2的输出端与第五NMOS管丽5的栅极相连; 所述第四PMOS管MP4的栅极分别与第三PMOS管MP3的漏极、栅极以及第五NMOS管丽5的漏极相连,第四PMOS管MP4的漏极与第六电阻R6的一端相连,作为基准电压补偿模块(82)的输出端输出基准信号VREFl,该第三PMOS管MP3和第四PMOS管MP4的源极均与其所在芯片的电源电压VDD相连; 所述缓冲器(821)的输入端与其所在芯片的输入电压VREF相连,其输出端连接到第六电阻R6的另一端; 所述第四电阻R4的另一端和第五电阻R5的另一端均接地。
全文摘要
本发明公开了一种用于原边反激式变换器的控制电路,主要解决现有原边反激式变换器存在输出线压降的问题。该电路包括误差放大器EA、电压采样模块(1)、电流采样模块(2)、PWM比较器(3)、斜波补偿模块(4)、逻辑驱动模块(5)和输出线压降补偿电路(8);电压采样模块(1)和输出线压降补偿电路(8)均与误差放大器EA相连,电流采样模块(2)连接到斜波补偿模块(4),误差放大器EA和斜波补偿模块(4)均与PWM比较器(3)相连,PWM比较器(3)的输出端连接到逻辑驱动模块(5),逻辑驱动模块(5)输出驱动信号控制外围第一NMOS管MN1。本发明能有效地对原边反激式变换器的输出线压降进行补偿。
文档编号H02M3/335GK103066851SQ20121056023
公开日2013年4月24日 申请日期2012年12月20日 优先权日2012年12月20日
发明者来新泉, 叶强, 贾卫刚, 关会丽 申请人:西安电子科技大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1