专利名称：电压极性转换电路的制作方法
技术领域：
本 实用新型涉及电路领域，具体而言，涉及ー种电压极性转换电路。
背景技术：
目前在便携式电子设备的无线充电领域，接收端普遍受正负极方向性限制，给使用者带来诸多不便。手机等低压设备在供电时，如果输入端正负向接反会导致设备烧毁的严重后果，为此需要在输入端之前设计防反的安全保护电路，且不能影响能量传输及后续电路的正常工作。目前解决此问题的主要措施是ニ极管整流方案，也即高压电源领域里的整流器，比较常规的是由四个固态硅半导体ニ极管或肖特基ニ极管组成的全桥整流器，无论输入方向正反，经过整流器之后，均能输出所需极性的电压，它们有低的导通压降和较高的反向耐压，如
图1所示，由四个ニ极管Dl—D4组成的全桥整流器，由于ニ极管的单向导电特性，不论输入端输入什么极性的电压，电流都会从输出的正向端流出，负向端流入，从而最终实现同向电源。但是，对于上述传统的ニ极管全桥整流器，在低压工作吋，导通压降所占比例增大，电能传输效率被大大降低，同时输出的电压甚至会低于用电设备所需的输入电压，导致无法启动工作。另外，热耗散采取的大封装不利于实现終端电子产品的轻薄化，并且较高的反向耐压不被需要，造成高压エ艺成本浪费。例如，整流桥厂家比较成熟优质的有ST、TOSHIBA、ZETEX, IR等品牌，正向电流有0. 5A 50A等多种规格，耐压值(最高反向电压)有25V 1000V等多种规格。但它的正向导通电压比较高，例如某厂家的固态硅半导体ニ极管组成的整流桥正向导通压降为1V/0. 5A和1. 1V/1. OA等等，另ー厂家的肖特基ニ极管结构的正向导通压降能适当降低些，比如0. 52V/0. 5A，0. 68V/1. OA等等。采用上述的整流桥，在对低压输入情况时(例如USB=5V)
权利要求1.一种电压极性转换电路，其特征在于，包括第一 NMOS管、第二 NMOS管、第一 PMOS管、第二 PMOS管，其中 所述第一 NMOS管的栅极(Gl)与所述第二 NMOS管的漏端(D2)和所述第二 PMOS管的漏端(D4)相连接，所述第一 NMOS管的源端(SI)与所述第二 NMOS管的源端(S2)相连接； 所述第二 NMOS管的栅极(G2)与所述第一 NMOS管的漏端(Dl)和所述第一 PMOS管的漏端(D3)相连接； 所述第一 PMOS管的栅极(G3)与所述第二 NMOS管的漏端(D2)和所述第二 PMOS管的漏端(D4)相连接，所述第一 PMOS管的源端(S3)与所述第二 PMOS管的源端(S4)相连接； 所述第二 PMOS管的栅极(G4)与所述第一 NMOS管的漏端(Dl)和所述第一 PMOS管的漏端(D3)相连接； 在所述第一 NMOS管的漏端(Dl)和所述第一 PMOS管的漏端(D3)之间设置有第一节点，在所述第二 NMOS管的漏端(D2)和所述第二 PMOS管的漏端(D4)之间设置有第二节点，所述第一节点为电压极性转换电路的第一输入端，所述第二节点为所述电路的第二输入端；以及 在所述第一 NMOS管的源端(SI)与所述第二 NMOS管的源端(S2)之间设置有第三节点，在所述第一 PMOS管的源端(S3)与所述第二 PMOS管的源端(S4)之间设置有第四节点，所述第三节点为所述电路的负向输出端，所述第四节点为所述电路的正向输出端。
2.根据权利要求1所述的电压极性转换电路，其特征在于， 所述第一 NMOS管的寄生二极管的正极与所述第一 NMOS管的源端(SI)相连接，所述第一NMOS管的寄生二极管的负极与所述第一 NMOS管的漏端(Dl)相连接； 所述第二 NMOS管的寄生二极管的正极与所述第二 NMOS管的源端(S2)相连接，所述第二NMOS管的寄生二极管的负极与所述第二 NMOS管的漏端(D2)相连接； 所述第一 PMOS管的寄生二极管的正极与所述第一 PMOS管的漏端(D3)相连接，所述第一PMOS管的寄生二极管的负极与所述第一 PMOS管的源端(S3)相连接；以及 所述第二 PMOS管的寄生二极管的正极与所述第二 PMOS管的漏端(D4)相连接，所述第二PMOS管的寄生二极管的负极与所述第二 PMOS管的源端(S4)相连接。
3.根据权利要求1所述的电压极性转换电路，其特征在于，所述电路采用SMT封装。
4.根据权利要求1所述的电压极性转换电路，其特征在于，所述第一NMOS管、所述第二 NMOS管、所述第一 PMOS管和所述第二 PMOS管的W/L相同，并且，所述第一 PMOS管的单元数量为所述第一 NMOS管的单元数量的2倍或3倍,所述第二 PMOS管的单元数量为所述第二 NMOS管的单元数量的2倍或3倍。
专利摘要本实用新型公开了一种电压极性转换电路。该电路包括两个NMOS管和两个PMOS管，其中，第一NMOS管的栅极与第二NMOS管、第二PMOS管的漏端均连接，第一NMOS管的源端与第二NMOS管的源端相连接；第二NMOS管的栅极与第一NMOS管、第一PMOS管的漏端均连接；第一PMOS管的栅极与第二NMOS管、第二PMOS管的漏端均连接，第一PMOS管的源端与第二PMOS管的源端相连接；第二PMOS管的栅极与第一NMOS管、第一PMOS管的漏端均连接；在第一NMOS管的漏端和第一PMOS管的漏端之间设置一个输入端，在第二NMOS管的漏端和第二PMOS管的漏端之间设置另一个输入端，在第一NMOS管的源端和第二NMOS管的源端之间设置一个输出端，在第一PMOS管的源端和第二PMOS管的源端之间设置另一个输出端。通过本实用新型，能够提高低电压时极性转换时的传输效率。
文档编号H02M7/219GK202856644SQ20122052375
公开日2013年4月3日 申请日期2012年10月12日 优先权日2012年10月12日
发明者李晔辰, 李斌 申请人:大连硅展科技有限公司