一种高效、超低压的集成化有源全波整流器的制造方法
【专利摘要】本发明提供一种高效、超低压的集成化有源全波整流器，包括：负电压转换器，用于将正弦输入的负半波电流转化为正半波电流；有源二极管电路，与所述负电压转换器连接，用于控制所述正半波电流的方向。本发明的方案使有源全波整流器具有低电压，低功耗，高效率，并且有源全波整流器的工艺偏差对该有源全波整流器的输出电压值的影响很小。
【专利说明】一种高效、超低压的集成化有源全波整流器
【技术领域】
[0001]本发明涉及整流器电路【技术领域】，特别是指一种高效、超低压的集成化有源全波整流器。
【背景技术】
[0002]近年来，随着微电子技术的进步，智能植入式医疗设备，无线射频识别标签，无线传感器和传感器网络迅速发展。然而，这些设备使用电池供电限制了它们的使用寿命。为了解决这个问题，能量获取系统的研究应用而生。它通过收集环境能源(热能，振动源，射频能等)，经传感器转化为电能。其中振动能是主要能源之一，其输出电压为正弦波，因此必须采用整流器将交流电压转化为直流电压。
[0003]由于能量获取的功率和电压通常很低，整流器中大的电压降是必须避免的，因此常见半导体二极管甚至肖特基二极管均不能使用。目前的技术方案都没有实现低功耗和高效率的良好结合，特别是在低电源电压的设计还是处于空白，所以有必要采取一种新的电路结构来实现一种高效、超低压的集成化有源全波整流器。
【发明内容】
[0004]本发明要解决的技术问题是提供一种高效、超低压的集成化有源全波整流器，使得有源全波整流器具有低电压，低功耗，高效率，并且有源全波整流器的工艺偏差对该有源全波整流器的输出电压值的影响很小。
[0005]为解决上述技术问题，本发明的实施例提供一种高效、超低压的集成化有源全波整流器，包括:
[0006]负电压转换器，用于将正弦输入的负半波电流转化为正半波电流；
[0007]有源二极管电路，与所述负电压转换器连接，用于控制所述正半波电流的方向。
[0008]其中，所述负电压转换器包括:
[0009]第一 NMOS晶体管(丽I)、第二 NMOS晶体管(丽2)、第三NMOS晶体管(丽3)、第四NMOS晶体管(MN4)、第一 PMOS晶体管(MPl )、第二 PMOS晶体管(MP2)，其中，
[0010]所述第一 NMOS晶体管(丽I)的源极和第二 NMOS晶体管(丽2)的源极接地，所述第一 NMOS晶体管(MNl)的栅极和第二 NMOS晶体管(MN2)的漏极与第二输入电压(Vin2)连接，所述第二 NMOS晶体管(丽2)的栅极和第一 NMOS晶体管(丽I)的漏极与第一输入电压(Vinl)连接，并且所述第一 NMOS晶体管(MNl)的衬底和第二 NMOS晶体管(MN2)的衬底接地；
[0011]所述第一 PMOS晶体管(MPl)的源极和第二 PMOS晶体管(MP2)的源极相连作为输出电压Vnvc，所述第一 PMOS晶体管(MPl)的栅极和第二 PMOS晶体管(MP2)的漏极与第二输入电压(Vin2)连接，所述第二 PMOS晶体管(MP2)的栅极和第一 PMOS晶体管(MPl)的漏极与第一输入电压(Vinl)连接，并且所述第一 PMOS晶体管(MPl)的衬底和第二 PMOS晶体管(MP2)的衬底与所述第三NMOS晶体管(丽3)的漏极相连；
[0012]所述第三NMOS晶体管(MN3)的漏极与其栅极短接，所述第四NMOS晶体管(MN4)的漏极与其栅极短接，所述第三NMOS晶体管(MN3)的源极与所述第四NMOS晶体管(MN4)的漏极相接作为所述第一 PMOS晶体管(MPl)和第二 PMOS晶体管(MP2)的衬底偏置，所述第四NMOS晶体管(MN4)的源极接地，并且所述第三NMOS晶体管(MN3)的衬底和第四NMOS晶体管(MN4)的衬底接地。
[0013]其中，所述有源二极管电路包括:
[0014]传输门、第三PMOS晶体管(M15)、第四PMOS晶体管(M16)、驱动所述传输门的比较器电路(31)以及与所述比较器连接的反相器(32)；
[0015]其中，所述传输门包括:第五NMOS晶体管(M17)、第五PMOS晶体管(M18)；
[0016]其中，所述第五NMOS晶体管(M17)的漏极和所述第五PMOS晶体管(M18)的源极与所述负电压转换器的输出电压Vnvc连接，所述第五NMOS晶体管(M17)的源极和所述第五PMOS晶体管(M18)的漏极与输出电压Vout连接，所述第五NMOS晶体管(M17)的衬底接地，所述第五PMOS晶体管(M18)的栅极与比较器的输出连接，所述第五NMOS晶体管(M17)的栅极与反相器的输出相接，所述第三PMOS晶体管(M15)的源极和所述第四PMOS晶体管(M16)的源极相接作为所述第五PMOS晶体管(M18)的衬底偏置；
[0017]所述第三PMOS晶体管(M15)的源极与衬底短接，所述第四PMOS晶体管(M16)的源极与衬底短接，所述第三PMOS晶体管(M15)的漏极和所述第四PMOS晶体管(M16)的栅极与所述负电压转换器的输出电压Vnvc连接，所述第四PMOS晶体管(M16)的漏极和所述第三PMOS晶体管(Ml5)的栅极与输出电压Vout连接。
[0018]其中，所述比较器电路(31)包括:
[0019]第六PMOS晶体管(Ml)、第七PMOS晶体管(M2 )、第六NMOS晶体管(M3 )和第七NMOS晶体管(M4)组成的差分体输入电路；
[0020]第十二 NMOS晶体管(M13)和第十三NMOS晶体管(M14)组成的自偏置电路；以及
[0021]第八PMOS晶体管(M5)和第八NMOS晶体管(M6)、第九PMOS晶体管(M7)和第九NMOS晶体管(M8)、第十PMOS晶体管(M9)和第十NMOS晶体管(MlO)组成的输出级；
[0022]其中，所述第十二 NMOS晶体管(M13)栅极和漏极短接并与Vout相连，所述第十三NMOS晶体管(M14)的栅极与漏极短接，所述第十二 NMOS晶体管(M13)的源极和第十三NMOS晶体管(M14)的漏极连接，所述第十二 NMOS晶体管(M13)的衬底接地，所述第十三NMOS晶体管(M14)的源极和衬底接地；
[0023]所述第六PMOS晶体管(Ml)和第七PMOS晶体管(M2)的衬底分别于Vnvc和Vout连接，所述第六PMOS晶体管(Ml)和第七PMOS晶体管(M2)的漏极分别和第六NMOS晶体管(M3)和第七NMOS晶体管(M4)的漏极连接，第六NMOS晶体管(M3)和第七NMOS晶体管(M4)的栅极与第十三NMOS晶体管(M14)的漏极连接；
[0024]所述第六PMOS晶体管(Ml)、第七PMOS晶体管(M2)、第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)和第i^一 PMOS晶体管(Mll)的源极与Vout相连；所述第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)的衬底也与Vout相连；
[0025]所述第六NMOS晶体管(M3)和第七NMOS晶体管(M4)、第八NMOS晶体管(M6)、第九NMOS晶体管(M8)、第十NMOS晶体管(MlO)的源极和衬底接地；
[0026]所述第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)的漏极分别和NMOS晶体管(M6)、NMOS晶体管(M8)、NMOS晶体管(MlO)的漏极相连；
[0027]所述第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)的栅极分别和NMOS晶体管(M6)、NMOS晶体管(M8)、NMOS晶体管(MlO)的栅极相连。
[0028]其中，所述反相器(32)包括:
[0029]第^^一 PMOS晶体管(Mll)和第i^一 NMOS晶体管(M12)，用于驱动第五NMOS晶体管(M17)的栅极；其中，所述第i^一 PMOS晶体管(MlI)的漏极和第i^一 NMOS晶体管(M12)的漏极相连；
[0030]所述第i^一 PMOS晶体管(Mll)的栅极和第i^一 NMOS晶体管(M12)的栅极相连，并与所述比较器的输出级连接；
[0031]所述第i^一 PMOS晶体管(MlI)的衬底也与Vout相连；
[0032]所述第i^一 NMOS晶体管(M12)的源极和衬底接地。
[0033]其中，所述比较器通过存储电容Cs供电。
[0034]本发明的上述技术方案的有益效果如下:
[0035]上述方案中，使有源全波整流器具有低电压，低功耗，高效率，并且有源全波整流器的工艺偏差对该有源全波整流器的输出电压值的影响很小，另外，工作在亚阈值区的体输入比较器驱动其栅电压，该比较器为自偏置，偏置电路简单，整个整流器的电压降仅为几十毫伏，使得输入电压为0.25V时其电压转换效率高达95%以上。
【专利附图】
【附图说明】
[0036]图1为本发明的实施例中的高效、超低压有源全波整流器的电路图；
[0037]图2为图1中的负电压转换器的电路图；
[0038]图3为图1中有源二极管电路的电路图。
【具体实施方式】
[0039]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0040]首先，为了便于理解本发明的具体实施例，下面对本发明具体实施例中所涉及的专业术语进行说明:
[0041]PMOS:P-channel Metal Oxide Semiconductor FET, P 沟道金属氧化物半导体场效应晶体管；
[0042]NM0S:N-channel Metal Oxide Semiconductor FET, N 沟道金属氧化物半导体场效应晶体管。
[0043]如图1所示，一种高效、超低压的集成化有源全波整流器，包括:
[0044]负电压转换器11，用于将正弦输入的负半波电流转化为正半波电流；
[0045]有源二极管电路12，与所述负电压转换器连接，用于控制所述正半波电流的方向。
[0046]如图2所示，所述负电压转换器11包括:
[0047]第一 NMOS晶体管MNl、第二 NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一 PMOS晶体管MPl、第二 PMOS晶体管MP2，其中，
[0048]所述第一 NMOS晶体管丽I的源极和第二 NMOS晶体管丽2的源极接地，所述第一NMOS晶体管MNl的栅极和第二 NMOS晶体管MN2的漏极与第二输入电压Vin2连接，所述第二 NMOS晶体管MN2的栅极和第一 NMOS晶体管MNl的漏极与第一输入电压Vinl连接，并且所述第一 NMOS晶体管丽I的衬底和第二 NMOS晶体管丽2的衬底接地；
[0049]所述第一 PMOS晶体管MPl的源极和第二 PMOS晶体管MP2的源极相连作为输出电压Vnvc，所述第一 PMOS晶体管MPl的栅极和第二 PMOS晶体管MP2的漏极与第二输入电压Vin2连接，所述第二 PMOS晶体管MP2的栅极和第一 PMOS晶体管MPl的漏极与第一输入电压Vinl连接，并且所述第一 PMOS晶体管MPl的衬底和第二 PMOS晶体管MP2的衬底与所述第三NMOS晶体管MN3的漏极相连；
[0050]所述第三NMOS晶体管丽3的漏极与其栅极短接，所述第四NMOS晶体管MN4的漏极与其栅极短接，所述第三NMOS晶体管MN3的源极与所述第四NMOS晶体管MN4的漏极相接作为所述第一 PMOS晶体管MPl和第二 PMOS晶体管MP2的衬底偏置，所述第四NMOS晶体管MN4的源极接地，并且所述第三NMOS晶体管MN3的衬底和第四NMOS晶体管MN4的衬底接地。
[0051]如图3所示,所述有源二极管电路12包括:
[0052]传输门、第三PMOS晶体管M15、第四PMOS晶体管M16、驱动所述传输门的比较器电路31以及与所述比较器连接的反相器32 ；
[0053]其中，所述传输门包括:第五NMOS晶体管M17、第五PMOS晶体管M18 ；
[0054]其中，所述第五NMOS晶体管M17的漏极和所述第五PMOS晶体管M18的源极与所述负电压转换器的输出电压Vnvc连接，所述第五NMOS晶体管M17的源极和所述第五PMOS晶体管M18的漏极与输出电压Vout连接,所述第五NMOS晶体管Ml7的衬底接地,所述第五PMOS晶体管M18的栅极与比较器的输出连接，所述第五NMOS晶体管M17的栅极与反相器的输出相接，所述第三PMOS晶体管M15的源极和所述第四PMOS晶体管M16的源极相接作为所述第五PMOS晶体管M18的衬底偏置；
[0055]所述第三PMOS晶体管M15的源极与衬底短接，所述第四PMOS晶体管M16的源极与衬底短接，所述第三PMOS晶体管M15的漏极和所述第四PMOS晶体管M16的栅极与所述负电压转换器的输出电压Vnvc连接，所述第四PMOS晶体管M16的漏极和所述第三PMOS晶体管Ml5的栅极与输出电压Vout连接。
[0056]其中，所述比较器电路31包括:
[0057]第六PMOS晶体管Ml、第七PMOS晶体管M2、第六NMOS晶体管M3和第七NMOS晶体管M4组成的差分体输入电路；
[0058]第十二 NMOS晶体管M13和第十三NMOS晶体管M14组成的自偏置电路；以及
[0059]第八PMOS晶体管M5和第八NMOS晶体管M6、第九PMOS晶体管M7和第九NMOS晶体管M8、第十PMOS晶体管M9和第十NMOS晶体管MlO组成的输出级；
[0060]其中，所述第十二 NMOS晶体管M13栅极和漏极短接并与Vout相连，所述第十三NMOS晶体管M14的栅极与漏极短接，所述第十二 NMOS晶体管M13的源极和第十三NMOS晶体管M14的漏极连接，所述第十二 NMOS晶体管M13的衬底接地，所述第十三NMOS晶体管M14的源极和衬底接地；
[0061]所述第六PMOS晶体管Ml和第七PMOS晶体管M2的衬底分别于Vnvc和Vout连接，所述第六PMOS晶体管Ml和第七PMOS晶体管M2的漏极分别和第六NMOS晶体管M3和第七NMOS晶体管M4的漏极连接，第六NMOS晶体管M3和第七NMOS晶体管M4的栅极与第十三NMOS晶体管M14的漏极连接；
[0062]所述第六PMOS晶体管Ml、第七PMOS晶体管M2、第八PMOS晶体管M5、第九PMOS晶体管M7、第十PMOS晶体管M9和第i^一 PMOS晶体管Mll的源极与Vout相连；所述第八PMOS晶体管M5、第九PMOS晶体管M7、第十PMOS晶体管M9的衬底也与Vout相连；
[0063]所述第六NMOS晶体管M3和第七NMOS晶体管M4、第八NMOS晶体管M6、第九NMOS晶体管M8、第十NMOS晶体管MlO的源极和衬底接地；
[0064]所述第八PMOS晶体管M5、第九PMOS晶体管M7、第十PMOS晶体管M9的漏极分别和NMOS晶体管M6、NMOS晶体管M8、NMOS晶体管MlO的漏极相连；
[0065]所述第八PMOS晶体管M5、第九PMOS晶体管M7、第十PMOS晶体管M9的栅极分别和NMOS晶体管M6、NMOS晶体管M8、NMOS晶体管MlO的栅极相连。
[0066]其中，所述反相器32包括:
[0067]第^^一 PMOS晶体管MlI和第i^一NMOS晶体管M12，用于驱动第五NMOS晶体管M17的栅极；其中，所述第i^一 PMOS晶体管Mll的漏极和第i^一 NMOS晶体管M12的漏极相连；
[0068]所述第i^一 PMOS晶体管Mll的栅极和第i^一 NMOS晶体管M12的栅极相连，并与所述比较器的输出级连接；
[0069]所述第i^一 PMOS晶体管Ml I的衬底也与Vout相连；
[0070]所述第i^一 NMOS晶体管M12的源极和衬底接地。
[0071]下面说明本发明的上述高效、超低压有源全波整流器的实现原理，由图中可知，该高效、超低压有源全波整流器包括:负电压转换器(NVC)和与所述负电压转换器连接的有源二极管，其中负电压转换器，用来把正弦输入的负半波转化为正半波，但负电压转换器不能够控制电流的方向，电路中有可能产生反向电流，从而储存在电容上的电荷损失。因此传统电路一般采用二极管连接的MOS管来控制电流的方向，从而消除反向电流。与传统二极管连接的MOS管相比，本实施例所述有源二极管电压降较低，从而更适合低电压应用，但有源二极管的控制电路即比较器存在一定的电流损耗。
[0072]参见图2，为图1中的负电压转换器的电路图，该负电压转换器用来把正弦输入的负半波转化为正半波当输入在正半波，即Vinl>Vin2时，随着输入电压不断增大到大于
Vthp I和Vthn,晶体管MPl和丽2导通。这样电流从Vinl经过MPl和A点到达输出接点，然后经B点和丽2返回到Vinl。同样地，当输入在负半波时，即Vin2>Vinl，晶体管MP2和丽I导通。这样A点与Vin2连接。因此，A节点始终与输入的高电位相连，B节点时钟与输入的低电位相连。
[0073]负电压转换器的电压降为I Vdsp I +Vdsn,其中I Vdsp I和Vdsn分别为MP1/MP2和MNl/MN2的源漏电压差。对于超低电压整流器设计，低的电压降是取得高的电压转换效率所必须的。降低电压降的一种方法是增加MOS管的尺寸，这样电路的面积也会相应增加。本实施例中采用体偏置技术来降低电路的压降，同时也可以减小电路的面积。
[0074]阈值电压Vth是源衬电压Vbs的函数。
[0075]Vth = Vtm + χφφρ-νΒβ\ -^1)公式(I)
[0076]其中Y，(^和Vbs分别为体效应系数，衬底表面电势和源衬电压。从公式(I)可以看出Vth随着Vbs的增加而减小。因此，可以适当增加PMOS (ΜΡ1，ΜΡ2)体电压来减小阈值电压Vth。本实施例中偏置电压是通过使用两个二极管连接的NMOS (丽3和MN4)对Vntc进行分压来获得。由于双阱工艺不是标准CMOS工艺，因此，NMOS (MN1，丽2)的衬底与地相连。
[0077]由图3可知，本实施例中有源二极管电路的主要目的是控制电流方向，使得有源二极管像理想二极管一样具有很小的电压降，其输入为负电压转换器的输出V.。本实施例中传输门(TG Switch)由比较器驱动，本实施例中比较器为自启动，不需要额外的启动电路。当电压Vntc高于电压Vmjt,比较器输出电压为低电平,传输门TG导通。相反,如果电压Vott高于电压Vnvd比较器输出电压为高电平，传输门TG关闭，消除了反向电流。组成NMOS晶体管M17、PMOS晶体管M18传输门(TG Switch)的NMOS晶体管M17、PMOS晶体管M18的尺寸特别重要，大的晶体管尺寸可以使晶体管的导通电阻降低，但会增大晶体管的栅电容和电路的面积。晶体管M21和M22组成的有源偏置减少了有源二极管的电压降，其尺寸可以很小因为仅有很小的电流通过。
[0078]有源二极管的关键就是比较器。由于比较器通过存储电容Cs供电，所以比较器的功耗应该比较低。此外，此整流器主要应用于低电压能量获取，因此比较器应该在低电压(例如0.25V)下可以工作。传统栅输入比较器的最小工作电压为max(|Vthp|+Vthn+VQV，Vthn+
Vdsp I)，其中Vw为PMOS晶体管的过压差，Vthn和I Vthp I分别为NMOS和PMOS的阈值电压，Vdsn和IvdspI分别为NMOS和PMOS的源漏电压差。因此，传统的比较器不能满足低电压工作的要求。
[0079]鉴于以上原因，本实施例中使用体输入比较器。比较器中的晶体管工作在亚阈值区，其漏电流Id为
ψ γ -V
[0080]Id = Ido — exp( os th)公式(2)
Ln Vt
[0081]其中Idci为常数，L为有效沟道长度,W为有效沟道宽,Ves为栅源电压，η为亚阈值斜率系数，VT=kT/q为热电压。又由公式(I)所示的阈值电压Vth与Vsb关系可得
Y
[0082]1D x exp(-p)公式(3)
I
[0083]在一般的模拟集成电路设计中体效应是不希望的，但在本实施例中比较器为体输入，这使得比较器可以很好的满足低电压工作的要求。本实施例中的比较器有三部分组成:自偏置电路，体输入电路和反相器输出级电路。
[0084]自偏置电路是由两个二极管连接的NMOS对输出直流电压Vtot进行分压获得，因此不需要额外的电阻和自启动电路。越是简单的偏置其消耗的电流就越少，从而可以提高本实施例中有源全波整流器的电压转换效率。
[0085]体输入电路采用两个PMOS晶体管的衬底作为输入来比较负电压转换器的输出电压Vntc和有源整流器的输出电压VoUT。当电压Vntc高于电压Votjt,比较器输出电压为低电平，传输门TG导通。相反,如果电压Vqut高于电压Vntc,比较器输出电压为高电平,传输门TG关闭，消除了反向电流。
[0086]输出电路使用三个反相器产生数字输出信号来控制传输门(TG Switch)的开或关。同时为了降低电路的电压降，NMOS晶体管M17和PMOS晶体管M18的尺寸通常较大，从而晶体管的栅电容较大。因此M9和MlO的W/L应该足够大来驱动NMOS晶体管Ml7和PMOS晶体管M18。另外，体输入电路M1-M4的W/L对比较器的速度非常重要。M5和M6较小的W/L可以获得较高的开关速度，本实施例中三个反相器的W/L以三倍速度逐次增大。
[0087]当VotitMntc时，若NMOS晶体管M17和PMOS晶体管M18组成的开关仍然导通，则从Vout到Vntc的反向电流就会产生。反向电流的产生会使得整流器的电压转换效率严重降低。为了提高电压转换效率，反向电流必须消除。本实施例中通过合理的调节PMOS晶体管M13和M14的W/L，从而可以得到合适的NMOS晶体管M3和M4的偏置电压Vgs,从而比较器可以在恰当的时候关断NMOS晶体管M17和PMOS晶体管M18，即消除了反向电流。
[0088]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种高效、超低压的集成化有源全波整流器，其特征在于，包括: 负电压转换器，用于将正弦输入的负半波电流转化为正半波电流； 有源二极管电路，与所述负电压转换器连接，用于控制所述正半波电流的方向。
2.根据权利要求1所述的高效、超低压的集成化有源全波整流器，其特征在于，所述负电压转换器包括: 第一 NMOS晶体管(MNl)、第二 NMOS晶体管(MN2 )、第三NMOS晶体管(MN3 )、第四NMOS晶体管(MN4)、第一 PMOS晶体管(MPl )、第二 PMOS晶体管(MP2)，其中， 所述第一 NMOS晶体管(丽I)的源极和第二 NMOS晶体管(丽2)的源极接地，所述第一NMOS晶体管(MNl)的栅极和第二 NMOS晶体管(MN2)的漏极与第二输入电压(Vin2)连接，所述第二 NMOS晶体管(MN2)的栅极和第一 NMOS晶体管(MNl)的漏极与第一输入电压(Vinl)连接，并且所述第一匪OS晶体管(MNl)的衬底和第二 NMOS晶体管(MN2)的衬底接地； 所述第一 PMOS晶体管(MPl)的源极和第二 PMOS晶体管(MP2)的源极相连作为输出电压Vnvc，所述第一 PMOS晶体管(MPl)的栅极和第二 PMOS晶体管(MP2)的漏极与第二输入电压(Vin2)连接，所述第二 PMOS晶体管(MP2)的栅极和第一 PMOS晶体管(MPl)的漏极与第一输入电压(Vinl)连接，并且所述第一 PMOS晶体管(MPl)的衬底和第二 PMOS晶体管(MP2)的衬底与所述第三NMOS晶体管(MN3)的漏极相连； 所述第三NMOS晶体管(MN3)的漏极与其栅极短接，所述第四NMOS晶体管(MN4)的漏极与其栅极短接，所述第三NMOS晶体管(MN3)的源极与所述第四NMOS晶体管(MN4)的漏极相接作为所述第一 PMOS晶体管(MPl)和第二 PMOS晶体管(MP2)的衬底偏置，所述第四NMOS晶体管(MN4)的源极接地，并且所述第三NMOS晶体管(MN3)的衬底和第四NMOS晶体管(MN4)的衬底接地。
3.根据权利要求1所述的高效、超低压的集成化有源全波整流器，其特征在于，所述有源二极管电路包括: 传输门、第三PMOS晶体管(M15)、第四PMOS晶体管(M16)、驱动所述传输门的比较器电路(31)以及与所述比较器连接的反相器(32)； 其中，所述传输门包括:第五NMOS晶体管(M17)、第五PMOS晶体管(M18)； 其中，所述第五NMOS晶体管(M17)的漏极和所述第五PMOS晶体管(M18)的源极与所述负电压转换器的输出电压Vnvc连接，所述第五NMOS晶体管(M17)的源极和所述第五PMOS晶体管(M18)的漏极与输出电压Vout连接，所述第五NMOS晶体管(M17)的衬底接地，所述第五PMOS晶体管(M18)的栅极与比较器的输出连接，所述第五NMOS晶体管(M17)的栅极与反相器的输出相接，所述第三PMOS晶体管(M15)的源极和所述第四PMOS晶体管(M16)的源极相接作为所述第五PMOS晶体管(M18)的衬底偏置； 所述第三PMOS晶体管(M15)的源极与衬底短接，所述第四PMOS晶体管(M16)的源极与衬底短接，所述第三PMOS晶体管(M15)的漏极和所述第四PMOS晶体管(M16)的栅极与所述负电压转换器的输出电压Vnvc连接，所述第四PMOS晶体管(M16)的漏极和所述第三PMOS晶体管(Ml5)的栅极与输出电压Vout连接。
4.根据权利要求3所述的高效、超低压的集成化有源全波整流器，其特征在于，所述比较器电路(31)包括: 第六PMOS晶体管(Ml)、第七PMOS晶体管(M2)、第六NMOS晶体管(M3)和第七NMOS晶体管(M4)组成的差分体输入电路； 第十二 NMOS晶体管(M13)和第十三NMOS晶体管(M14)组成的自偏置电路；以及第八PMOS晶体管(M5)和第八NMOS晶体管(M6)、第九PMOS晶体管(M7)和第九NMOS晶体管(M8)、第十PMOS晶体管(M9)和第十NMOS晶体管(MlO)组成的输出级； 其中，所述第十二 NMOS晶体管(M13)栅极和漏极短接并与Vout相连，所述第十三NMOS晶体管(M14)的栅极与漏极短接，所述第十二 NMOS晶体管(M13)的源极和第十三NMOS晶体管(M14)的漏极连接，所述第十二 NMOS晶体管(M13)的衬底接地，所述第十三NMOS晶体管(M14)的源极和衬底接地； 所述第六PMOS晶体管(Ml)和第七PMOS晶体管(M2)的衬底分别于Vnvc和Vout连接，所述第六PMOS晶体管(Ml)和第七PMOS晶体管(M2)的漏极分别和第六NMOS晶体管(M3)和第七NMOS晶体管(M4)的漏极连接，第六NMOS晶体管(M3)和第七NMOS晶体管(M4)的栅极与第十三NMOS晶体管(M14)的漏极连接； 所述第六PMOS晶体管(Ml)、第七PMOS晶体管(M2)、第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)和第i^一 PMOS晶体管(Mll)的源极与Vout相连；所述第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)的衬底也与Vout相连； 所述第六NMOS晶体管(M3)和第七NMOS晶体管(M4)、第八NMOS晶体管(M6)、第九NMOS晶体管(M8)、第十NMOS晶体管(MlO)的源极和衬底接地； 所述第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)的漏极分别和NMOS晶体管(M6)、NMOS晶体管(M8)、NMOS晶体管(MlO)的漏极相连； 所述第八PMOS晶体管(M5)、第九PMOS晶体管(M7)、第十PMOS晶体管(M9)的栅极分别和NMOS晶体管(M6)、NMOS晶体管(M8)、NMOS晶体管(MlO)的栅极相连。
5.根据权利要求4所述的高效、超低压的集成化有源全波整流器，其特征在于，所述反相器(32)包括: 第i^一 PMOS晶体管(Mll)和第i^一 NMOS晶体管(M12)，用于驱动第五NMOS晶体管(M17)的栅极；其中，所述第i^一 PMOS晶体管(Mll)的漏极和第i^一 NMOS晶体管(M12)的漏极相连； 所述第十一 PMOS晶体管(Mll)的栅极和第十一 NMOS晶体管(M12)的栅极相连，并与所述比较器的输出级连接； 所述第i^一 PMOS晶体管(MlI)的衬底也与Vout相连； 所述第i^一 NMOS晶体管(M12)的源极和衬底接地。
6.根据权利要求4所述的高效、超低压的集成化有源全波整流器，其特征在于，所述比较器通过存储电容Cs供电。
【文档编号】H02M7/217GK104242695SQ201310253747
【公开日】2014年12月24日 申请日期:2013年6月24日 优先权日:2013年6月24日
【发明者】王静敏, 朱樟明, 杨正, 杨银堂 申请人:西安电子科技大学