在均流中增加和移除相的制作方法

文档序号:7360438
在均流中增加和移除相的制作方法
【专利摘要】一种分布式功率管理系统可以包括数字通信总线和多个POL(负载点)调节器,这多个POL调节器耦合到该通信总线并且被配置成均流配置,其中这多个POL调节器的每个POL调节器具有各自的电流输出级,各输出级耦合到公共负载并且被配置成生成各自的输出电流。每个POL调节器在均流配置中可以具有各自的相,并且每个POL调节器可以根据对应于该总线的总线通信协议在该总线上传送和接收信息。每个POL调节器可以按照该系统的要求通过顺序地控制一对栅极信号的脉冲宽度来自动地增加或移除其相,这对栅极信号被配置成分别控制POL调节器的输出级中的高侧场效应晶体管(FET)和低侧FET。
【专利说明】在均流中增加和移除相
[0001]本申请是申请日为2009年7月20日、申请号200910173352.6、名称为“在均流中增加和移除相”的申请的分案申请。
【专利附图】

【附图说明】
[0002]在结合附图阅读时通过参考下面的详细描述可以更加充分地理解本发明的上述以及其它目的、特征和优点,附图中:
[0003]图1不出了分布式电源架构(DPA)系统的一个实施例;
[0004]图2示出了其中微控制器通过I2C总线与POL转换器装置进行通信的系统的一个实施例;
[0005]图3示出了其中DC-DC电压转换器以点对点配置互联,并由中央供电控制器控制以执行特定功能的系统的一个实施例;
[0006]图4示出了复杂的DC电源系统中需要的通用功能被组合到单个控制器中的系统的一个实施例;
[0007]图5示出了 POL调节器系统的一个实施例,POL调节器被配置为通过通信总线彼此通信;
[0008]图6示出了通常被称作“降压调节器”的电源调节器的一个实施例;
[0009]图7示出了根据图5的DPA系统的一个实施例的均流配置的一个实施例;
[0010]图8示出了图解其中两个POL装置各自的负载线具有相同斜率的理想情况的电压-电流示图;
[0011]图9示出了图解其中从装置的下降(droop)电阻高于主装置的下降电阻的情况的电压-电流示图;
[0012]图10示出了图解其中从装置的下降电阻低于主装置的下降电阻的情况的电压-电流示图;
[0013]图11示出了图解用于二阶均流的负载线的电压-电流示图;
[0014]图12示出了图解负载变化的情况下用于二阶均流的负载线的电压-电流示图;
[0015]图13示出了控制图表,该图表包括根据一个实施例的用于电流平衡从装置的一阶控制反馈路径;
[0016]图14示出了信号图表,该图表示出了均流配置中的两个调节器在正常调节期间的栅极信号和输出电流;
[0017]图15示出了信号图表,该图表示出了均流配置中的两个调节器的栅极信号和输出电流,其中第二调节器在所编程数目的开关周期内缓慢减小其GL脉冲(GL2)的宽度直到其被消除,且该调节器异步地切换;
[0018]图16示出了信号图表,该图表示出了图15中的栅极信号和输出电流,其中第二调节器通过在所编程数目的开关周期内减小GH脉冲的宽度来削减其GH信号(GH2)直到其被消除;
[0019]图17示出了用于减小或释放同步FET栅极脉冲的宽度的调制电路的一个实施例的控制图表;
[0020]图18示出了信号图表,该图表示出了单个调节器的栅极信号和输出电流以说明调制电路可如何操作以削弱栅极低脉冲,其中最小脉冲宽度编程为零或非零;
[0021]图19示出了用于执行栅极驱动信号路径间的均衡控制的电路的一个实施例;
[0022]图20示出了信号图表,该图表示出了在可编程数目的开关周期上将同步栅极驱动调制成零宽度占空比的过程中,均流配置中的两个调节器的栅极信号和输出电流;
[0023]图21示出了信号图表,该图表示出了在可编程数目的开关周期上将同步栅极驱动调制成全(D)宽度占空比的过程中,均流配置中的两个调节器的栅极信号和输出电流;
[0024]图22示出了表格,该表格强调了一种可被定义用于均流编程的一种可能样本数据结构;
[0025]图23示出了在通信总线上调节器之间的通信的示例,其中通信总线上的命令可定义事件动作;
[0026]图24示出了流程图,该流程图示出了当增加相时,用于POL装置在均流组中配置自身的方法的一个实施例;
[0027]图25示出了流程图,该流程图示出了当移除相时,用于POL装置在均流组中配置自身的方法的一个实施例;
[0028]图26示出了用于均流组中四个POL装置的栅极信号,其中每一相与一组栅极信号相关联,第三和第四相被移除,并且第二相将其自身重新分配至与第一 POL装置不同的偏
移量;
[0029]图27示出了用于均流组中的四个POL装置的栅极信号,其中每一相与一组栅极信号相关联,增加了第二和第三相,并且第四相将其自身重新分配至与第一 POL装置不同的偏移量;
[0030]图28示出了主装置的输出电压斜坡和成员/从装置的输出电压斜坡,其中成员装置的斜坡明显比主装置的斜坡更早开始;
[0031]图29是图28中的主装置的负载线与从装置的负载线之间的更加理想的负载线关系,其中电流比图28所示的实施例更加平衡;
[0032]图30示出了信号图表,该图表示出了用于主装置和从装置的栅极信号,其中硬件触发机制使得这些装置开始使输出电压倾斜;
[0033]图31示出了信号图表,该图表示出了用于主装置和从装置的栅极信号,其中GH占空比延时,并且延迟的GH信号在输出级中被复制为GL信号;以及
[0034]图32示出了信号图表,该图表示出了用于均流配置中的两个调节器的栅极信号和输出电流,其中从装置释放GL占空比以获得为GH信号的逆的GL信号;
[0035]虽然本发明可以有各种改变和替代形式,但其特定实施例在附图中借助于示例示出,并将在本文中进行详细描述。然而,应当理解,附图以及对其进行的详细描述并非旨在将本发明限定于所披露的特定形式,相反本发明将覆盖落入权利要求书限定的本发明的精神和范围内的所有改变、等效方案和替代方式。注意,标题仅仅是为了便于行文结构的目的,而并非意味着用于限制或理解说明书或权利要求。此外,还注意本申请全文中使用的措辞“可以”表示的是许可的意思(亦即具有可能,能够),而非强制意义(亦即必须)。【具体实施方式】
[0036]电源设计已经成为一项严峻而困难的任务。高电流/低电压集成电路需要一种纯净而稳定的DC电源。这种电源必须能够递送非常快速的瞬态电流。到达这些负载的电子路径还必须具有低电阻和低电感(1.5V的电源将以60安培在25mQ的电阻上完全下降)。传统地,DC电源被设计成将AC线电压转换成一个或多个DC输出,这些DC输出将通过系统被路由至负载点。为了降低在系统周围分布高电流信号的有害效应,已经采取了一种以适度的电压和电流电平来分配功率的可选方法。不是在中心位置将AC电源电压电平转换为各种负载所需要的DC电压电平,而是通常将AC电源电压转换为一种“合理的” DC电压,并将其路由至“负载点”(POL),在那里“合理的”DC电压被就地转换为所需要的低电压。这种技术被称作“分布式电源架构”或DPA,并在图1中示出。如图1的PDA系统200中所示,交流-直流电压转换器202可产生中间直流电压Vx,该中间直流电压Vx可被路由至单个的本地直流-直流转换器204、206、208和210,它们依次可分别向其对应的POL提供所需的DC电压V1、V2、V3和V4。使用DPA可以减小误差,因为高电流信号的行进距离被最小化,从而降低了 IXR(电阻性)以及L di / dt(电感性)误差。应当注意的是这里使用的术语“P0L转换器”和“DC-DC转换器”是可以互换的,并且应当理解通常在DPA系统中,电源是通过DC-DC转换器供应给各POL的。
[0037]在许多功率分配系统中,只在系统周围将功率分配给多个POL通常是不够的。复杂的电子系统通常还要被监视和控制以确保最大程度的可靠性和性能。以下列举了 DPA系统中通常实现的更重要功能(电源特征)中的一些。
[0038]供电棑序
[0039]现代电子系统可包含许多1C,并且每个IC可具有多种电源电压需求。例如,核心逻辑可能需要一种电压而I / 0可能需要一种不同电压。这通常导致需要设定单个芯片上各电压被施加的顺序以及向系统中的多个芯片加电的顺序。
[0040]斜坡控制
[0041]有时,有必要控制转换器的DC输出电压从其初始值倾斜到额定值的速率。这样做可有助于管理热交换(hot-swap)事件、排序需求或者满足负载的需求。
[0042]跟踪
[0043]很多时候希望使一个或多个转换器的输出跟随或反映系统中一个或多个其它转换器的输出。例如,跟踪一种特定的电压水平可包括将跟踪转换器或装置的电压水平设定成被跟踪转换器或装置的电压水平,并且当任何时候被跟踪装置的电压水平发生变化时,改变跟踪装置的电压水平以与被跟踪装置的电压水平相匹配。有些情况下,跟踪装置和被跟踪装置的电压水平可能并不相同;被跟踪电压水平的变化将简单地被反映到跟踪装置的电压输出上。例如,如果被跟踪电压增加了 0.2V,那么跟踪电压也将增加0.2V。
[0044]相控制
[0045]DC电压通常以线性调节和DC-DC转换这两种方式中的一种方式逐步降低。DC-DC转换器可通过对输入电压进行脉宽调制(PWM)以及对输出进行无源滤波来逐步降低DC电压。PWM信号的占空比大致约等于输出电压与输入电压的比率除以转换器的效率。例如,对于合需输出为1.2V、输入为12V的理想DC-DC转换器,其占空比将为10%。在大电流应用中,通常希望迫使各个DC-DC转换器对其时钟周期的不同“相”进行采样。也就是说,为了防止系统中的DC-DC转换器都对时钟周期的第一个10%进行采样,一个转换器可对时钟周期的第一个10%采样,而下一个转换器可对时钟周期的不同10%采样,依此类推。这样通常降低了噪声和改善了瞬态响应。这种技术还被应用于电机控制,并且常被实现来控制系统中的多个风机。具有交错相的PWM控制的风机通常提供降低的声学噪声。
[0046]齒流
[0047]除了迫使DC-DC转换器对开关时钟的交错相采样外,有时还希望迫使两个或多个独立转换器每个都能递送均等份额的负载电流。这种方法改善了大电流应用中的噪声和瞬态响应。
[0048]开关时钟的同步
[0049]通常希望使系统中的多个DC-DC转换器的开关频率彼此同步或与其它系统时钟同步。通常这样做来降低将时钟或其谐波与重要的系统时钟混频的可能性。这在通信应用中有着特别的意乂。
[0050]还有一些功率系统可能需要的其它功能。例如,温度测量的单个点,栅极的开/关状态以及振荡或许也是感兴趣的。
[0051]为了满足对更多功率和更密集系统的需要以及由此带来的重新分配问题,许多现在的功率分配方案开始在单个封装内提供多种解决方案或功能。通常这些功能中的每一种功能都需要系统中的单独配置。也就是说,每种功能需要其自己的互连网络将POL转换器连接在一起。该互连网络可实现胶合逻辑,这对于控制POL转换器以便在系统运行期间能够成功执行该特定功能的所需要的。这些功能中的许多功能包括模拟信号控制,其需要对应的模拟信号线,其中POL转换器以点对点配置互联。这些信号的路由通常很困难,同时各种POL转换器之间和/或POL转换器与系统的任何其它元件之间没有建立起真正的通信。
[0052]为了在系统级将这些功能中的全部或大多数连接在一起,一种方法已在负责控制各个POL变换器的控制IC中实现这些功能。一些功能还可被编程到微控制器中,该微控制器可通过I2C (IC间通信)总线与相连的POL转换器通信从而协调对系统中所有POL转换器的控制。图2示出了基于I2C的系统的示例。如图2所示,微控制器302可耦合至POL转换器(也被称作POL调节器)320、322、324和326,其中各装置之间的连接表示I2C总线。图2所示配置通常不适于主动控制,并且主要可用于状态监视,其中POL转换器320、322、324和326可向微控制器302发送回状态信号,微控制器302进而可基于从各个POL转换器接收的状态信息向各POL转换器发送简单的控制信号。一般而言,微控制器302 —次检查一个POL转换器的状态,当系统中需要更多交互式实时通信时,这可被视为是一个缺点。
[0053]图3示出了在DPA系统中实现的单个功能的一个示例。通常,电源控制器350 (提供对执行该功能的控制)与DC-DC电压转换器352、354、356和358以如图所示的点对点配置连接。电源控制器350通过专线耦合到每个DC-DC转换器,(通常使用模拟线路来实现大多数功能),更具体地是通过线路372和362耦合到转换器352,通过线路374和364耦合到转换器354,通过线路376和366耦合到转换器356,以及通过线路378和368耦合到转换器358。输入电源电压VfilA360稱合到每个DC-DC转换器,且进而对于一个或多个相应的POL, DC-DC转换器352可以产生DC输出电压370,DC-DC转换器354可以产生DC输出电压372,DC-DC转换器356可以产生DC输出电压374,以及DC-DC转换器358可以产生DC输出电压376。[0054]在各种实施例中,复杂的DC功率系统中所需要的公共功能可以组合到单个控制器中而不是被当作分开的IC功能。如图4所示,管理功能I到N的控制器502可通过数字总线504被耦合到POL调节器I到M(作为示例被示为POL调节器510、512和514)。数字总线504可以是使通信所需线路减少的串行总线。在图4所示配置中,通过将转换器510、512和514与控制器502都耦合到串行数字总线504,使得转换器510、512和514与控制器502之间的实时通信成为可能。然而,当执行共享的功率功能时,该系统可能仍然要依靠对所耦合的POL调节器执行中心控制,从而限制了每个POL调节器的响应时间。
[0055]在一组实施例中,使用混合信号IC技术的面向系统的解决方案可将每个功能的一个单元分配给单个负载点(POL) IC或POL调节器。在这些实施例中,一个DC-DC电压转换器、一个电源排序单元、一个负载监视单元以及多种其它功率管理功能(例如以上讨论的功能)的一个对应单元可合并到单个POL调节器中,如图5所示。一种真正面向系统的解决方案可通过能够与其它POL调节器、和/或与可选主控制IC通信的POL调节器来实现。如图5示出的实施例所示,POL调节器602、604和606各自被分配功能1_N,并经由串行数字总线610耦合在一起。总线610可比I2C总线更简单并且可提供更多控制和信令,包括实时数据反馈能力。总线610还可允许每个POL调节器耦合到主控制IC (MCIC) 800,或直接彼此耦合,使得所有系统级功能得以配置、控制和监视从而提供简单灵活的结果。虽然图5示出MCIC800耦合到总线610,然而MCIC800是可选的,且替代实施例可省略MCIC800,而只包括耦合到总线610的POL调节器,且所有需要的功能可由单个POL调节器来控制,或者各种功率管理功能可由一起运行的一组POL调节器集中进行控制。 [0056]如图5所示,本发明的实施例提供了一种用于设计DPA系统的模块化方法,其提供系统级功能而不需要系统为了可能需要的每个期望功能而进行单独和分开地配置。每个POL调节器在被放入系统之前可以被单独配置,并且可操作以通过访问总线610上的实时反馈信息以及通过与其它POL调节器进行通信来实现所有必需的功能。这代表了主动控制,而不是简单的状态监视。
[0057]开关功率调节器通常使用两个或多个功率晶体管将能量从一个电压转换为另一个电压。通常被称作“降压调节器”的这种功率调节器150调节器的一个常见的例子在图6中示出。降压调节器150通常切换一对功率晶体管、高侧(HS)FET138和低侧(LS)FET140以在其公共节点SW处产生方波。所产生的方波可以通过使用由电感器142和电容器144构成的LC电路进行平整以产生合需的电压由误差放大器146、比例积分微分(PID)滤波器132、脉宽调制器(PWM) 134以及输出控制电路136构成的控制环路可被配置用于控制输出方波的占空比,以及由此控制所产生的值。这里使用的HS FET138被称作控制FET, LSFET140被称作同步FET,而从输出控制电路136到HSFET138的信号被称作POL调节器的(输出)控制信号。在典型的POL转换器中,控制信号的占空比(D)可被定义为合需的输出电压除以输入电压(V^5a)。因此,控制FET可在占空比所定义的持续期间开通,相反同步FET在被定义为1-D的开关周期持续期间开通,这里D为控制FET的占空比(如前所述)。
[0058]在一组实施例中,POL调节器可被配置为负载或P0L、DC / DC转换器的多相点,在多相配置中运行以升高系统可用的总电流。这种配置中可能产生的一个问题是电流平衡,当提供大电流时可能需要执行电流平衡以保持稳定性。大多数当今的解决方案没有提供通过使用低宽带算法来平衡电流的手段,并且通常也不提供通过调节数控反馈环路中的目标电压来平衡负载线电流的方法。在一组实施例中,可通过使用匹配的人工线电阻(下降电阻)的主动低带宽均流算法来执行电流平衡,与此同时在稳态和动态瞬态期间保持多个环路的稳定性下降。各装置间的数字通信可促进均流算法,其中数字总线可以是单线路总线、并行总线或时钟和数据总线。
[0059]丰动的下降询流
[0060]通过均衡负载点供电的分布式功率与单负载点供电或POL调节器相比有很多引人注目的优势。分布式或均流通过在大范围输出电流上具有更好的效率、冗余的可靠性以及分布式散热而可被用于满足与低电压应用相关联的日益增长的电流需求。图7示出了根据图5中DPA系统的一个实施例的均流配置的一个示例。POL转换器102、104和106 (代表第一、第二和第NPOL调节器转换器)可耦合到数字通信总线120,它们各自的经调节电压输出通过各自的电感器103、105和107以及电容器110被均衡以在电阻112表示的负载处提供单个电压。应当注意的是虽然图7中输出级(HS FET和LS FET晶体管对)被示为位于各自POL转换器的外部,但是在图6中,输出级却被指示为POL调节器的一部分,从而最好地突出了不同实施例的某些特定特征。还应当注意的是虽然输出级是POL转换器的一个功能部分,但是当POL转换器例如被配置在集成电路(IC)上时,控制电路和输出级可以被配置在同一 IC上,也可不配置在同一 IC上。本领域技术人员将会理解本文披露的POL转换器的各种例示说明旨在将与本文阐述的均流原理一致的所有可能的实现具体化。
[0061]在一组实施例中,一种低带宽、多阶数控环路可被配置用于通过将从装置(P0L调节器作为数字通信总线上的从装置运行)的负载线与主装置(P0L调节器作为数字通信总线上的主装置运行)对准来平衡各装置输出间的不均衡。然而,一阶数控环路可能就足够了。自确定或专门的主POL调节器(例如POL调节器104)可将其感测到的输出电流数字化,并将指示该电流值的信息通过数字通信总线120传送给传统主-从配置中该组的所有从POL调节器(例如POL调节器102和106)。所有的从装置可以根据主装置的输出电流值与相应从装置输出电流值之间的差值来调整它们各自的控制FET的占空比,从而有效地增大或减小它们的输出电压。用于微调输出电压的实施例可以通过调整前端误差放大器(调节器150中的放大器146)中的目标电压(调节器150中的Vref)来实现。用于微调输出电压的其他实施例可以通过缩放占空比来实现,而缩放占空比通常通过校正控制滤波器(132,位于调节器150中)的抽头或者通过调整对占空比控制模块(134,位于调节器150中)的控制数量来实现。主装置可以主动地通过例如I2C、SM总线或其它一些通信总线(图7配置中的120)的通信总线发送指示其电流值的信息,而从装置可使用该信息来微调它们的被编程的参考电压,从而平衡系统中每个装置的电流负载。主装置可继续发送该信息直到故障发生,它的相下跌或其通信接口失败,在该点处,组内的其他从装置可裁定新的主装置。成员电流(亦即均流组中POL调节器的单个电流)可由此得以平衡,例如为平均成员负载电流的5%,并具有16Hz的更新带宽。
[0062]如图6所示例的,POL调节器可以使用反馈控制方法来基于输入电压的分数或占空比算法产生经调节输出电压。为了满足系统对大负载电流的需要,可以实施一种新的均流方法。POL调节器间的均流可以通过相对于专用的主装置电流调整从装置的负载线来实现。负载线算法可以实现在POL调节器的输出电压路径中增加在本文中被称作“下降电阻”的人工线路电阻,以控制负载线曲线(亦即输出电压-负载电流)的斜率,校准各装置与其功率链之间的物理寄生不匹配,这可能是由于过程和温度变化以及印刷电路板(PCB)的布局差异而引起的。
[0063]图8示出了一种理想情况,其中两个POL装置各自的负载线(222和224)具有相同的斜率。在一组实施例中,均流操作可以被配置成通过相对于主装置的电流微调从装置的输出电压以使从参考电压(例如POL装置102的参考电压,POL装置102可作为从POL转换器运行)朝着主参考电压(例如POL装置104的参考电压,POL装置104作为主POL转换器运行)增大。这可以有效减小/消除相关POL装置各自电感器电流之间的间隙。如果主装置的电流高于所检测到的从装置的电流负载,那么从装置可以增加(向上微调)它的输出电压,其可以导致主装置的电感器电流下降而从装置的电感器电流增加。相反的操作也是成立的。也就是说,如果从装置的参考电压的截点高于主装置的参考电压的截点,那么可以减小从装置的参考电压的截点以消除电感器电流之间的间隙,并使输出电压下降。
[0064]在一组实施例中,一种算法可操作以使用积分器,通过主动校准各装置之间的不匹配来使从装置相对于主装置的输出电压主动地平衡它们各自的输出电压。该算法可不限于通过设备具有相同下降电阻进行的均流,并且可被配置为根据装置的下降电阻、装置的负载电流以及被传输的主装置的负载电流值将每个装置的输出电压适配到最为合适的工作点上。例如,从装置的下降电阻可以高于主装置的下降电阻值,如图9所示(负载线382、384和386),或者它也可以低于主装置的下降电阻值,如图10所示(负载线442、444和446)。如上面提到的,可以通过缩放至输出滤波器的控制FET的栅极信号的周期占空比来实现对输出电压的调节。对占空比的缩放可以采用多种方式来实现(这在上面也提到了),以全面减小或增加控制环路中的误差信号(例如误差放大器146的输出,如图6所示)或者控制环路的结果(例如输出控制136提供的控制信号,如图6所示)。该算法可以适于控制在物理上可包括在均流配置中的任意数量的装置间的均流。均流还可被应用于二阶校正,其中从装置下降电阻适于寻找最佳负载线斜率以与主装置的曲线相匹配。二阶均流的示例的负载线在附图11和12中示出。图11示出了二阶均流的负载线462、464和466,图12示出了负载不同的二阶均流的负载线472、474和476。
[0065]在一个实施例中,平衡算法可以通过信号处理来实现,以允许主装置在低得多的带宽时传输它的电流值。附图13示出了根据一个实施例的用于电流平衡从装置的一阶控制反馈路径。虽然附图13仅示出了一阶控制机制,但是取决于该系统和所需要的收敛时间也可以实现二阶、三阶和更高阶的控制环路。图13的控制反馈路径可以用以下等式表示:
[0066]V输出=Vref+V 微调(n) =Vref+R下降 * (I 主装置-1 成员)*KS+V微调(n_l)
[0067]在一个封闭的数字系统中,如果被采样的数据信号的最高频率不小于奈奎斯特速率,则可能发生混淆。然而,采样速率可能是不确定的,因为每个电流采样可能不会被立即传送或接收。采样速率的不确定性可能降低采样过程中拍频的确定性,并可表现为输出电压的随机不稳定性。在一个实施例中,该算法还可被配置成用来控制振荡器的频率,由此在装置处理器之间传播处理速率的不确定性,造成非关联。此外,由于装置可以具有内部装置振荡器,所以可能因装置处理和温度差异以及制造而进一步降低关联性。此外,通信总线上的通信还可使均流采样速率抖动。
[0068]该算法可操作以将误差信号(例如图16中的误差放大器146的输出)衰减指定的增益因子Kss (图13中的454)乘以下降电阻(附图13中的452),例如:
[0069]
— 0.001
[0070]其通常为1.25mV / A,当然它也可以取其它值。下降电阻可操作以校准主从能量级与反馈感测路径之间的任何物理板布线不匹配。为了保持稳定性以及降低积分器(图13中的458)过冲,可以指定或编程最大校正值——从装置可以借助于该最大校正值来限制每个均流周期内它们各自的输出电压调节量。
[0071]各实施例可以在假定有理想负载线斜率的情况下进行配置。然而,如上所述(例如参见附图9和10),从装置的负载线电阻可能与主装置的电阻不相等。该均流算法的各种实施例仍可以根据所确定的方程来恰当地平衡电流。当输出电流变化时,该算法可能随着时间更加活跃,这是因为两条负载线在电感器电流相等的点处交叉。这还可以在装置对过程、电压和温度进行平衡时实现。
[0072]可以验证特定电流平衡带宽(例如16Hz)足以保持稳定性,并且可以指定所述通信速率以确保均流成员装置的负载之间的差异小于总负载的指定的、可接受的比例(例如5% )。
[0073]均流配置和编程可以通过串行通信或通过引脚带设置和电阻器来实现(在引脚带设置中,可将引脚耦合到对应于在逻辑“I”的电压水平或对应于逻辑“0”的电压水平,以有效地对装置进行编程)。均衡组可以支持无限数量的装置成员,但是组内成员装置(成员POL调节器)的实际数量调节器可以被指定为设定值,例如16,这样可以在整个单位周期上进行相扩展或在同组成员的切换之间有360° / 16=22.5°的度数间隔。在某些实施例中,均流组的各成员可以用人工交错分布或者绕着单位相圆自发分布,以分散开关效应对输入电压的影响。这在图14中示出,图14示出了正常调节期间的均流,其中GH表示至控制FET的控制信号,而GL表不至同步FET的、该控制信号的补码。方波622和624表不第一 POL装置各自的栅极信号,而方波626和628则表不第二 POL装置各自的栅极信号。第一 POL装置的输出电流630和第二 POL装置的输出电流632在均流配置中被组合以获得负载电流634。
[0074]此外,当输出电流增加时,下降的量一一输出电压偏离预期设定点水平的量——可以是下降电阻乘以输出负载电流的函数。因此,当输出负载电流增加时,被调节的电压可能下降。然而,主装置可命令均流组内的所有从装置根据检测到的输出电流同时微调它们各自的输出电压。由于主装置可以拥有关于均流组中活跃装置的数量、它的输出负载电流以及下降电阻的信息,所以它(主装置)可以在通信总线上使所有从装置同步以界定它们各自的输出电压设定点,从而将负载电流和下降电阻对被调节电压水平的影响降到最小。
[0075]此外,控制环路可用在每个成员装置中以作为组同时响应瞬态事件,即使成员的电压控制环路是相交错的亦然,从而允许增强的瞬态响应。虽然前面用于均流的被动下降均衡方法既简单又便宜,但是前述方法通常需要一些形式的手工校正(例如微调装置的输出电压)。与之相反,本发明提出的主动下降均流的各种实施例可以通过只使用单条总线和单个相应的总线协议的全数字通信技术来实现,由此提高了长期可靠性。
[0076]增加和移除均流组中的相
[0077]当在多相配置中运行多个POL装置以增加系统可用的总电流时,或许有必要对均流组适当增加或移除一些相。由于某些系统需要而增加相或移除相可能发生也可能不发生,但活跃相(活跃POL调节器)的数量通常取决于均流组在某些输出负载级的效率或故障情况。为了避免牺牲多相电源系统的效率,在不引起输出电压扰动的情况下增加和移除一些相(均流组中增加或移除POL调节器)或许是有益的。在大多数当今的实现中,调整均流组中所有成员各自的控制FET的导通时间来增加或移除相。
[0078]在一组实施例中,可以在不与其它装置通信或不了解其它装置的情况下,缩放将对均流组增加或移除的装置的栅极信号。如前面提到的(参照图6),控制FET可在占空比定义的持续时间内是导通的,相反同步FET可在D’ =1-D定义的开关周期的持续时间内导通,其中D为控制FET的占空比。虽然D’通常仅是栅极-高信号的逆,但是在增加和移除相时,D’可以独立地进行控制。因此,至同步FET的信号在本文中被称作栅极-低信号。在一组实施例中,硬件电路/元件可被配置用于控制该控制FET信号的导通时间和同步FET信号的导通时间。这些硬件电路/元件可被同步以同时地或单独地缩放这两个栅极信号(控制信号和至同步FET的信号)。在一组实施例中,可在不引起输出电压瞬变的情况下增加和移除均流组的一些相。在检测负载状况(例如轻载)的基础上,可以增加或移除相而不扰动输出电压。均流组可以自发地检测负载状况(例如轻载),或者主处理器可以提供指示负载状况的控制信号或通信。然而,均流组中的装置如何确定为何需要增加或是移除该装置可能是其本身不会影响增加或移除相的方式。
[0079]在一组实施例中,电路可被配置用于根据至少两种用于无缝地增加和移除POL调节器的均流组中的一些相的方法运行而不扰动均流组中任何装置(P0L调节器)的输出电压。当均流组中的一个成员通过瞬间消除栅极-高信号和栅极-低信号而完全移除它对输出电压的贡献时,通常会引起输出电压的瞬变。瞬间移除成员装置的栅极-高信号因此类似于加载情况(负载增加;亦即输出端负载已增力卩)可引起输出电压的瞬变,其中输出电压将振荡升高。这种情况可能发生是因为电感器(参照图6和7,例如分别是电感器142和103、105、107)的电荷必须耗尽。相反,如果成员装置瞬间除去它的栅极-低信号,那么其电感器电流将寻找不同的返回路径,且该瞬变可表现为卸载状况(负载减小;亦即输出端负载已降低)。瞬变可以是自感应的,或者系统可以花几个开关周期来恢复。
[0080]均流组可以交错分布活跃装置的成相,这可以有效地通过活跃装置的数量来增加开关频率,同时降低输出纹波。如前面所提到的,图14示出了正常调节期间均流的信号示图,其中双相均流组(两个POL调节器一起运行)的电流信号的相相差180度。在一组实施例中,均流组的一个成员装置可以在可编程数目的开关周期上依次移除它的GL(栅极-低)和GH(栅极-高)脉冲。这可使得系统能在平均数量的周期上对瞬变做出有利地回应,而不依靠该装置如何决定是否应当增加或移除它均流组的相贡献。例如,在某些情况下,POL装置可以包括执行编程指令(例如固件)的控制单元(例如微处理器),且该控制单元可以从外部主机接收通信脉冲或分组,或者该POL装置自身可以确定可增加或者移除相。在其它情况下,POL装置可以不包括这样的控制单元,而是通过其它方式,例如作为一个离散有状态机(FSM)来实现增加或移除相的决定。
[0081]在一组实施例中,可以通过连续地操纵栅极信号(亦即GL和GH信号)的脉宽来指示POL装置中执行指令(例如固件)的控制单元(例如微处理器)或者POL装置中的离散FSM增加或移除相。为了增加或移除相,该装置可以故意地和系统地开通或关断它的栅极驱动信号以避免向系统引入瞬变。例如,可以通过将同步栅极驱动在可编程数目的开关周期上调制成O宽度占空比来实现移除相,以及通过将同步栅极驱动在可编程数目的开关周期上调制成具有预定或预期宽度(例如由系统动态决定)的占空比来实现增加相。
[0082]当移除相时,POL装置可以调节或不调节误差路径以消除任何干扰占空比扰动。该装置可以削弱馈送到转换器的积分器(例如图6中的PID滤波器132)的误差信号,且它还可以冻结积分器的当前状态。该POL装置可以在可编程数目的开关周期上缓慢地减小它的GL脉冲的宽度直到其被消除,且该装置异步地切换,如图15所示,其中一个POL装置(该情况下为POL装置2)的GL信号被逐步消除。随着GL2被最终消除,第二 POL装置的输出电流IL2不断变化,还影响了总电流Iy同一 POL装置随后可通过在可编程数目的开关周期上减小GH脉冲的宽度来削弱它的GH信号直到其被消除,如图16所示。随着GH2被最终消除,第二 POL装置的输出电流L2最终也被减小为零,使得总电流I。跟踪第一 POL装置的输出电流Iu。
[0083]当增加相时,该装置可以使用积分器的最后状态作为起始操作占空比。该装置可以对输出电压采样和用当前感测到的输出电压来预偏置设定点电压以实现零误差进入积分器。积分器可以根据该感测到的输出电压进行初始化以获得初始占空比值VfiAo该装置然后可以通过例如在可编程数目的开关周期上从零到全比例地稳步爬升到最大允许脉冲来释放GH脉冲。该装置随后可以在GL调制电路中使积分器反向并有效地在可编程数目的开关周期上释放GL脉冲,随后释放积分器以允许该装置调节输出电压。
[0084]图17示出了用于降低或释放同步FET栅极脉冲或GL的宽度的可能电路的一个实施例的控制图表。该电路可以基于有界的一阶无限冲激响应(IIR)滤波器696。输入误差源可以编程在故障转换表694中,作为图17所示UCF的欠流故障、图17所示OCF的过流故障、或者图17所示设置-OCF-启用和设置-UCF-启用的来自控制器(例如微处理器)的控制。在一组实施例中,进入IIR滤波器696的误差输入(EIN)可被定义为有符号的两比特值,并且可以通过复用器654根据误差源选择信号进行选择。积分器的回转可由第一增益因子K1658控制。系统的稳定性可取决于Kl的值,其在某些实施例中可定义为8比特整数。增益因子Kl可用于确定调制调整的步幅、积分器回转及频率。由于输入的范围可从-1到
I(在有符号的两比特值的情况下——当误差值被定义为不同的比特长度时,范围可能相应地不同),因此可以消除对乘法器的需要,因为滤波积分器可以基于误差输入以Kl估值的幅度递增或递减。积分器(664)还可以被配置成无符号和单极的,因为GL可以导通或关断(如通过复用器668选择的),并且滤波器可能不期望有瞬变。
[0085]GL积分器的增益(Ka)可以通过等式I定义,其中X是积分器的运行总和,N是使积分器饱和或关断GL所需要的开关周期的总数量:
【权利要求】
1.一种用于在均流中增加和移除相的系统,所述系统包括: 通信总线;以及 耦合到所述通信总线并且配置为均流配置的多个POL (负载点)调节器,其中所述多个POL调节器中的每个POL调节器具有各自的输出级,所述输出级耦合到公共负载并且配置成生成各自的输出电流,其中每个POL调节器在所述均流配置中具有各自的相,其中每个POL调节器被配置成根据对应于所述总线的总线通信协议在所述总线上传送和接收信息; 其中每个POL调节器被配置成根据所述系统的要求自动增加和移除其相,其中所述POL调节器增加和移除其相包括所述POL调节器在各自的可编程数目的开关周期中顺序地操纵一对相应栅极信号中的每一个的各自脉冲宽度,所述栅极信号分别控制所述POL调节器的输出级中的高侧场效应晶体管(FET)和低侧FET。
2.如权利要求1所述的系统,其特征在于,每个POL调节器被配置成响应于从所述多个POL调节器中的一个或多个其他POL调节器接收到监视信息而自动增加和移除其相,其中所述监视信息指示所述POL调节器应移除其相。
3.如权利要求1所述的系统,其特征在于,每个POL调节器被配置成: 当自动地增加其相时,在相应的可编程第一数目的开关周期中系统地将控制所述高侧FET的相应栅极信号调制到指定的最大宽度占空比;以及 当自动移除其相时,在相应的可编程第二数目的开关周期中系统地将控制所述高侧FET的相应栅极信号调制到零宽度占空比。
4.如权利要求1所述的系统,其特征在于,每个POL调节器被配置独立于控制所述POL调节器的输出级中的高侧FET的相应栅极信号,对控制所述POL调节器的输出级中的低侧FET的相应栅极信号进行控制。
5.如权利要求1所述的系统,其特征在于,每个POL调节器包括配置成控制何时开启所述POL调节器的输出级中的高侧FET和低侧FET的电路元件; 其中所述电路元件被同步,以与控制低侧FET的相应栅极信号分离地缩放控制高侧FET的相应栅极信号。
6.如权利要求1所述的系统,其特征在于,每个POL调节器被配置成根据所述系统的要求自动增加和移除其相,而不导致所述POL调节器的输出级提供的输出电压上的瞬态。
7.如权利要求1所述的系统,其特征在于,每个POL调节器被配置成响应于自动检测负载状况,根据所述系统的要求自动增加和移除其相。
8.如权利要求1所述的系统,其特征在于,每个POL调节器被配置成通过在相应可编程数目的开关周期上顺序地移除控制所述POL调节器的高侧FET的相应栅极信号的脉冲和控制所述POL调节器的低侧FET的相应栅极信号的脉冲来移除其相。
9.如权利要求1所述的系统,其特征在于,每个POL调节器被配置成当移除相时,调节包括在包含所述POL调节器的输出级的反馈环路中的误差路径以消除干扰占空比扰动。
10.如权利要求9所述的系统,其特征在于,在调节其误差路径时,每个POL调节器被配置成削弱馈送到积分器的误差信号,所述积分器包含在所述POL的反馈环路中。
11.如权利要求10所述的系统,其特征在于,每个POL调节器被配置成当增加相时,使用其积分器的最后状态作为所述POL调节器的相应栅极信号的起始操作占空比。
12.如权利要求11所述的系统,其特征在于,在使用其积分器的最后状态时,每个POL调节器被配置成感测所述POL调节器的输出级提供的输出电压,并且用感测到的输出电压预偏置设定点电压以实现零误差进入积分器。
13.如权利要求10所述的系统,其特征在于,每个POL调节器被配置成根据感测到的所述POL调节器的输出级提供的输出电压的当前值初始化其积分器,以获得初始占空比值Vf5a /V?5入,其中V 对应于感测到的所述POL调节器的输出级提供的输出电压的当前值,且V?入是提供给所述POL调节器的输入电压。
14.如权利要求1所述的系统,其特征在于,当自动移除其相时,每个POL调节器被配置成同时调制一对相应栅极信号中的每一个的各自脉冲宽度以最终达到0值,该情况下没有脉冲被递送至所述POL调节器的相应输出级。
15.一种POL (负载点)调节器,包括: 输出级,包括高侧场效应晶体管(FET)和低侧FET,配置成耦合到公共负载并且向公共负载提供相应输出电流作为具有其它POL调节器的均流配置的一部分,其中所述POL调节器在所述均流配置中具有相应的相; 通信总线接口,配置成耦合到通信总线,用于根据与所述总线对应的总线通信协议,通过所述总线向所述其它POL调节器发送监视信息和从所述其它POL调节器接收监视信息; 控制电路,配置成根据所述系统的要求,通过在相应的可编程数目的开关周期中操纵一对相应栅极信号中的每一个的各自脉冲宽度,来自动增加和移除其相,所述栅极信号分别控制所述高侧FET和低侧FET。
16.如权利要求15所述的POL调节器,其特征在于,所述控制电路是可同步的,以同时地或单独地缩放所述一对相应栅极信号。
17.如权利要求15所述的POL调节器,其特征在于,所述控制电路基于通过所述通信总线接口接收的解释信息来确定所述POL调节器是否应自动增加和移除其相。
18.如权利要求15所述的POL调节器,其特征在于,所述控制电路包括以下中的一个或多个: 配置成执行指令的微处理器;以及 离散有限状态机。
19.如权利要求15所述的POL调节器,其特征在于,所述控制电路包括有界的一阶无限冲激响应(IIR)滤波器。
20.如权利要求19所述的POL调节器,其特征在于,所述IIR滤波器包括一组误差信号输入,用于向所述IIR滤波器发送过流故障和欠流故障的信号,其中所述控制电路还包括可编程的故障转换表以确定提供给所述误差信号输入的误差信号源。
21.如权利要求19所述的POL调节器,其特征在于,所述IIR滤波器包括积分器和第一可编程增益因子,其中所述第一可编程增益因子确定调制调整的步幅、积分器回转及频率。
22.如权利要求21所述的POL调节器,其特征在于,所述积分器被配置成无符号和单极的。
23.如权利要求21所述的POL调节器,其特征在于,积分器的增益(Ka)可以通过下式定义: 其中Xi是积分器的运行总和,N是使积分器饱和以关断低侧FET所需要的开关周期的总数量。
24.如权利要求15所述的POL调节器,其特征在于,所述控制电路包括计数器,其中所述控制电路被配置成选通向所述计数器并且同时缩放所述一对相应的栅极信号,以在相应的可编程数目的开关周期中同时操纵所述一对相应栅极信号。
25.如权利要求24所述的POL调节器,其特征在于,所述计数器被配置成从特定数向上/向下计数,其中当前计数作为特定数的分数用于改变分别控制高侧FET的一对相应栅极信号的相应栅极信号`的有效占空比。
【文档编号】H02M3/156GK103607119SQ201310655808
【公开日】2014年2月26日 申请日期:2009年7月20日 优先权日:2008年7月18日
【发明者】D·E·海涅曼 申请人:英特赛尔美国股份有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1