本发明涉及用于功率转换器(在其一般定义中)的控制的多处理系统的架构，所述功率转换器包含直流电功率转换器、功率反相器、静态同步补偿器(STATCOM)、有源滤波器等。本发明落在用于功率转换器的电子控制器和电力网中能量的优化的技术领域内。
背景技术：
直至七十年代，都是经由模拟系统控制功率转换器。这些模拟控制器的使用涉及与输出中的波动和配合的有限准确性相关联的问题。文献US4870556陈述用于基于在单一微处理器微型计算机中恒定的的数字装置的功率转换器的解决方案。因此，经由存储信息且继续基于时间参数执行的方法来维持控制。文献US8131388B2陈述用于功率转换器的电子控制器和马达驱动电路。在此情况下，电子控制器包含外部信号且利用功率转换产生特定输入。基于预定程序，控制器产生也取决于时间参数的结果。
文献US2011182096A1呈现用于能够补偿归因于主要在切换元件中的电压下降的电压误差且类似于基于例如脉宽调制(PWM)调制信号的切换时间等时间参数的先前者的功率转换器的另一控制系统。另一文献为U.S.2003/0201926，其关于用于反相器的控制的半导体装置和其控制方法。
西班牙文献ES2255837B1呈现一种用于基于两个多层反相器的双向功率转换器的电子控制器，其中所述电子转换器由以下各者构成：两个三NPC层级转换器，其经由共同直流电(DC)总线连接具有到电力网和到交流电机器的连接；硬件，其由基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的矩阵的两个市售卡组成；以及另一卡，其经设计以控制特定计算机的接口和软件来控制连接到网络的转换器和连接到机器的转换器以借此使系统能够递送或消耗特定电功率。
功率转换器的控制通常涉及与电子功率装置切换的仅简单控制相比更大的问题，包含例如自监视、控制机器与外界交互和记录由事件调节的信息等任务功能以及其它任务功能。此概念在智能电网的上下文中尤其可适用。
对此，控制器需要进一步干预以下各者的管理：人机接口、大容量数据存储装置、与本地互连装置(可编程逻辑控制器、终端维护、额外转换器等)的通信，和与远程监视系统、通常经由因特网连接的数据控制和获取(SCADA)的通信。本发明力图提供对以上问题的答复。
对于常规控制器，这些过程的同时管理暗示显著较高的处理负载和实时任务的性能的安全性的重大降低，因此许多功能不能直接解决而是委托给外部计算机或控制器。
为实现可解决这些不便同时增加控制器应用的灵活性和范围的优化平台，本发明显示基于不对称多处理架构的功率转换器系统的控制，此架构的中央元件是两个处理器或异构核心和特定应用硬件模块。具有特定架构的每一处理器负责执行一组预定义任务，同时大多数重要的任务由与核中的一者相关联的特定应用硬件模块同时处置。本发明力图提供对文献US2011182096、US2009248181、US2006239047、US2003201926、US8131388和US4870556A不能解决的前述问题的答复，其建议基于处理器的数字控制器但并不提供对先前提到的问题的综合且有效的解决方案。欧洲专利EP0588199A1建议基于三个相同SAB80C166型通用微控制器的多处理器。面对此替代方案，本发明中所提议的架构的优点主要在于通过使用架构较好地适于待解决的任务的性质的异构处理器获得的增加的性能，以及在于引入基于可配置硬件的特定应用模块，这增加控制器的计算能力和灵活性两者。最后，西班牙专利ES2255837提出一种基于由专有硬件互连的DSP和FPGA市售卡的系统。此方案表示计算功率方面的大大改进，但所采用的实施方案的类型处于低层级集成度，且因为DSP和FPGA资源两者全部强定向到环路监视过程的控制，所以次级功能委托给外部硬件。
技术实现要素：
本发明是用于功率转换器的控制器，所述功率转换器的结构是基于构成不对称多处理架构(AMP)的两个异构处理器。因此，领域中已知的AMP型结构以功率转换器(在其一般定义中)的控制中恒定的特定应用为目标，包含直流电功率转换器、功率反相器、STATCOM型补偿器、有源滤波器等。控制器由实施此架构必需的一或多个印刷电路板和电子组件组成，还考虑其到一或多个FPGA型装置中的部分集成以及一或多个ASIC型装置的全部或部分集成。
所述两个处理器两者具有以下资源：中断控制器、高速缓冲存储器、本地总线、快闪存储器、RAM存储器和通用计时器。这6个块是领域中已知的处理器的互补资源。
第一处理器具有CISC或RISC型微架构上的一组通用指令。其特征在于：
●提供待与存储在事件记录中的每一事件相关联的时间参考的实时时钟系统。
●RS-485型通信端口，其连同MODBUS-RTU协议一起将转换器与可编程控制器或与支持此标准的任何装置、计算机或系统链接。
●构成TCP/IP协议物理和链路层的以太网端口，其使转换器能够通常经由因特网与远程SCADA系统通信，或与支持此标准的任何装置、计算机或系统通信。
●USB端口，其将转换器与维护终端或支持此标准的其它装置、计算机或系统链接。
●用于触摸屏的端口。
●构成转换器大容量存储装置的SD卡，其中事件记录、故障情形期间的一组内部变量、系统的个人化配置等的副本将周期性地转储。
此处理器负责管理人机接口、与外界的通信和大容量存储装置。这些任务表示高处理负载，这是其与功率切换装置的驱动器(被称为“驱动器”)的切换的调节和控制及监督的重要任务分离的原因，它们在第二处理器和与其相关联的转换器管理硬件模块上隔离执行。驱动器由用于驱动电子功率切换装置(通常IGBT)的栅极且监视其行为的特定硬件模块构成。
第二处理器是DSP型和极长指令字(VLIW)型微架构。处理器仅控制转换器管理模块，其经由特定端口通过电和光纤链路与功率模块连接。此处理器还取决于I/O数字端口。
两个处理器之间的信息的交换由被称为RAM的随机存取存储器、双端口和两个任选FIFO型存储器(即，先进先出)执行。
转换器管理模块结构上划分成两个块。第一块既定用于管理控制信号和驱动器的状态，且第二块既定用于来自电压变换器的信号的获取。
控制信号和驱动器状态块的管理由具有IGBT驱动器状态信号的失效频带和信号解码器的互补输出和控制的三相脉宽调制器(PWM)组成。后者允许检测故障条件，从而激活实现在无处理器干预的情况下转换器的自动停止的误差信号。在检测到驱动器中的故障的事件中，可由为此目的提供的总线识别误差码和其原因两者。
信号获取块由以下各者组成：
●三个交流电出口测量通道。这些通道由以下各者组成：
○放大器，其调节来自电流和电压变换器的信号电平，使其适于ADC转换器输入电压要求。
○减轻频带处于尼奎斯特频率以上的信号的抗混叠滤波器，其防止混叠误差的发生。
○模/数转换器(ADC)，其将模拟信号转换为表示信号的振幅的数字数值的序列。
○基于强调离散数字信号的所关注方面的数学算法的数字滤波器，其减少其它方面考虑的噪声。
○降频取样器或抽选器，其从以较高频率取样的信号到达具有特定取样频率的信号。
○绝对值提取器，其提取输入信号的0距离(当其为负时信号的极性反转)。
○量值比较器，其用于在输入已超过所确定阈值时激活输出信号，从而实现在无核的干预的情况下过电流的检测。
●用于总线的直流电的测量通道。
●网络的交变电压的三个测量通道，以及获取由放大器、抗混叠滤波器、ADC转换器、数字滤波器和子取样器组成的总线的直流电电压的通道(其目的在上文陈述)。
交流电输出测量通道实现依据可编程阈值自动检测过电流。一或多个有源通道的过电流检测激活实现在无核干预的情况下转换器的自动检测的信号。
作为不对称架构且为了实现执行“用于固件的指令块”时的较大性能和可靠性，任务不在两个处理器之间均匀共享而是考虑其性质(关键性和动态特性)而特定地指派，以及每一处理器和其相关联硬件的特定微架构。
此方案保证以下前提：
●那些与切换信号的控制和监督有关的大多数重要过程以等于一个时钟循环的等待时间执行。此借助于转换器管理模块实现。
●环路监视的执行是以由计时器确定的恒定速率执行，其是与第二处理器相关联的一般用途，不能够由任何事件或次级任务延迟或间断。其借助于第二处理器及其相关联装置(马达DSP、中断控制器、高速缓冲存储器、本地总线、例如快闪等非易失性存储器、RAM和计时器)以及组成第一与第二处理器(RAM存储器、FIFO)之间的信息交换的元件实现。
●次级过程在第一处理器上，优选地在管理此处理器的资源的实时操作系统上隔离运行。其借助于第一处理器和其相关联装置(非易失性存储器、RAM、计时器、“看门狗(watchdog)”、RTC、SD卡SPI接口、UART和RS-485收发器类型、以太网、USB接口、显示驱动器、本地总线、高速缓冲存储器和中断控制器)实现。
利用此结构增加了性能和可靠性。此还产生增加的灵活性，尤其当功率转换器管理模块基于可编程逻辑装置(“复合可编程逻辑装置CPLD型”或FPGA型)实施时。因此，控制器可简单地重新配置以实施复合调制策略(多载波、交错等)或支持各种种类和量的功率的电子模块。简单来说，本发明与已知现有技术水平相比具有以下优点：
1)通用性：所提议的架构简化控制器的重新配置以使其适于转换器的控制区域内的各种应用。转换器管理模块的基于可重新配置的硬件的实施方案允许容易地调适控制器以便以驱动卡操作且监视例如不同类型和特征的驱动器等已知功率电子装置。广泛多种接口的支持简化了转换器到现有产生系统中的集成。
2)安全和可靠性：主要重要的任务由特定应用硬件和隔离的处理器执行，所述隔离的处理器的执行流程可不受辅助任务干扰。关于电源开关(驱动器)的驱动装置的故障以等效于一个时钟循环(通常10与50纳秒之间)的等待时间检测到。DC总线以及输出相位中的任一者这两者中的过电流条件可以等于ADC转换时间(通常300与1000纳秒之间)的等待时间检测到。任何误差条件(不论是驱动器故障、过电流等)致使转换器以等效于一个时钟循环的时间(通常10与50纳秒之间)的等待时间自动关机。所述架构允许基于核之间的互逆监督的先进Watchdog方案的实现。
3)性能：通过使用特定应用硬件模块的任务的并发执行而产生较多处理功率。由于使用多个核而产生较多处理功率。由于使用取决于指派的性质的优化微架构而产生较多处理功率。由于复合任务管理方案的冗余而产生重要任务的核上较少的软件负载。
4)准确性：所获取信号的过取样、其数字处理和后续抽取源自信噪比的增加。具有高取样比率的过取样信号的数字滤波和后续抽取导致比以模拟抗混叠滤波器和单位样本比率且由于模拟组件信号参数中的容许度获得的质量高的质量。与在固定点算术中操作的传统控制器进行比较，“B”核(其ALU能够在浮点中操作)的调节算法的执行导致较高动态范围，其又转化为较高精确度。
5)集成：现有技术水平允许在单一ASIC集成电路上实施控制器。高计算功率和可用的资源量允许单一控制器控制执行独立和相互依赖算法两者的多个功率模块。
6)诊断和维护：控制器的调试和同步两者通过经由与“A”核和串流协议相关联的“快速以太网”端口实时监控其内部变量而启用。通过共享存储器中就绪的且能够存储预定量的时间的循环缓冲器中的相关内部变量的登记来促进故障诊断。在检测到故障(不论其源头为何)后，就将缓冲器移交给大容量存储装置，其具有允许后续识别和分析的附加信息。关于架构中固有的安全和可靠性的改进产生较少的维护需求。
7)成本：关于架构中固有的安全和可靠性的改进对控制器的现实成本具有有利影响。所提议的架构允许例如可编程逻辑控制器、数据集中器和工业计算机等外部设备的成本的显著节省。
附图说明
图1展示三相电源反相器应用的实例。
图2展示控制器架构。
图3展示转换器管理模块的元件。
图4展示相对于用于转换器管理模块的驱动器的控制和监视的电源模块的管理元件。
图5展示相对于用于转换器管理模块的信号获取的电源模块的管理硬件。
图6展示电流获取通道的细节。
图7展示电压获取通道的细节。
具体实施方式
图1展示由用于光伏能量的三相电源反相器组成的传统应用的实例。此反相器是基于领域中已知的电源模块(1)和柔性数字控制器(18)(即，本发明的标的物)。电源模块(1)包括用于光伏面板的入口(2)、与驱动器(8)和电阻器(7)相关联的斩波器切换装置(6)、三相反相器桥接器(9、10、11)，所述三相反相器桥接器由6个功率切换装置(143到148)组成且与命令和监视其状态的这些驱动器(8)相关联。三相桥接器(9、10、11)是由直流电(DC)供电的总线，其电流和电压由两个变换器(3、4)监视。注入到网络中的电流由纹波滤波器(13)处置且由三个相位A、B、C(12)中的声音强度探针监视。并且电压穿过三个相位A、B、C(14)中的电压探针。所述组信号引入到柔性数字控制器(18)中，柔性数字控制器(18)基于从SCADA(23)、人机接口(19)和维护终端(21)接收的指令命令电源模块操作(1)，最终将所关注的参数记录在大容量存储装置(22)中。信号到柔性数字控制器(18)的转送借助于直流电总线探针(3)和直流电电压总线探针(4)执行。由于电源模块(1)的活动，电功率储备供应到已由柔性数字控制器(18)的动作调适的网络的相位A、B和C(15、16和17)中的每一者。
柔性控制器(18)的结构(图2)围绕两个异构处理器(42和47)开发，从而构成AMP架构，其中处理器(42)管理通用装置且处理器(47)管理“n”转换器管理模块(56、57)。
第一处理器(42)管理中断控制器(41)发送的信号且借助于可配置高速缓冲存储器(40)和本地总线(39)经由其端口(24到28)管理通用装置、通信、HMI和大容量存储装置。为此，第一处理器(42)具有RISC或CISC微架构上的一组通用指令。总线(39)经由可配置高速缓冲存储器系统(40)与其非易失性存储器(29)(例如ROM)或快闪和RAM存储器(30)以及FIFO型存储器(44、45)和RAM存储器(43)及其它通用外围装置与处理器(42)互连：
●通用计时器(31)
●Watchdog型装置(32)，
●实时时钟(33)
●SD卡(24)，其借助于SPI外围接口(34)。
●RS-485(25)型端口，其借助于UART外围设备，以及RS-485型收发器(35)。
●以太网端口(26)，其借助于外围以太网MAC和PHY(36)。
●USB端口(27)，其借助于USB接口(37)。
●用于触摸屏(28)的端口，其借助于显示驱动器(38)。
●连接装置的其它可能外围设备。
链接到处理器(42)的中断控制器(41)由中断请求总线(153)供电，更改处理器的性能的所有外围线缆连接到所述中断请求总线(153)，所述处理器例如计时器(31)、通用装置Watchdog型(32)、实时时钟(33)、SPI接口(34)、外围UART和收发器(35)、以太网(36)、USB接口(37)、显示驱动器(38)、FIFO存储器(44、45)和一般同步计时器(53)。
第二处理器(47)呈现VLIW微架构上的DSP型指令集。第二处理器(47)具有相关联中断控制器(48)、DSP引擎(46)和可配置高速缓冲存储器(49)，其借助它们连接到本地总线(50)。此总线(50经由其可配置高速缓冲存储器(49)与其非易失性存储器(51)和RAM(52)及其外围装置的其余部分)互连到第二处理器(47)：
●一般同步计时器(53)
●Watchdog(54)
●数字I/O端口(55、58)
●一组“n”功率转换器管理模块。在此方面，图2展示功率转换器(56、57)，且“n”功率转换器的其余部分用虚线展示。
功率转换器管理模块(56、57)通过电和光纤链路经由特定端口(59、60)连接到电源模块(1)。
第二处理器(47)管理中断控制器(48)发送的信号且借助于高速缓冲存储器(49)和本地总线(50)特别地管理所述组“n”功率转换器管理模块(56、57)。
链接到处理器(47)的中断控制器(48)由中断请求总线(152)供电，能够更改处理器的执行流程的所有外围设备连接到所述中断请求总线(152)，所述处理器例如一般同步计时器(53)、Watchdog(54)、I/O通用接口(55)以及所述组“n”功率转换器管理模块(56、57)和FIFO型存储器状态信号(44、45)。
最后，双端口RAM存储器(43)和两个FIFO存储器(44、45)连接在本地总线(39、50)之间，从而允许两个处理器(42、47)之间信息的交换。此外，两个FIFO存储器(44、45)连接到中断请求总线(152、153)，中断请求总线(152、153)与控制器(41、48)连接。
“n”功率转换器管理模块(56、57)中的每一者结构上划分成两个块或模块(图3)。第一模块(图4)是驱动器模块(150)的管理和监视，其管理驱动器的控制和状态信号(82、83、84、85、86、87、88、89、90、91、92、93、94、95)，且第二模块(图5)是来自电流和电压探针(96、97、98、99、100、101、102、103)的信号获取管理模块(151)。每一“n”转换器管理模块(56、57)包含监视和状态寄存器块以及互连逻辑(133)，所述互连逻辑(133)经由端口(149)以及驱动器模块(150)和信号获取管理模块(151)的管理和监督链接到处理器(47)的本地总线(50)。
图4，驱动器监视和管理模块(150)展示来自监视和状态寄存器块以及互连逻辑(133)的相位“A”(61)的调制信号如何由PWM调制器(69)处理为在由互补信号产生器(具有由失效频带控制信号参数(64)供电的失效频带(72))处理的PWM调制器(69)之后出现的信号。由具有失效频带(72)的互补信号产生器产生的信号为两个三输入“与”门(134、135)供电。
“与”门(134)的三个输入对应于由具有失效频带(72)的互补信号产生器产生的信号、驱动器状态信号解码器(75)的反转信号和转换器(66)的启用信号，驱动器控制信号“相位A-顶部”(82)从“与”门(134)产生，其经由驱动器(8)控制功率切换装置(143)。并且，驱动器状态信号解码器(75)由来自命令功率切换装置(143)的驱动器(8)的“相位A优良”驱动器(89)的信号状态以及驱动器(67)的总体错误信号和转换器(66)的启用信号供电。由驱动器状态信号解码器(75)产生的信号为驱动器误差代码总线(68)的读取供电。
“与”门(135)的三个输入对应于由具有失效频带(72)的互补信号产生器产生的信号、驱动器状态信号解码器(76)的反转信号和转换器启用信号(66)，驱动器控制信号“相位A-底部”(83)从经由驱动器(8)命令功率切换装置(144)的“与”门(135)产生。驱动器状态信号解码器(76)由来自命令功率切换装置(144)的驱动器(8)的“相位A底部”驱动器(90)的信号状态以及驱动器(67)的总体误差信号和转换器(66)的启用信号供电。由驱动器状态信号解码器(76)产生的信号为驱动器误差代码总线(68)的读取供电。
类似地，来自块“转换器管理模块的监视和状态寄存器以及互连逻辑”(133)的相位“B”和“C”(62、63)的调制信号由两个PWM(70，71)处理，其信号为具有失效频带(73、74)的两个互补信号产生器供电，所述失效频带(73、74)由失效频带控制信号参数(64)供电。由具有失效频带(73、74)的互补信号产生器产生的信号为三个输入“与”门(136、137、138和139)连同驱动器状态信号解码器(77、78、79和80)的反转信号和转换器启用信号(66)供电。“与”门(136、137、138、139)产生驱动器“相位B-顶部(84)和底部(85)”控制信号，其经由适当驱动器(8)命令切换功率装置(145到146)；以及驱动器控制信号“相位C-顶部(86)和底部(87)”，其经由对应驱动器(8)命令功率切换装置(147、148)。
由驱动器状态信号解码器(75到81)产生的所述组误差信号经由具有7个输入的“或”门(141)中的总线(126)结束使得驱动器中的任一者中的误差的检测激活总体驱动器误差信号。
同时，驱动器状态信号解码器(77、78、79和80)由来自命令功率切换装置(145-148)的驱动器(8)的相位B顶部、相位B底部、相位C顶部和相位C底部(91、92、93和94)中的驱动器状态信号(8)以及总体驱动器误差信号(67)和转换器启用信号(66)供电。所产生的信号为驱动器误差代码总线(68)的读取以及总线(126)供电，总线(126)为具有7个输入的“或”门(141)供电。
斩波器调制信号(65)为“与”门(140)供电，“与”门(140)接收转换器启用信号(66)以及来自由转换器启用信号(66)、总体驱动器误差信号(67)和“斩波器”驱动器状态信号(95)供电的驱动器状态信号解码器(81)的信号。驱动器状态信号解码器(81)为“与”门(140)、驱动器误差代码总线(68)的读取以及总线(126)供电，总线(126)为具有7个输入的“或”门(141)供电。来自驱动器状态信号解码器(81)且由“与”门(140)管理的信号(88)发送到斩波器切换装置(6)，斩波器切换装置(6)又以信号(95)为驱动器状态信号管理解码器(81)供电。
也就是说，控制信号和驱动器状态管理模块由具有互补输出和失效带控制(69-74)的三相PWM调制器以及驱动器状态信号解码器(75到81)构成，驱动器状态信号解码器(75、76、77、78、79、80、81)由来自命令功率切换装置(143-148)和斩波器控制器(6)中的每一者的驱动器(8)的信号(89到95)供电，所述驱动器(8)接收针对其顶部或底部状态(82-95)中的每一相位的驱动器控制信号。后者允许检测故障条件，从而激活实现在无处理器干预的情况下转换器的自动停止的误差信号(67)。在驱动器中检测到故障的事件中，错误码和源头两者可由为此目的提供的总线(68)识别。
信号获取模块(151)(图5)由三个交流电输出测量通道(104、105、106)、直流电测量通道(107)、三个网络交变电压测量通道(108、109、110)和直流电电压的获取通道(111)组成。前三个通道允许依据过电流可编程阈值自动检测过电流。一或多个通道的过电流检测激活实现在无处理器干预(47)的情况下自动停止驱动的过电流信号(114)。
每一电流获取通道(104到107)由来自三相电流探针(12)的相位A(96)、相位B(97)和相位C(98)中的AC输出信号以及来自电流探针(3)的直流电信号(99)供电，且类似于针对来自状态和互连逻辑(133)的寄存器块的过电流信号阈值(113、115)。电流和电压的获取通道(104到111)中的每一者产生为ADC转换器读取总线(112)供电的信号。此外，电流获取通道(104、105、106)中的每一者产生为三个输入“或”门(142)供电的另一信号，所述三个输入“或”门(142)产生为状态和互连逻辑(133)的寄存器块供电的过电流信号(114)，而直流电获取通道(107)产生为状态和互连逻辑(133)的寄存器块供电的信号(154)。电压获取通道(108到111)接收来自从相位A、B和C(14)交变的电压探针的相位A(100)、B(101)和C(102)处的来自源自网络的AC电压的信号，以及来自直流电压总线探针(4)的DC总线电压信号(103)。
如图6中所展示，电流通道(104、105、106和107)中的每一者由以下串联连接的元件构成：放大器(116)、抗混叠滤波器(117)、ADC转换器(118)、数字滤波器(119)、降频取样器(120)、绝对值提取器(121)和量值比较器(122)。对应于来自相位“A”(96)、相位B(97)和相位C(98)的AC输出的变换器信号的来自电流探针(96-99)的信号为放大器(116)供电，放大器(116)又为抗混叠滤波器(117)和此ADC转换器(118)供电，ADC转换器(118)将信号发送到数字滤波器(119)且此数字滤波器(119)将其发送到降频取样器(120)。由降频取样器(120)产生的信号对应于输出总线获取(125)，其还由绝对值提取器(121)接收。量值比较器(122)由通过绝对值(121)和过电流阈值(123)的提取产生的信号供电且产生到达三个元件“或”门(142)的过电流信号(124)，所述三个元件“或”门(142)产生过电流信号(114)。
类似地，图7，电压通道(108、109、110和111)由电压探针信号(100到103)所供电的放大器(127)以及抗混叠滤波器(128)、ADC转换器(129)、数字滤波器(130)和为供应总线(132)供电的子取样器(131)构成，这些装置根据所陈述的次序串联连接。
作为替代，控制器可以如下方式实施：
1.一或多个印刷电路板，其含有两个市售处理器(一个DSP型且另一个RISC/CISC通用型)，以及在结构上根据所提议的架构组织的必需的额外电子组件(ASIC、ASSP、离散资产、无源元件等)。
2.一或多个印刷电路板，其含有集成数字功能的全部或部分的FPGA，以及在结构上根据所提议的架构组织的必需的额外电子元件(ASIC、ASSP、离散资产、责任等)。
3.一或多个印刷电路板，其含有集成控制器功能的全部或部分的集成ASIC电路，以及在结构上根据所提议的架构组织的必需的额外电子元件(ASIC、ASSP、离散资产、责任等)。
4.由于以上选项的组合而产生的任何混合实施方案。
工业应用。
本发明落在用于功率转换器的电子控制器和电力网中能量的优化的技术领域内。