一种短路保护电路及供电装置制造方法
【专利摘要】本发明公开了一种短路保护电路，包括供电端，在供电端至少设置有两条供电电缆：第一供电电缆和第二供电电缆，供电端分别通过第一供电电缆和第二供电电缆为负载端供电，第一供电电缆的电压小于第二供电电缆的电压，第一供电电缆通过第一晶体管的开关通路连接负载端，第二供电电缆通过第二晶体管的开关通路连接负载端；还包括一开关电路，开关电路分别与第一供电电缆和第二供电电缆连接，并根据两个供电电缆的压差输出通断信号，通断信号传输至第一晶体管的控制端和第二晶体管的控制端。本发明的短路保护电路在供电电缆短路时切断供电电缆，提高了供电电缆的安全性；将所述短路保护电路应用在供电装置设计中，提高了供电装置的安全性。
【专利说明】一种短路保护电路及供电装置
【技术领域】
[0001]本发明属于电路保护【技术领域】，具体地说，是涉及一种短路保护电路以及采用所述短路保护电路设计的供电装置。
【背景技术】
[0002]传统用的供电电缆往往没有短路保护机制，当电缆对地短路时，往往会导致电缆烧毁，影响正常的工业和生活用电，甚至会引发火灾等安全事故，导致供电电缆的安全性比较差。
【发明内容】
[0003]本发明提供了一种短路保护电路，提高了供电电缆的安全性。
[0004]为解决上述技术问题，本发明采用以下技术方案予以实现:
一种短路保护电路，包括供电端，在所述供电端至少设置有两条供电电缆:第一供电电缆和第二供电电缆，所述供电端分别通过所述第一供电电缆和第二供电电缆为负载端供电，第一供电电缆的电压小于第二供电电缆的电压，所述第一供电电缆通过第一晶体管的开关通路连接所述负载端，所述第二供电电缆通过第二晶体管的开关通路连接所述负载端；还包括一开关电路，所述开关电路分别与第一供电电缆和第二供电电缆连接，并根据两个供电电缆的压差输出通断信号，所述通断信号传输至所述第一晶体管的控制端和第二晶体管的控制端，控制第一晶体管和第二晶体管的通断。
[0005]进一步的，所述开关电路包括三个晶体管:第三晶体管、第四晶体管、第五晶体管；所述第三晶体管的控制端连接所述第四晶体管的开关通路的一端，所述第四晶体管的开关通路的另一端连接所述第一供电电缆，所述第四晶体管的控制端与所述第二供电电缆连接；所述第三晶体管的控制端连接所述第五晶体管的开关通路的一端，所述第五晶体管的开关通路的另一端连接所述第二供电电缆，所述第五晶体管的控制端与所述第一供电电缆连接；所述第三晶体管的开关通路的一端连接直流电源，所述第三晶体管的开关通路的另一端输出所述的通断信号至所述第一晶体管的控制端和第二晶体管的控制端。
[0006]又进一步的，所述第一晶体管、第二晶体管、第三晶体管均为PMOS管，第四晶体管、第五晶体管均为NMOS管；所述第二供电电缆通过第二分压电路连接所述第四晶体管的栅极，所述第四晶体管的源极连接所述第一供电电缆，所述第二供电电缆通过第一分压电路分别连接第四晶体管的漏极和第五晶体管的漏极，所述第五晶体管的栅极连接所述第一供电电缆，所述第五晶体管的源极连接所述第二供电电缆；所述第三晶体管的栅极连接所述第一分压电路的分压节点，所述第三晶体管的源极连接所述直接电源，所述第三晶体管的漏极输出所述的通断信号至所述第一晶体管的栅极和所述第二晶体管的栅极；所述第一晶体管的栅极和所述第二晶体管的栅极分别通过下拉电阻接地。
[0007]再进一步的，所述第一分压电路包括第一分压电阻和第二分压电阻，所述第一分压电阻的一端连接所述第二供电电缆，所述第一分压电阻的另一端连接所述第二分压电阻的一端，所述第二分压电阻的另一端分别连接所述第四晶体管的漏极、所述第五晶体管的漏极，所述第三晶体管的栅极连接第一分压电阻和第二分压电阻的中间节点。
[0008]优选的，在所述第一分压电阻的两端并联有电容。
[0009]进一步的，所述第二分压电路包括第三分压电阻和第四分压电阻，所述第三分压电阻的一端连接所述第二供电电缆，所述第三分压电阻的另一端连接所述第四分压电阻的一端，所述第四分压电阻的另一端接地，所述第四晶体管的栅极连接第三分压电阻和第四分压电阻的中间节点。
[0010]又进一步的，所述第三晶体管的栅极通过第六晶体管的开关通路接地，所述第六晶体管的控制端与所述第三晶体管的漏极连接。
[0011]再进一步的，所述第六晶体管为NMOS管，所述第六晶体管的漏极连接所述第三晶体管的栅极，所述第六晶体管的源极接地，所述第六晶体管的栅极连接所述第三晶体管的漏极。
[0012]更进一步的，所述直流电源的电压与所述第二供电电缆的电压相等。
[0013]基于上述短路保护电路的结构设计，本发明还提出了一种采用所述短路保护电路设计的供电装置，包括供电端，在所述供电端至少设置有两条供电电缆:第一供电电缆和第二供电电缆，所述供电端分别通过所述第一供电电缆和第二供电电缆为负载端供电，第一供电电缆的电压小于第二供电电缆的电压，所述第一供电电缆通过第一晶体管的开关通路连接所述负载端，所述第二供电电缆通过第二晶体管的开关通路连接所述负载端；还包括一开关电路，所述开关电路分别与第一供电电缆和第二供电电缆连接，并根据两个供电电缆的压差输出通断信号，所述通断信号传输至所述第一晶体管的控制端和第二晶体管的控制端，控制第一晶体管和第二晶体管的通断。
[0014]与现有技术相比，本发明的优点和积极效果是:本发明的短路保护电路在供电电缆短路时，切断供电电缆，避免了由于电缆短路导致的安全事故的发生，提高了供电电缆的安全性以及供电端的安全性；将所述短路保护电路应用在供电装置设计中，提高了供电装置的安全性，避免了安全事故的发生。
[0015]结合附图阅读本发明实施方式的详细描述后，本发明的其他特点和优点将变得更加清楚。
【专利附图】
【附图说明】
[0016]图1是本发明所提出的短路保护电路的一种实施例的电路原理图。
【具体实施方式】
[0017]下面结合附图对本发明的【具体实施方式】作进一步详细地说明。
[0018]实施例一、本实施例的短路保护电路主要由供电端等构成，在供电端至少设置有两条供电电缆:第一供电电缆P1和第二供电电缆P2，两条供电电缆的电压不同，第一供电电缆P1的电压小于第二供电电缆P2的电压，供电端分别通过第一供电电缆P1和第二供电电缆P2为负载端供电，参见图1所示。
[0019]为了方便控制第一供电电缆P1和第二供电电缆P2的通断，在第一供电电缆P1上设置有第一晶体管Q1，在第二供电电缆P2上设置有第二晶体管Q2。第一供电电缆P1通过第一晶体管Q1的开关通路连接负载端，第二供电电缆P2通过第二晶体管Q2的开关通路连接负载端，第一晶体管Q1的控制端和第二晶体管Q2的控制端分别与一开关电路连接；所述开关电路分别与第一供电电缆P1和第二供电电缆P2连接，并根据两个供电电缆的压差输出通断信号，所述通断信号传输至第一晶体管Q1的控制端和第二晶体管Q2的控制端，从而控制第一晶体管Q1的通断以及第二晶体管Q2的通断，继而控制第一供电电缆P1的通断以及第二供电电缆P2的通断。
[0020]当第一供电电缆P1或第二供电电缆P2短路时，开关电路根据两个供电电缆的压差输出通断信号至第一晶体管Q1的控制端和第二晶体管Q2的控制端，控制第一晶体管Q1关断、第二晶体管Q2的关断，继而控制第一供电电缆P1断开、第二供电电缆P2断开。
[0021]在本实施例中，所述开关电路主要由第三晶体管Q3、第四晶体管Q4、第五晶体管Q5等构成。
[0022]第三晶体管Q3的控制端连接第四晶体管Q4的开关通路的一端，第四晶体管Q4的开关通路的另一端连接第一供电电缆P1，第四晶体管Q4的控制端与第二供电电缆P2连接。
[0023]第三晶体管Q3的控制端还连接第五晶体管Q5的开关通路的一端，第五晶体管Q5的开关通路的另一端连接第二供电电缆P2，第五晶体管Q5的控制端与第一供电电缆P1连接。
[0024]第三晶体管Q3的开关通路的一端连接直流电源U，第三晶体管Q3的开关通路的另一端输出所述的通断信号至第一晶体管Q1的控制端和第二晶体管Q2的控制端。
[0025]当第一供电电缆P1短路时，第四晶体管Q4饱和导通，从而第三晶体管Q3饱和导通，第三晶体管Q3的开关通路输出通断信号至第一晶体管Q1的控制端和第二晶体管Q2的控制端，控制第一晶体管Q1关断、第二晶体管Q2关断，继而控制第一供电电缆P1断开、第二供电电缆P2断开。
[0026]当第二供电电缆P2短路时，第五晶体管Q5饱和导通，从而第三晶体管Q3饱和导通，第三晶体管Q3的开关通路输出通断信号至第一晶体管Q1的控制端和第二晶体管Q2的控制端，控制第一晶体管Q1关断、第二晶体管Q2关断，继而控制第一供电电缆P1断开、第二供电电缆P2断开。
[0027]在本实施例中，第一晶体管Q1、第二晶体管Q2、第三晶体管Q3均优选为PMOS管，第四晶体管Q4、第五晶体管Q5均优选为NMOS管。
[0028]第二供电电缆P2通过第二分压电路连接第四晶体管Q4的栅极，第四晶体管Q4的源极连接第一供电电缆P1 ;第二供电电缆P2通过第一分压电路分别连接第四晶体管Q4的漏极、第五晶体管Q5的漏极，第五晶体管Q5的栅极连接第一供电电缆P1，第五晶体管Q5的源极连接第二供电电缆P2 ;第三晶体管Q3的栅极连接第一分压电路的分压节点，第三晶体管Q3的源极连接直接电源U，第三晶体管Q3的漏极分别连接第一晶体管Q1的栅极和第二晶体管Q2的栅极，第三晶体管Q3的漏极输出所述的通断信号至第一晶体管Q1的栅极、第二晶体管Q2的栅极，也就是说，第三晶体管Q3的漏极电压即为所述的通断信号；第一晶体管Q1的栅极和第二晶体管Q2的栅极分别通过上拉电阻R5接地。第一晶体管Q1的源极连接在靠近供电端的第一供电电缆P1上，第一晶体管Q1的漏极连接在靠近负载端的第一供电电缆P1上；第二晶体管Q2的源极连接在靠近供电端的第二供电电缆P2上，第二晶体管Q2的漏极连接在靠近负载端的第二供电电缆P2上。
[0029]第一分压电路包括第一分压电阻R1和第二分压电阻R2，第一分压电阻R1的一端连接第二供电电缆P2，第一分压电阻R1的另一端连接第二分压电阻R2的一端，第二分压电阻R2的另一端分别连接第四晶体管Q4的漏极、第五晶体管Q5的漏极，第三晶体管Q3的栅极连接第一分压电阻R1和第二分压电阻R2的中间节点(即R1和R2的分压节点)；在第一分压电阻R1的两端并联有电容C1。第二分压电路包括第三分压电阻R3和第四分压电阻R4，第三分压电阻R3的一端连接第二供电电缆P2，第三分压电阻R3的另一端连接第四分压电阻R4的一端，第四分压电阻R4的另一端接地，第四晶体管Q4的栅极连接第三分压电阻R3和第四分压电阻R4的中间节点(即R3和R4的分压节点)。
[0030]直流电源U的电压与第二供电线缆P2的电压相等。
[0031 ] 下面，以第一供电电缆P1的电压选择为3V、第二供电电缆P2的电压选择为5V、直流电源的电压选择为5V为例，具体说明电路的工作原理。
[0032]当供电端上电时:第三晶体管Q3的源极电压为5V，由于电容C1的瞬间导通作用以及第一分压电阻R1的上拉作用，第三晶体管Q3的栅极电压为5V，由于第三晶体管Q3的栅极电压与源极电压相等，因此第三晶体管Q3关断。
[0033]由于第一晶体管Q1的栅极电压为0V，第一晶体管Q1的源极电压为3V，因此第一晶体管Q1饱和导通，第一供电电缆P1提供的电能通过第一晶体管Q1的开关通路传输至负载端，为用电负载供电。
[0034]由于第二晶体管Q2的栅极电压为0V，第二晶体管Q2的源极电压为5V，因此第二晶体管Q2饱和导通，第二供电电缆P2提供的电能通过第二晶体管Q2的开关通路传输至负载端，为用电负载供电。
[0035]也就是说，当第三晶体管Q3关断时，第三晶体管Q3的漏极电压为0，即所述的通断信号为0，通断信号传输至第一晶体管Q1的栅极、第二晶体管Q2的栅极，从而第一晶体管Q1的栅极电压、第二晶体管Q2的栅极电压均为0，继而第一晶体管Q1和第二晶体管Q2饱和导通，第一供电电缆P1、第二供电电缆P2均为通路。
[0036]由于第四晶体管Q4的源极电压为3V，通过设置第三分压电阻R3和第四电阻R4的阻值比，例如设置R3与R4的阻值比为2/3，使得R3与R4的分压节点(即中间节点)的电压值为3V，也就是说，第四晶体管Q4的栅极电压为3V，由于第四晶体管Q4的栅极电压与源极电压相等，因此第四晶体管Q4关断。
[0037]由于第五晶体管Q5的栅极电压为3V，源极电压为5V，因此第五晶体管Q5关断。
[0038]综上，在正常工作期间，第一晶体管Q1、第二晶体管Q2均导通，第三晶体管Q3、第四晶体管Q4、第五晶体管Q5均关断。
[0039]当第一供电电缆P1与负载端的连接处短路、第二供电电缆P2不短路时:
第五晶体管Q5的栅极电压为0V，源极电压为5V，第五晶体管Q5的栅极电压小于源极电压，因此第五晶体管Q5关断。
[0040]第四晶体管Q4的源极电压为0V，第四晶体管Q4的栅极电压为3V，因此第四晶体管Q4饱和导通，导致第四晶体管Q4的漏极电压也为0V。通过设置第一分压电阻R1和第二分压电阻R2的阻值比，例如设置R1与R2的阻值比为3/1，使得R1与R2的分压节点(即中间节点)的电压值为1.25V，也就是说，第三晶体管Q3的栅极电压为1.25V，而第三晶体管Q3的源极电压为5V，因此第三晶体管Q3饱和导通；直流电源U提供的电流通过第三晶体管Q3的开关通路、下拉电阻R5传输至地，第一晶体管Q1的栅极电压为5V，第二晶体管Q2的栅极电压为5V;由于第一晶体管Q1的源极电压为3V，第一晶体管Q1的栅极电压大于源极电压，因此第一晶体管Q1关断，从而第一供电电缆P1断开，避免了由于第一供电电缆P1短路导致的安全事故的发生，提高了第一供电电缆P1的安全性，从而提高了供电端的安全性；由于第二晶体管Q2的源极电压为5V，第二晶体管Q1的栅极电压等于源极电压，因此第二晶体管Q2关断，从而第二供电电缆P2断开，进一步提高了供电端的安全性。
[0041]也就是说，当第三晶体管Q3饱和导通时，第三晶体管Q3的漏极电压为5V，即所述的通断信号为5V，通断信号传输至第一晶体管Q1的栅极、第二晶体管Q2的栅极，从而第一晶体管Q1的栅极电压、第二晶体管Q2的栅极电压均为5V，继而第一晶体管Q1和第二晶体管Q2关断，第一供电电缆P1、第二供电电缆P2均断开。
[0042]当第二供电电缆P2与负载端的连接处短路、第一供电电缆P1不短路时:
第四晶体管Q4的栅极电压为0V，源极电压为3V，第四晶体管Q4的栅极电压小于源极电压，因此第四晶体管Q4关断。
[0043]第五晶体管Q5的源极电压为0V，第五晶体管Q5的栅极电压为3V，因此第五晶体管Q5饱和导通，导致第四晶体管Q4的漏极电压也为0V。通过设置第一分压电阻R1和第二分压电阻R2的阻值比，例如设置R1与R2的阻值比为3/1，使得R1与R2的分压节点(即中间节点)的电压值为1.25V，也就是说，第三晶体管Q3的栅极电压为1.25V，而第三晶体管Q3的源极电压为5V，因此第三晶体管Q3饱和导通；直流电源U提供的电流通过第三晶体管Q3的开关通路、下拉电阻R5传输至地，第一晶体管Q1的栅极电压为5V，第二晶体管Q2的栅极电压为5V ;由于第二晶体管Q2的源极电压为5V，第二晶体管Q2的栅极电压等于源极电压，因此第二晶体管Q2关断，从而第二供电线缆P2断开，避免了由于第二供电电缆P2短路导致的安全事故的发生，提高了第二供电电缆P2的安全性，从而提高了供电端的安全性；由于第一晶体管Q1的源极电压为3V，第一晶体管Q1的栅极电压大于源极电压，因此第一晶体管Q1关断，从而第一供电电缆P1断开，进一步提高了供电端的安全性。
[0044]在所述短路保护电路中还设置有第六晶体管Q6，第三晶体管Q3的栅极通过第六晶体管Q6的开关通路接地，第六晶体管的控制端与第三晶体管的漏极连接。
[0045]当第三晶体管Q3关断时，第三晶体管Q3的漏极电压为0V，导致第六晶体管Q6的控制端电压为0V，第六晶体管Q6关断。当第三晶体管Q3饱和导通时，第三晶体管Q3的漏极电压为5V，导致第六晶体管Q6的控制端电压为5V，第六晶体管Q6饱和导通，使得第三晶体管Q3的栅极电压为0V，由于第三晶体管Q3的源极电压为5V，所以第三晶体管Q3保持饱和导通状态，第一晶体管Q1、第二晶体管Q2均为关断状态，第一供电电缆P1、第二供电电缆P2均为断开状态，即使第一供电电缆P1的短路状况解除或第二供电电缆P2的短路状况解除，第三晶体管Q3仍然保持在导通状态，使得第一晶体管Q1和第二晶体管Q2仍然关断，第一供电电缆P1和第二供电电缆P2仍然断开，只有当供电端重新上电时，第一供电电缆P1和第二供电电缆P2才可以导通。
[0046]在本实施例中，第六晶体管Q6优选为NMOS管，第六晶体管Q6的漏极连接第三晶体管Q3的栅极，第六晶体管Q6的源极接地，第六晶体管Q6的栅极连接第三晶体管Q3的漏极。
[0047]当第三晶体管Q3关断时，第三晶体管Q3的漏极电压为0V，导致第六晶体管Q6的栅极电压为0V，第六晶体管Q6的源极电压为0V，因此第六晶体管Q6关断。当第三晶体管Q3饱和导通时，第三晶体管Q3的漏极电压为5V，导致第六晶体管Q6的栅极电压为5V，源极电压为0V，因此第六晶体管Q6饱和导通，从而，第六晶体管Q6的漏极电压也为0V，使得第三晶体管Q3的栅极电压为0V，由于第三晶体管Q3的源极电压为5V，从而使得第三晶体管Q3保持饱和导通状态，第一晶体管Q1、第二晶体管Q2均为关断状态，第一供电电缆P1、第二供电电缆P2均为断开状态。
[0048]通过设置第六晶体管Q6，进一步提高了整个电路的安全性，避免了安全事故的发生。
[0049]在供电端设置的供电电缆的数量可根据实际供电需求进行设置，例如，在供电端还可以设置有第三供电电缆和第四供电电缆，第三供电电缆的电压小于第四供电电缆的电压，供电端分别通过第三供电电缆和第四供电电缆为负载端供电。控制第三供电电缆、第四供电电缆通断的晶体管和开关电路的结构与控制第一供电电缆、第二供电电缆的晶体管和开关电路结构相似，此处不再赘述。
[0050]在本实施例中，还提出了一种供电装置，在供电装置中设置有所述的短路保护电路，利用供电装置为用电负载供电，提高了供电装置的安全性，避免了安全事故的发生。
[0051]当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本【技术领域】的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。
【权利要求】
1.一种短路保护电路，包括供电端，在所述供电端至少设置有两条供电电缆:第一供电电缆和第二供电电缆，所述供电端分别通过所述第一供电电缆和第二供电电缆为负载端供电，第一供电电缆的电压小于第二供电电缆的电压，其特征在于: 所述第一供电电缆通过第一晶体管的开关通路连接所述负载端，所述第二供电电缆通过第二晶体管的开关通路连接所述负载端；还包括一开关电路，所述开关电路分别与第一供电电缆和第二供电电缆连接，并根据两个供电电缆的压差输出通断信号，所述通断信号传输至所述第一晶体管的控制端和第二晶体管的控制端，控制第一晶体管和第二晶体管的通断。
2.根据权利要求1所述的短路保护电路，其特征在于:所述开关电路包括三个晶体管:第三晶体管、第四晶体管、第五晶体管； 所述第三晶体管的控制端连接所述第四晶体管的开关通路的一端，所述第四晶体管的开关通路的另一端连接所述第一供电电缆，所述第四晶体管的控制端与所述第二供电电缆连接； 所述第三晶体管的控制端连接所述第五晶体管的开关通路的一端，所述第五晶体管的开关通路的另一端连接所述第二供电电缆，所述第五晶体管的控制端与所述第一供电电缆连接； 所述第三晶体管的开关通路的一端连接直流电源，所述第三晶体管的开关通路的另一端输出所述的通断信号至所述第一晶体管的控制端和第二晶体管的控制端。
3.根据权利要求2所述的短路保护电路，其特征在于:所述第一晶体管、第二晶体管、第三晶体管均为PMOS管，第四晶体管、第五晶体管均为NMOS管； 所述第二供电电缆通过第二分压电路连接所述第四晶体管的栅极，所述第四晶体管的源极连接所述第一供电电缆，所述第二供电电缆通过第一分压电路分别连接第四晶体管的漏极和第五晶体管的漏极，所述第五晶体管的栅极连接所述第一供电电缆，所述第五晶体管的源极连接所述第二供电电缆； 所述第三晶体管的栅极连接所述第一分压电路的分压节点，所述第三晶体管的源极连接所述直接电源，所述第三晶体管的漏极输出所述的通断信号至所述第一晶体管的栅极和所述第二晶体管的栅极；所述第一晶体管的栅极和所述第二晶体管的栅极分别通过下拉电阻接地。
4.根据权利要求3所述的短路保护电路，其特征在于:所述第一分压电路包括第一分压电阻和第二分压电阻，所述第一分压电阻的一端连接所述第二供电电缆，所述第一分压电阻的另一端连接所述第二分压电阻的一端，所述第二分压电阻的另一端分别连接所述第四晶体管的漏极、所述第五晶体管的漏极，所述第三晶体管的栅极连接第一分压电阻和第二分压电阻的中间节点。
5.根据权利要求4所述的短路保护电路，其特征在于:在所述第一分压电阻的两端并联有电容。
6.根据权利要求3所述的短路保护电路，其特征在于:所述第二分压电路包括第三分压电阻和第四分压电阻，所述第三分压电阻的一端连接所述第二供电电缆，所述第三分压电阻的另一端连接所述第四分压电阻的一端，所述第四分压电阻的另一端接地，所述第四晶体管的栅极连接第三分压电阻和第四分压电阻的中间节点。
7.根据权利要求6所述的短路保护电路，其特征在于:所述第三晶体管的栅极通过第六晶体管的开关通路接地，所述第六晶体管的控制端与所述第三晶体管的漏极连接。
8.根据权利要求7所述的短路保护电路，其特征在于:所述第六晶体管为NMOS管，所述第六晶体管的漏极连接所述第三晶体管的栅极，所述第六晶体管的源极接地，所述第六晶体管的栅极连接所述第三晶体管的漏极。
9.根据权利要求8所述的短路保护电路，其特征在于:所述直流电源的电压与所述第二供电电缆的电压相等。
10.一种供电装置，其特征在于:包括如权利要求1至9中任一项所述的短路保护电路。
【文档编号】H02H7/26GK104485647SQ201410805507
【公开日】2015年4月1日 申请日期:2014年12月23日 优先权日:2014年12月23日
【发明者】李树鹏 申请人:青岛歌尔声学科技有限公司