一种多模式转换电路的制作方法
【专利摘要】公开了一种多模式转换电路，包括电感、第一晶体管、第二晶体管和第三晶体管。电感，耦接于输入端和开关端之间。第一晶体管，耦接于开关端和接地端之间。第二晶体管和第三晶体管，串联耦接于开关端和输出端之间。该电压转换器不使能时，其第二晶体管和第三晶体管可以有效隔离输入电压与输出电压。使能后，该电压转换器可工作于升压模式和降压模式，以提供更大范围的输出电压。
【专利说明】一种多模式转换电路
【技术领域】
[0001]本实用新型的实施例涉及电子电路，更具体但是并非排它地涉及一种开关型多模式转换电路及其控制方法。
【背景技术】
[0002]开关转换电路是一种常用的电压转换电路，一般被配置成基于在一些未调节的源电压向负载提供已调节的输出电压或者电流(“负载电压”或者“负载电流”)。
[0003]图1示出一款现有的升压型转换电路10的电路示意图。开关转换电路100包括第一电感L1、第一晶体管Ml、第二晶体管M2和输出电容CO。第一电感LI耦接于输入端IN和开关端SW之间，第一晶体管Ml耦接于接地端GND和开关端SW之间，第二晶体管M2耦接于开关端SW和输出端OUT之间，输出电容CO耦接于输出端OUT和接地端GND之间。第二晶体管M2可以采用PMOS晶体管。当转换电路100不使能时，输入端电压VIN(以下简称输入电压VIN)和开关端电压VSW(以下简称开关电压VSW)大于输出端电压V0UT，第二晶体管M2的衬底需要耦接至开关端SW以避免衬底二极管Dl导通；当转换电路10使能后，第一晶体管Ml导通时，开关端电压VSW接近于零，即远低于输出端电压V0UT(以下简称输出电压V0UT)，第二晶体管M2的衬底需要耦接至转换电路10的输出端0UT，以避免衬底寄生二极管D2导通。为此，转换电路10需要一个衬底选择电路101，以在不同的情况下将第二晶体管M2的衬底选择性地耦接至转换电路10的高电势端。通常，衬底选择电路101的控制逻辑和电路结构都非常复杂，不仅难于设计、容易出错且占空了较大版图面积。尤其是，当转换电路10负载电流不大(即第二晶体管M2的导通电阻可以较大，布图面积较小)时，采用衬底选择电路的技术方案显得性价比尤其低。如何设计更加优化的电路结构，以避免升压转换电路采用衬底选择电路是本领域技术人员面临的难题。另外，图1所示的升压转换电路10仅能够提供高于输入电压VIN的输出电压V0UT，如何对其进一步改进，使其可以提供低于输入电压VIN的输出电压VOUT是本领域技术人员面临的另一难题。
实用新型内容
[0004]为解决上述问题，本实用新型提供一种多模式转换电路，包括:电感，耦接于输入端和开关端之间；第一晶体管，耦接于所述开关端和接地端之间；第二晶体管和第三晶体管，串联耦接于所述开关端和所述输出端之间，所述第二晶体管和所述第三晶体管的衬底寄生二极管的阳极均耦接至其公共连接端，或者所述第二晶体管和所述第三晶体管的衬底寄生二极管的阴极均耦接至其公共连接端，其中若所述转换器不使能，所述第二晶体管和所述第三晶体管关断；若所述转换器工作于升压模式，所述第二晶体管具有导通模式或者开关模式，所述第三晶体管具有开关模式；以及若所述转换器工作于降压模式，所述第二晶体管的导通电阻可调节，所述第三晶体管具有开关模式。
[0005]根据本实用新型的一个实施例，所述第二晶体管和所述第三晶体管是P沟道MOS晶体管，其中所述第二晶体管具有第一端、第二端、控制端和衬底端，其第一端耦接至所述转换电路的开关端，其衬底端耦接至其第一端；所述第三晶体管具有第一端、第二端、控制端和衬底端，其第一端耦接至所述所述第二晶体管第二端，其第二端耦接至所述输出端，其衬底端耦接至其第二端。
[0006]根据本实用新型的一个实施例，第二晶体管和第三晶体管是P沟道MOS器件，其中所述第二晶体管具有第一端、第二端、控制端和衬底端，其第二端耦接至所述转换电路的输出端，其衬底端耦接至其第一端；所述第三晶体管具有第一端、第二端、控制端和衬底端，其第一端耦接至所述转换电路的开关端，其第二端耦接至所述第二晶体管第一端，其衬底端耦接至其第二端。
[0007]根据本实用新型的一个实施例，所述第二晶体管由第一至第N单元晶体管并联组成，N大于等于2 ;所述第一晶体管关断后的第一时间，若所述转换电路开关端电压低于设定电压，通过关断所述第一单元晶体管增大所述第二晶体管的导通电阻。
[0008]根据本实用新型的一个实施例，所述第一晶体管关断后的第N时间，若所述转换电路开关端电压低于所述设定电压，通过关断所述第N单元晶体管增大所述第二晶体管的导通电阻。
[0009]根据本实用新型的一个实施例本实用新型的一个实施例，多模式转换电路还包括阻抗控制电路，具有第一端、第二端和第三端，其第一端耦接至所述转换电路的输入端，其第二端耦接至所述转换电路的开关端，其第三端耦接至所述第二晶体管的控制端；所述第一晶体管关断后的第一时间，若所述转换电路开关端电压低于设定电压，所述阻抗控制电路增大所述第二晶体管的导通电阻，其中所述设定电压高于所述转换电路输入端的电压。
[0010]根据本实用新型的一个实施例，所述阻抗控制电路包括，第一比较器，具有第一端、第二端和输出端，其第一端接收参考信号，其第二端耦接至所述转换电路的开关端；以及第一驱动电路，具有输入端与输出端，其输入端耦接至所述第一比较器的输出端，其输出端耦接至所述第二晶体管的控制端。
[0011]根据本实用新型的一个实施例所述第一晶体管关断后的第一时间内，所述第二晶体管具有第一导通电阻；在所述第一时间结束时，若所述转换电路开关端电压低于设定电压，所述第一驱动电路输出第二电压，所述第二晶体管具有第二导通电阻，其中所述第二导通电阻大于所述第一导通电阻。
[0012]根据本实用新型的一个实施例，所述第二晶体管的导通电阻线性可变。
[0013]根据本实用新型的一个实施例，所述阻抗控制电路包括第一放大器，具有第一端、第二端和输出端，其第一端接收参考信号，其第二端耦接至所述转换电路的开关端，其输出端耦接至所述第二晶体管的控制端。
[0014]根据本实用新型的一个实施例，所述转换电路还包括第四晶体管，为耗尽型PMOS晶体管，具有第一端、第二端和控制端，其第一端耦接至所述转换电路的输入端，其控制端耦接至所述转换电路的开关端，其第二端耦接至所述述第二晶体管的控制端；以及阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至所述接地端，配置为对所述第四晶体管的控制端放电。
[0015]根据本实用新型的一个实施例，所述转换电路还包括，第四晶体管，为PMOS晶体管或PNP晶体管，具有第一端、第二端和控制端，其第一端通过失调电路耦接至所述转换电路的输入端，其控制端耦接至所述转换电路的开关端，其第二端耦接至所述述第二晶体管的控制端；以及阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至接地端，配置为对所述第二晶体管的控制端放电。
[0016]根据本实用新型的一个实施例，所述转换电路还包括，第四晶体管，为PMOS晶体管或PNP晶体管，具有第一端、第二端和控制端，其第一端耦接至所述转换电路输入端，其控制端通过失调电路耦接至所述转换电路的开关端，其第二端耦接至所述述第二晶体管的控制端；以及阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至接地端，配置为对所述第二晶体管的控制端放电。
[0017]根据本实用新型的一个实施例，所述转换电路还包括电流限制电路，用于在第一晶体管导通时限制所述第四晶体管第一端至其第二端的电流，和/或用于在第一晶体管关断后的第一时间内限制所述第四晶体管的电流。
[0018]根据本实用新型的一个实施例，所述电流限制电路具有输入端与输出端，配置为将所述第四晶体管第一端耦接至所述转换电路的输入端，或者配置为将所述第四晶体管的第二端耦接至所述第二晶体管的控制端。
[0019]根据本实用新型的一个实施例，所述转换电路还包括第四晶体管，为耗尽型PMOS晶体管，具有第一端、第二端和控制端，其第一端耦接至所述输入端，其控制端耦接至所述转换电路的开关端；第一开关，具有输入端、输出端和控制端，其第一端耦接至所述第四晶体管的第二端，其第二端耦接至所述第二晶体管的控制端；阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至所述接地端，配置为对所述第二晶体管的控制端放电。
[0020]根据本实用新型的一个实施例，所述第一开关在所述第一晶体管关断后导通，在所述第一晶体管导通前关断还提供一种用于多模式转换电路的控制方法，所述转换电路包括电感耦接于输入端和开关端之间；第一晶体管，耦接于所述开关端和接地端之间；以及第二晶体管和第三晶体管，串联耦接于所述开关端和所述输出端之间，所述第二晶体管和所述第三晶体管的衬底寄生二极管的阳极均耦接至其公共连接端，或者所述第二晶体管和所述第三晶体管的衬底寄生二极管的阴极均耦接至其公共连接端，所述控制方法包括，若所述转换器不使能，关断所述第二晶体管和所述第三晶体管；以及使能状态下，所述第一晶体管关断后的第一时间，若所述转换电路开关端电压高于设定电压，所述电压转换器工作于升压模式；若所述转换电路开关端电压低于所述设定电压，通过提高所述第二晶体管导通电阻使所述电压转换器工作于降压模式，其中所述设定电压高于所述述转换电路输入端的电压。
[0021]本实用新型提供的转换电路不使能时，其第二晶体管和第三晶体管可以有效隔离输入电压与输出电压。使能后，该电压转换器可工作于升压模式和降压模式，以提供更大范围的输出电压。
【专利附图】
【附图说明】
[0022]本实用新型将通过例子并参照附图的方式说明，其中:
[0023]图1示出一款现有的升压型转换电路10的电路示意图；
[0024]图2示出一款根据本实用新型一个实施的多模式转换电路20的电路示意图；
[0025]图3示出一款根据本实用新型一个实施的多模式转换电路30的电路示意图；
[0026]图4示出一款根据本实用新型一个实施的多模式转换电路40的电路示意图；
[0027]图5示出一款根据本实用新型一个实施的多模式转换电路50的电路示意图；
[0028]图6示出一款根据本实用新型一个实施的多模式转换电路60的电路示意图；
[0029]图7示出一款根据本实用新型一个实施的多模式转换电路60工作工程中的波形不意图700 ；
[0030]图8示出一款根据本实用新型一个实施的多模式转换电路80的电路示意图；以及
[0031]图9示出一款根据本实用新型一个实施的多模式转换电路90的电路示意图。
【具体实施方式】
[0032]在下文所述的特定实施例代表本实用新型的示例性实施例，并且本质上仅为示例说明而非限制。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本实用新型的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
[0033]下面将参考附图详细说明本实用新型的【具体实施方式】。贯穿所有附图相同的附图标记表示相同的部件或特征。
[0034]图2示出一款根据本实用新型一个实施的多模式转换电路20的电路示意图。多模式转换电路20包括第一电感L1、第一晶体管Ml、第二晶体管M2和第三晶体管M3。第一电感LI，耦接于输入端IN和开关端SW之间。第一晶体管Ml，耦接于与开关端SW和接地端GND之间。第二晶体管M2和第三晶体管M3，均为PMOS晶体管，串联耦接于开关端SW和输出端OUT之间，其中，第二晶体管M2的衬底耦接至开关端SW，即第二晶体管M2的衬底寄生二极管201的阴极耦接至开关端SW，阳极耦接至公共端COMM ;第三晶体管M3的衬底耦接至输出端0UT，即第三晶体管M3的衬底寄生二极管202的阴极耦接至输出端0UT，阳极耦接至公共端C0MM。
[0035]多模式转换电路20不使能时，第二晶体管M2和第三晶体管M3关断，开关端电压VSff大于输出端电压V0UT，第二晶体管M2的衬底寄生二极管201阻止开关端SW至输出端OUT的电流。
[0036]多模式转换电路20使能且工作在升压模式下，第二晶体管M2可以有多种工作模式。在一个实施例中，第二晶体管M2可以具有导通模式，即在整个开关周期内保持导通，第一晶体管Ml和第三晶体管M3组成开关组，在开关周期的前半个周期，第一晶体管Ml导通且第三晶体管M3关断；在开关周期的后半个周期，第一晶体管Ml关断且第三晶体管M3导通，其工作原理类似与图1所示的现有转换电路10。在另外一个实施例中，第二晶体管M2可以具有开关模式，第二晶体管M2和第三晶体管M3具有实质相同的开关状态，例如在开关周期的前半个周期，第一晶体管Ml导通且第二晶体管M2和第三晶体管M3关断；在开关周期的后半个周期，第一晶体管Ml关断且第二晶体管M2和第三晶体管M3导通，其工作原理类似与图1所示的现有转换电路10。
[0037]多模式转换电路20还能工作于降压模式下。多模式转换电路20工作于降压模式下时，第二晶体管M2的导通电阻可调节。所谓导通电阻可以调节，指的是主动调节第二晶体管M2在导通状态下的电阻，而非关断导通切换时电阻由无限大(至少几兆欧姆)变化至最小电阻(完全导通时电阻)，也非源漏电压波动导致的导通电阻被动变化。第二晶体管M2的导通电阻可以是连续变化，例如由0.1欧姆连续变化至I欧姆，也可以阶跃性变化或者非连续变化，例如0.1欧姆变化至0.5欧姆，再变化至I欧姆。
[0038]在一个实施例中，在开关周期的前半个周期，第一晶体管Ml和第二晶体管M2导通且第三晶体管M3关断；在开关周期的前后个周期，第一晶体管Ml关断，第三晶体管M3完全导通，第二晶体管M2导通，则公共端COMM的电压VCOM可以表示为
[0039]VCOM = V0UT+IM2 X RM3 (I)
[0040]其中，IM2表示流过第二晶体管M2和第三晶体管M3的电流，RM3表示第三晶体管M3的导通电阻，开关端SW的电压VSW可以表示为
[0041 ] VSff = VC0M+IM2 XRM2 = V0UT+IM2 X RM3+IM2 X RM2 (2)
[0042]其中，RM2表示第二晶体管M2的导通电阻。转换电路20可以工作于降压模式的条件就是第一晶体管Ml关断时开关端电压VSW大于输入电压VIN (第一晶体管Ml关断时，如果开关端电压VSW大于输入电压VIN，则电感电流ILl持续升高，转换电路20非正常工作)，即
[0043]VIN<V0UT+IM2 X RM3+IM2 X RM2 (3)
[0044]本领域的普通技术人员可以根据输入电压VIN、输出电压V0UT、负载电流10UT、第三晶体管M3的导通电阻，合理调节第二晶体管M2的导通电阻，从而使得转换电路20可以工作于降压模式。例如第二晶体管M2可由第一至第N单元晶体管并联组成，N大于等于2。第一晶体管Ml关断(或者是第三晶体管M3导通)后的第一时间Tl，若转换电路20开关端电压VSW(以下简称开关电压)低于设定电压VSET(例如开关电压VSW小于输入电压VIN)，通过关断第一单元晶体管增大第二晶体管M2的导通电阻。由于导通电阻增大，根据公式(2)，开关电压VSW亦增大，使得开关电压VSW满足公式(3)，第一电感LI电流ILl可以降低，从而使得开关转换器20可以工作于降压模式。在另外一个实施例中，关断第一单元晶体管后，第二晶体管M2的导通电阻不够大，开关电压VSW尚不能满足公式(3)，继续关断其他单元晶体管以增大第二晶体管M2的导通电阻。例如在第一晶体管关断后的第N-1时间，若转换电路的开关电压VSW低于设定电压VSET，通过关断第N-1单元晶体管增大第二晶体管M2的导通电阻。选择在第一晶体管Ml关断后或者第三晶体管M3导通后的第一时间Tl检测开关端电压VSW而非第一晶体管Ml关断(第三晶体管M3导通)时，主要是为了避免开关切换时开关电压VSW的毛刺导致误判断。第一时间Tl可以根据开关周期灵活选择，例如当开关周期为I微秒时，第一时间Tl可以是30纳秒、40纳秒、100纳秒等。
[0045]以下示例性的介绍几种调节第二晶体管M2的导通电阻的电路或者方法，本领域的技术人员应该意识到下述的电路和方法不是对本实用新型的限制，如何调节第二晶体管M2的导通电阻并非本实用新型要解决的问题。
[0046]图3示出一款根据本实用新型一个实施的多模式转换电路30的电路示意图。与图2所示的多模式转换电路20相比，图3所示的多模式转换电路30进一步包括阻抗控制电路300，具有第一端、第二端和第三端，其第一端接收一参考信号VREF，其第二端耦接至电压转换电路30的开关端SW，其第三端耦接至第二晶体管M2的控制端。在一个实施例中，可以使用输入电压VIN作为参考信号VREF。在其他实施例中，可以将加上或者减小一定失调VOS后的输入电压VIN(例如VIN+2V)配置为参考信号VREF。降压模式下，当第一开关关断后第一时间Tl，若开关端SW电压低于设定电压(参考信号)，控制电路提高第二晶体管M2的导通电阻。
[0047]根据本实用新型一个实施例，阻抗控制电路300包括第一比较器301和第一驱动电路302。第一比较器301，具有第一端和第二端，其第一端接收参考信号VREF，其第二端耦接至转换电路30的开关端SW。第一驱动电路302，具有输入端与输出端，其输入端耦接至第一比较器301的输出端，其输出端耦接至第二晶体管M2的控制端。
[0048]在一个实施例中，第一晶体管Ml关断后的第一时间Tl内，可以通过将第一比较器301的第一端强制拉至低电位、第一比较器301的第二端强制拉至高电位、强制拉低第二晶体管M2控制端或者其他技术手段，使得第二晶体管M2具有第一导通电阻(一般为完全导通时的最小导通电阻)。在第一时间Tl结束时，释放对第二晶体管M2控制端的强制控制，若转换电路30的开关电压VSW高于参考信号VREF (例如设定电压，例如VIN+2V)，第一比较器302判定转换电路30工作于升压模式并输出低电平，第一驱动电路302输出第一电压VSl(例如O伏)以使得第二晶体管M2保持第一导通电阻(也可是其他阻值)。在第一时间Tl结束后，若转换电路的开关端电压VSW低于参考信号VREF，第一比较器301输出高电平，第一驱动电路302输出第二电压VS2 (例如1V、2V等电压)。由于第二晶体管M2控制端电压升高，其导通电阻将提高，具有高于第一导通电阻的第二导通电阻，根据公式(2)，开关端电压VSW将被提高，从而使得转换电路30可以工作于降压模式。本领域的技术人员可以使用电阻分压网络从输入端IN和开关端SW获取输入电压VIN和开关电压VSW的信息，选择性地增加失调电压VOS以灵活设置设定电压VSET。例如，使用9:1的电阻分压网络，获取0.1VIN并采用失调电路加入0.2V失调电压后(即0.1VIN+0.2)提供至第一比较器301的第一端，使用9:1的电阻分压网络获取0.1VSW并提供至第一比较器的二端。根据本实用新型一个实施例，第一比较器301可以采用迟滞比较器，迟滞比较器正向翻转阈值不同于反向翻转阈值。
[0049]图4示出一款根据本实用新型一个实施的多模式转换电路40的电路示意图，与图3所示的多模式转换电路30相比，图4所示的多模式转换电路40采用阻抗控制电路400替换了阻抗控制电路300。阻抗控制电路400包括第一放大器401，具有第一端和第二端，其第一端接收参考信号VREF，其第二端耦接至转换电路的开关端SW，其输出端耦接至第二晶体管M2的控制端。
[0050]在一个实施例中，第一晶体管Ml关断后的第一时间Tl内，可以通过将第一放大器401的第一端强制拉至低电位、第一放大器401的第二端强制拉至高电位、强制拉低第二晶体管M2控制端或者其他技术手段，使得第二晶体管M2具有第一导通电阻(可以为最小导通电阻)。在第一时间Tl结束时，释放对第二晶体管M2控制端强制控制，若转换电路的开关端电压VSW高于参考信号VREF(即设定电压，例如VIN+2V)，第一放大器401判定转换电路40工作于升压模式并输出低电平以使得第二晶体管M2具有第一导通电阻(也可是其他阻值)。在第一时间Tl结束后，若转换电路的开关端电压VSW低于参考信号VREF(即设定电压，例如VIN+2)，第一放大器401的输出电压不停升高。由于第二晶体管M2控制端电压升高，其导通电阻将提高，直至开关端电压VSW将被提高至设定电压VSET，从而使得转换电路40可以工作于降压模式。
[0051]图5示出一款根据本实用新型一个实施的多模式转换电路50的电路示意图，与图2所示的多模式转换电路20相比，图5所示的多模式转换电路50进一步包括阻抗控制电路500。阻抗控制电路500包括第四晶体管501和阻性电路502。
[0052]第四晶体管501，为耗尽型P沟道MOS晶体管，具有第一端、第二端和控制端，其第一端耦接至转换电路输入端IN，其控制端耦接至转换电路50的开关端SW，其第二端耦接至第二晶体管M2控制端。阻性电路502，具有第一端和第二端，其第一端耦接至第二晶体管M2的控制端，其第二端耦接至接地端GND，配置为对第二晶体管M2的控制端放电。阻性电路可以采用一个电阻Rl或者电流沉等实现。
[0053]假定第四晶体管M4的阈值电压为VTH。对增强型PMOS，VTH小于零，即如果开关端电压VSW升高至VIN-1VTH I，PMOS晶体管将由导通状态切换至关断状态；对耗尽型号PMOS，VTH大于零，即如果开关端电压VSW升高至VIN+1VTHI，PMOS晶体管才由导通状态切换至关断状态。当第一晶体管Ml关断(或者说第三晶体管M3导通)后，开关端电压VSW开始升高。第一晶体管Ml关断后的第一时间Tl内，可以通过强制拉低第二晶体管M2控制端或者其他技术手段，使得第二晶体管M2具有第一导通电阻。第一时间Tl结束后，释放对第二晶体管M2的强制控制，若转换电路50的开关端电压VSW高于VIN+1VTH | (即设定电压)，第四晶体管501将呈关断状态，阻性电路502将第二晶体管的控制端放电至较低电位，转换电路50工作于升压模式。若转换电路50的开关端电压VSW低于VIN+1VTHI (即设定电压)，第四晶体管501将呈导通状态，并对第二晶体管M2控制端充电，进而提高第二晶体管M2控制端电压。由于第二晶体管M2控制端电压升高，其导通电阻将提高，根据公式(2)，开关端电压VSW将增大至VIN+1VTHI左右，转换电路50可以工作于降压模式。
[0054]当第一晶体管Ml导通时，开关电压VSW较低，第四晶体管501第一端至其第二端的电流较大，不仅浪费功耗，还可能导致误触发。例如在第一晶体管关断后，开关段电压尚未增大到足够大时，由于第四晶体管501电流较大，第二晶体管M2控制端电压较高，增大了第二晶体管M2导通电阻，进而增大VSW电压，使得阻抗控制电路50判断不准。可以引入电流电流限制电路，用于在第一晶体管导通时和或第一晶体管关断后的第一时间限制第四晶体管501第一端至其第二端的电流。
[0055]图6示出一款根据本实用新型一个实施的多模式转换电路60的电路示意图，与图5所示的多模式转换电路50相比，图6所示的多模式转换电路60采用阻抗控制电路600替换了阻抗控制电路500。阻抗控制电路600包括第四晶体管501、电流限制电路601和阻性电路502。
[0056]第四晶体管501，为耗尽型P沟道MOS晶体管，具有第一端、第二端和控制端，其第一端耦接至转换电路输入端IN，其控制端耦接至转换电路的开关端SW。电流限制电路601，具有输入端与输出端，其输入端耦接至第四晶体管501第二端，其第二端耦接至第二晶体管M2的控制端，用于在第一晶体管Ml导通时和第一晶体管Ml关断后的第一时间Tl限制第四晶体管501第一端至其第二端的电流。根据本实用新型一个实施例，电流限制电路601可以采用开关SI实现。在其他实施例中，也可以采用工作于饱和区域或者线性区域的晶体管实现。阻性电路502，具有第一端和第二端，其第一端耦接至第二晶体管M2的控制端，其第二端耦接至接地端GND，配置为对第二晶体管M2的控制端放电。
[0057]图7示出一款根据本实用新型一个实施的多模式转换电路60工作工程中的波形图700。根据本实用新型一个实施例，第一开关SI在第一晶体管关断后第一时间开启，在第一晶体管Ml开启前关断，701和702分别示出第一晶体管Ml和第一开关SI的导通关断状态。可以将一开关信号通过死区时间产生电路产生一对无交叠时钟以分别控制第一晶体管Ml和第一开关SI。在第一晶体管Ml导通的时间内，由于第一开关SI关断，电流限制电路601很好的限制了第四晶体管501的电流，从而减小了能量浪费。第一晶体管关断后第一时间Tl内，第一开关SI保持关断，阻性电路502将第二晶体管M2的控制端放电至较低电势，第二晶体管M2具有更小电阻，避免其电阻触发。经过第一时间Tl后，第一开关SI导通，若转换电路50的开关端电压VSW高于VIN+1VTHI (即设定电压)，第四晶体管501将呈关断状态，阻性电路502将第二晶体管的控制端放电至较低电位，转换电路50工作于升压模式。若转换电路50的开关端电压VSW低于VIN+1VTHI (即设定电压)，如703所示，第四晶体管502将呈导通状态，并对第二晶体管M2控制端充电，进而提高第二晶体管M2控制端电压。由于第二晶体管M2控制端电压升高，其导通电阻将提高，根据公式(2)，开关端电压VSW将增大至VIN+1VTHI左右，转换电路50可以工作于降压模式。
[0058]在图6中，电流限制电路601耦接于第四晶体管501第二端和第二晶体管M2控制端之间。在另外一个实施例中，电流限制电路601耦接于第四晶体管501第一端和转换器的开关端SW之间。在其他实施例中，还可以耦接于第四晶体管501控制端和第二端之间。其工作原理与图6相似。
[0059]图8示出一款根据本实用新型一个实施的多模式转换电路80的电路示意图，与图6所示的多模式转换电路60相比，图8所示的多模式转换电路80采用阻抗控制电路800替换了阻抗控制电路600。阻抗控制电路800包括失调电路801、第四晶体管501、电流限制电路601和阻性电路502。
[0060]在图6所示的实施例开关转换电路60中，第四晶体管采用耗尽型PMOS晶体管，以使得当VSW大于VIN+1VTHI时第四晶体管501关断。在其他实施例中，由于失调电路701的引入，还可以采用增强型PMOS晶体管或者双极性PNP晶体管实现。
[0061 ] 失调电路801，具有第一端与第二端，其第一端耦接至转换电路输入端IN，用以产生失调电压V0S。第四晶体管501，为P沟道MOS晶体管或者PNP，具有第一端、第二端和控制端，其第一端耦接至失调电路801的第二端，其控制端耦接至转换电路的开关端SW，其第二端耦接至第二晶体管控制端。
[0062]采用失调电路801后，对增强型PMOS，VTH小于零，即如果开关端电压VSW升高至VIN+V0S-|VTH|,PM0S晶体管将由导通状态切换至关断状态；对耗尽型号PMOS，VTH大于零，即如果开关端电压VSW升高至VIN+V0S+1VTH |，PMOS晶体管才由导通状态切换至关断状态。对于PNP晶体管，即如果开关端电压VSW升高至VIN+VOS-1VBE |，PNP晶体管将由导通状态切换至关断状态。本领域的技术人人员。可以根据不同的应用，合理的选择晶体管的类型、失调电路801以设置设定电压。
[0063]失调电路801不仅可以耦接于将第四晶体管501的第一端耦接至开关转换电路的输入端IN，还可以用于将第四晶体管501的控制端耦接至开关转换电路的开关端SW。其工作原理与图8所示开关转换电路80相似。
[0064]图9示出一款根据本实用新型一个实施的多模式转换电路90的电路示意图。与图8所示的多模式转换电路80相比，图9所示的多模式转换电路90的第二晶体管M2和第三晶体管M3，均为PMOS晶体管，串联耦接于开关端SW和输出端OUT之间，其中，第二晶体管M2和第三晶体管M3的衬底耦接至其公共端C0MM。即第二晶体管M2的衬底寄生二极管901的阳极耦接至输出端0UT，阴极耦接至公共端COMM ;第三晶体管M3的衬底寄生二极管902的阳极耦接至开关端SW，阴极耦接至公共端C0MM。本领域的普通技术人员还可以根据本实用新型的教导，选择使用两个NMOS晶体管串联耦接于开关端SW和输出端OUT之间，或者一个NMOS晶体管和一个PMOS晶体管串联耦接于开关端SW和输出端OUT之间，只要两个晶体管的衬底寄生二极管的阳极均耦接至其公共连接端，或者两个晶体管的衬底寄生二极管的阴极均耦接至其公共连接端。
[0065]尽管本实用新型已经结合其具体示例性实施方式进行了描述，很显然的是，多种备选、修改和变形对于本领域技术人员是显而易见的。由此，在此阐明的本实用新型的示例性实施方式是示意性的而并非限制性。可以在不脱离本实用新型的精神和范围的情况下作出修改。
[0066]在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便于区分类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。
【权利要求】
1.一种多模式转换电路，包括: 电感，耦接于输入端和开关端之间； 第一晶体管，耦接于所述开关端和接地端之间； 第二晶体管和第三晶体管，串联耦接于所述开关端和所述输出端之间，所述第二晶体管和所述第三晶体管的衬底寄生二极管的阳极均耦接至其公共连接端，或者所述第二晶体管和所述第三晶体管的衬底寄生二极管的阴极均耦接至其公共连接端，其中若所述转换器不使能，所述第二晶体管和所述第三晶体管关断； 若所述转换器工作于升压模式，所述第二晶体管具有导通模式或者开关模式，所述第三晶体管具有开关模式；以及 若所述转换器工作于降压模式，所述第二晶体管的导通电阻可调节，所述第三晶体管具有开关模式。
2.根据权利要求1所述的转换电路，其中，所述第二晶体管和所述第三晶体管是P沟道MOS晶体管，其中 所述第二晶体管具有第一端、第二端、控制端和衬底端，其第一端耦接至所述转换电路的开关端，其衬底端耦接至其第一端； 所述第三晶体管具有第一端、第二端、控制端和衬底端，其第一端耦接至所述所述第二晶体管第二端，其第二端耦接至所述输出端，其衬底端耦接至其第二端。
3.根据权利要求1所述的转换电路，其中，第二晶体管和第三晶体管是P沟道MOS器件，其中 所述第二晶体管具有第一端、第二端、控制端和衬底端，其第二端耦接至所述转换电路的输出端，其衬底端親接至其第一端； 所述第三晶体管具有第一端、第二端、控制端和衬底端，其第一端耦接至所述转换电路的开关端，其第二端耦接至所述第二晶体管第一端，其衬底端耦接至其第二端。
4.根据权利要求1所述的转换电路，其中， 所述第二晶体管由第一至第N单元晶体管并联组成，N大于等于2 ; 所述第一晶体管关断后的第一时间，若所述转换电路开关端电压低于设定电压，通过关断所述第一单元晶体管增大所述第二晶体管的导通电阻。
5.根据权利要求4所述的转换电路，其中， 所述第一晶体管关断后的第N时间，若所述转换电路开关端电压低于所述设定电压，通过关断所述第N单元晶体管增大所述第二晶体管的导通电阻。
6.根据权利要求1或者2或者3所述的转换电路，还包括 阻抗控制电路，具有第一端、第二端和第三端，其第一端耦接至所述转换电路的输入端，其第二端耦接至所述转换电路的开关端，其第三端耦接至所述第二晶体管的控制端； 所述第一晶体管关断后的第一时间，若所述转换电路开关端电压低于设定电压，所述阻抗控制电路增大所述第二晶体管的导通电阻，其中所述设定电压高于所述转换电路输入端的电压。
7.根据权利要求6所述的转换电路，其中，所述阻抗控制电路包括， 第一比较器，具有第一端、第二端和输出端，其第一端接收参考信号，其第二端耦接至所述转换电路的开关端；以及 第一驱动电路，具有输入端与输出端，其输入端親接至所述第一比较器的输出端，其输出端耦接至所述第二晶体管的控制端。
8.根据权利要求7所述的转换电路，其中， 所述第一晶体管关断后的第一时间内，所述第二晶体管具有第一导通电阻； 在所述第一时间结束时，若所述转换电路开关端电压低于设定电压，所述第一驱动电路输出第二电压，所述第二晶体管具有第二导通电阻，其中所述第二导通电阻大于所述第一导通电阻。
9.根据权利要求6所述的转换电路，其中，所述第二晶体管的导通电阻线性可变。
10.根据权利要求6所述的转换电路，所述阻抗控制电路包括第一放大器，具有第一端、第二端和输出端，其第一端接收参考信号，其第二端耦接至所述转换电路的开关端，其输出端耦接至所述第二晶体管的控制端。
11.根据权利要求1所述的转换电路，还包括 第四晶体管，为耗尽型PMOS晶体管，具有第一端、第二端和控制端，其第一端耦接至所述转换电路的输入端，其控制端耦接至所述转换电路的开关端，其第二端耦接至所述述第二晶体管的控制端；以及 阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至所述接地端，配置为对所述第四晶体管的控制端放电。
12.根据权利要求1所述的转换电路，还包括， 第四晶体管，为PMOS晶体管或PNP晶体管，具有第一端、第二端和控制端，其第一端通过失调电路耦接至所述转换电路的输入端，其控制端耦接至所述转换电路的开关端，其第二端耦接至所述述第二晶体管的控制端；以及 阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至接地端，配置为对所述第二晶体管的控制端放电。
13.根据权利要求1所述的转换电路，还包括， 第四晶体管，为PMOS晶体管或PNP晶体管，具有第一端、第二端和控制端，其第一端耦接至所述转换电路输入端，其控制端通过失调电路耦接至所述转换电路的开关端，其第二端耦接至所述述第二晶体管的控制端；以及 阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至接地端，配置为对所述第二晶体管的控制端放电。
14.根据权利要求11或12或13所述的转换电路，还包括电流限制电路，用于在第一晶体管导通时限制所述第四晶体管第一端至其第二端的电流，和/或用于在第一晶体管关断后的第一时间内限制所述第四晶体管的电流。
15.根据权利要求14所述的转换电路，所述电流限制电路具有输入端与输出端，配置为将所述第四晶体管第一端耦接至所述转换电路的输入端，或者配置为将所述第四晶体管的第二端耦接至所述第二晶体管的控制端。
16.根据权利要求1所述的转换电路，还包括 第四晶体管，为耗尽型PMOS晶体管，具有第一端、第二端和控制端，其第一端耦接至所述输入端，其控制端耦接至所述转换电路的开关端； 第一开关，具有输入端、输出端和控制端，其第一端耦接至所述第四晶体管的第二端，其第二端耦接至所述第二晶体管的控制端； 阻性电路，具有第一端和第二端，其第一端耦接至所述第二晶体管的控制端，其第二端耦接至所述接地端，配置为对所述第二晶体管的控制端放电。
17.根据权利要求16所述的转换电路，其中，所述第一开关在所述第一晶体管关断后导通，在所述第一晶体管导通前关断。
【文档编号】H02M3/156GK204258631SQ201420719102
【公开日】2015年4月8日 申请日期:2014年11月25日 优先权日:2014年11月25日
【发明者】李伊珂 申请人:成都芯源系统有限公司