一种浪涌保护电路和电子设备的制作方法

本发明涉及电子电路设计领域，特别涉及一种浪涌保护电路和电子设备。

背景技术：

浪涌电压(Surge Voltage)是一种超出正常电压的瞬间电压，一般指电网中出现的短时间(通常在微秒级)像“浪”一样的高压脉冲。浪涌电压的产生原因可能是雷击、静电放电、工业事件、高压电源线上的动作(电网上的大型负荷接通或断开)、电网不稳等等。在多数情况下，浪涌电压会损坏电路及其部件，其损坏程度与元器件的耐压强度密切相关。浪涌电压可能引起将电路器件直接烧毁的灾难性危害，也可能由多个小的浪涌积累效应导致半导体器件性能的衰退，寿命缩短的积累性危害。浪涌电压现象日趋严重地危及自动化设备安全工作，消除浪涌噪声干扰、防止浪涌损害一直是关系到自动化设备安全可靠运行的核心问题。

在现有技术中，专利文献US20140233139A1和US20150303678A1分别提出了一种浪涌保护电路，均通过设置大尺寸的晶体管作为浪涌电压的泄放通路，以使得在电路的输入端口上的浪涌电压超出预设值时，所述晶体管导通，对所述输入端口进行泄流，实现对电路的保护。

由于浪涌电压出现的时间极短，为了保证对上述输入端口的保护效果，一方面需要浪涌保护电路快速地检测到浪涌电压，并开始对出现浪涌电压的输入端口进行泄流，另一方面，在浪涌保护电路开始泄流后，泄流的速度越快越好。然而，专利文献US20140233139A1中的浪涌保护电路对输入端口的泄流速度过慢；专利文献US20150303678A1中的浪涌保护电路对浪涌电压的响应过慢。二者均无法实现对输入端口的有效保护。

技术实现要素：

本发明解决的一个技术问题是当检测到浪涌电压时，如何实现对输入端口的快速泄流，以便对输入端口提供更有效地保护。

为解决上述技术问题，本发明实施例提供一种浪涌保护电路，耦接于输入端口，所述浪涌保护电路包括：检测电路，适于检测所述输入端口接收的输入电压，当所述输入电压超过钳位电压时，所述检测电路的输出端产生第一导通电压；电压放大电路，接收所述第一导通电压，适于对所述第一导通电压进行放大以得到第二导通电压，并经由所述电压放大电路的输出端输出；浪涌泄流电路，接收所述第二导通电压，当所述第二导通电压大于预设值时，所述浪涌泄流电路对所述输入端口进行泄流，其中，所述第二导通电压越大，所述浪涌泄流电路对所述输入端口泄流的速度越快。

可选地，所述电压放大电路包括：共源极放大器，其第一输入端接收所述第一导通电压，其第二输入端耦接所述输入端口，其输出端输出第一导通电流；第一电阻，接收所述第一导通电流，适于根据所述第一导通电流在其第一端和第二端之间产生所述第二导通电压。

可选地，所述共源极放大器包括：PMOS管，所述PMOS管的栅极耦接所述共源极放大器的第一输入端，所述PMOS管的源极和衬底耦接所述共源极放大器的第二输入端，所述PMOS管的漏极耦接所述共源极放大器的输出端。

可选地，所述检测电路包括：稳压电路和第二电阻；其中，所述稳压电路的输出端经由所述第二电阻耦接至所述输入端口，所述稳压电路的输出端检测所述输入电压，当所述输入电压超过所述钳位电压时，所述稳压电路的输出端输出第二导通电流；所述第二电阻适于根据所述第二导通电流在其第一端和第二端之间产生所述第一导通电压。

可选地，当所述输入电压大于所述钳位电压时，所述稳压电路的输出端输出的电压等于所述钳位电压，且维持不变。

可选地，所述稳压电路包括一个或者多个串联的第一稳压管。

可选地，所述浪涌泄流电路包括：晶体管，其输出端耦接所述输入端口，其控制端和输入端之间接收所述第二导通电压，所述晶体管在所述第二导通电压大于其阈值电压时导通，并经由其输出端至其输入端对所述输入端口进行泄流。

可选地，所述晶体管为NMOS管，所述晶体管的输入端接地。

可选地，所述浪涌泄流电路还包括：第二稳压管，其负极耦接所述晶体管的控制端，其正极耦接所述晶体管的输入端。

为解决上述技术问题，本发明实施例还提供一种电子设备，包括所述输入端口和所述浪涌保护电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供一种浪涌保护电路，耦接于输入端口，所述浪涌保护电路包括：检测电路，适于检测所述输入端口接收的输入电压，当所述输入电压超过钳位电压时，所述检测电路的输出端产生第一导通电压；电压放大电路，接收所述第一导通电压，适于对所述第一导通电压进行放大以得到第二导通电压，并经由所述电压放大电路的输出端输出；浪涌泄流电路，接收所述第二导通电压，当所述第二导通电压大于预设值时，所述浪涌泄流电路对所述输入端口进行泄流，其中，所述第二导通电压越大，所述浪涌泄流电路对所述输入端口泄流的速度越快。本实施例检测电路检测到所述输入端口上可能出现了浪涌电压时，可采用所述电压放大电路将第一导通电压进行合理地放大，以得到用于控制浪涌泄流电路的第二导通电压。由于第二导通电压是经过电压放大得到的，因此所述浪涌泄流电路对所述输入端口泄流的速度得以加快。

进一步而言，在本实施例中，当所述输入电压超过所述钳位电压时，也即在输入端口上可能出现浪涌电压时，所述浪涌保护电路的响应速度取决于共源极放大器中的PMOS管的开启速度和浪涌泄流电路中的晶体管的开启速度之和。相比于专利文献US20150303678A1的技术方案，本实施例浪涌保护电路在对浪涌电压进行响应时，历经的电路元件较少，对浪涌电压的响应速度更快，可以在第一时间对浪涌电压进行抑制，更加有效地保护所述输入端口。

附图说明

图1是现有技术中的一种浪涌保护电路的电路图。

图2是现有技术中的另一种浪涌保护电路的电路图。

图3是本发明实施例一种浪涌保护电路的示意性结构框图。

图4是本发明实施例一种浪涌保护电路的电路图。

图5是本发明实施例浪涌保护电路的工作信号波形示意图。

具体实施方式

如背景技术部分所述，当输入端口出现浪涌电压时，与输入端口耦接的浪涌保护电路需要快速地检测浪涌电压，并快速对所述输入端口进行泄流，以实现对输入端口的有效保护。然而，现有技术中，专利文献US20140233139A1和US20150303678A1分别提出了一种浪涌保护电路，二者对输入端口保护的有效性亟需改善。

本申请发明人对上述两种现有技术中的方案进行了分析。

参照图1，图1示出了专利文献US20140233139A1中的浪涌保护电路100。在检测到输入端口PAD上的电压超过稳压电路Z1(包括多个串联的稳压管)的等效的反向击穿电压，也即在输入端口PAD上出现浪涌电压时，电阻R1上出现稳压电路Z1引起的电流。一般而言，此电流为微安至毫安级。当电阻R1两端的电压耦合至晶体管202A的栅源之间且超过晶体管202A的阈值电压Vth时，晶体管202A导通并产生沟道电流，所述沟道电流的产生使得所述晶体管202A可以对所述输入端口PAD向地端口GND(或衬底端口SUBSTRATE)进行泄流，以降低所述浪涌电压。由于稳压电路Z1在反相击穿后，其两端的电压稳定于其钳位电压(也即等于其等效的反向击穿电压)，因此，此时晶体管202A的源极和栅极之间的电压Vgs等于电阻R1两端的压差，也即等于所述输入端口PAD上的电压与所述稳压电路Z1的钳位电压之差，势必使得在所述稳压电路Z1刚刚被反相击穿时，所述晶体管202A未充分开启，也即其沟道电流的值较小，对所述输入端口PAD的泄流速度较慢。尽管随着所述输入端口PAD上的电压的增加，所述晶体管202A开始充分开启，然而，可能意味着此时的浪涌电压已经很高，将严重影响对所述输入端口PAD保护的有效性。尽管浪涌保护电路100可以通过将R1的阻值设置较大，对于电路面积和功耗而言，均不是最优方案。

参照图2，图2示出了专利文献US20150303678A1中的浪涌保护电路204。所述浪涌保护电路204至少包括稳压电路206和检测泄流电路208。在检测到输入端口203上的电压V_source超过所述稳压电路206(包括多个串联的稳压管302)的等效的反向击穿电压，也即在输入端口203上出现浪涌电压时，电阻R1上出现电流。一般而言，电阻R1上的电流为微安至毫安级。PMOS电流镜304对上述电流进行镜像，而后将镜像后得到的电流作用于电阻R2，由电阻R2产生的电压信号输入至源极跟随器306，由所述源极跟随器306输入的电流信号再经由电阻R3转化为电压信号输入至晶体管308的栅极。当电阻R3两端的电压耦合至所述晶体管308的栅源之间且超过所述晶体管308的阈值电压Vth时，所述晶体管308导通并产生沟道电流，所述沟道电流的产生使得所述晶体管308可以对所述输入端口203向地端口210(地端口210上的电压为V_ground)进行泄流，以降低所述浪涌电压。稳压管301适于对所述晶体管308的源极和栅极之间的电压进行钳位，以保护晶体管308。在输入端口203上出现浪涌电压时，所述检测泄流电路208对浪涌电压的响应不够迅速，具体地，其响应速度取决于PMOS电流镜304的速度、源极跟随器306的速度和晶体管308的开启速度之和，可能导致所述输入端口203上的电压V_source已经较大，检测泄流电路208才开始对所述输入端口203进行泄流，严重影响了对输入端口203保护的有效性。进一步地，尽管所述源极跟随器306的设置可以降低晶体管308的栅极上的寄生电容对电路的影响，但所述源极跟随器306是可选的，例如在其他实施例中也可以省略源极跟随器306。例如，本申请发明人通过对浪涌保护电路204进行仿真得到的仿真结果表明，省略源极跟随器306后的方案也是可以接受的。

针对以上所述的技术问题，本发明实施例提出一种浪涌保护电路，当检测到浪涌电压时，能够实现对输入端口的快速泄流，更加有效地对输入端口提供保护。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图3所示，图3示出了本发明实施例的浪涌保护电路300，所述浪涌保护电路300可以耦接于其予以保护的输入端口301。

在具体实施中，所述输入端口301可以为电源端口，也可以为数据端口，本实施例不进行特殊限制。

本实施例中，所述浪涌保护电路300可以包括检测电路302、电压放大电路303和浪涌泄流电路304。

其中，所述检测电路302适于检测所述输入端口301接收的输入电压INPUT，当所述输入电压INPUT超过钳位电压时，也即意味着所述输入端口301上可能出现了浪涌电压，此时，所述检测电路302的输出端产生第一导通电压Vbreak1。可选地，所述第一导通电压Vbreak1的大小可以等于所述输入电压INPUT与所述钳位电压之差。

需要说明的是，所述钳位电压是可以经由所述检测电路302内部的电路的电参数设置的，视所述输入端口301的耐压情况而定。

所述电压放大电路303接收所述第一导通电压Vbreak1，适于对所述第一导通电压Vbreak1进行放大以得到第二导通电压Vbreak2，并经由所述电压放大电路303的输出端输出。

所述浪涌泄流电路304接收所述第二导通电压Vbreak2，当所述第二导通电压Vbreak2大于预设值时，所述浪涌泄流电路304对所述输入端口301进行泄流，其中，所述第二导通电压Vbreak2越大，所述浪涌泄流电路304对所述输入端口301泄流的速度越快。

本实施例中，由于所述第二导通电压Vbreak2越大，所述浪涌泄流电路304对所述输入端口301泄流的速度越快。因此，可以通过在所述检测电路302检测到所述输入电压INPUT超过钳位电压时，也即意味着所述输入端口301上可能出现了浪涌电压时，采用所述电压放大电路303将所述检测电路302输出的第一导通电压Vbreak1进行合理地放大，以得到用于控制浪涌泄流电路304的所述第二导通电压Vbreak2。由于第二导通电压是经过电压放大得到的，因此所述浪涌泄流电路对所述输入端口泄流的速度得以加快。本实施例中，一经检测到可能出现了浪涌电压，即可将浪涌泄流电路304对所述输入端口301泄流的速度设置的很快，快速泄流意味着浪涌电压的快速下降。相比于图1所示的浪涌保护电路100，本实施例对输入端口的泄流能力更快，能够实现对输入端口更为有效地保护。

图4是本发明实施例一种浪涌保护电路的电路图。下面综合图3和图4对所述浪涌保护电路300的具体实施方式进行详细说明。

作为一个非限制性的例子，在具体实施中，浪涌泄流电路304可以包括宽长比(W/L)较大的晶体管M2。

进一步而言，所述晶体管M2的输出端耦接所述输入端口301，所述晶体管M2的控制端和输入端之间接收所述第二导通电压Vbreak2，所述晶体管在所述第二导通电压大于所述预设值时导通，并经由其输出端至其输入端对所述输入端口301进行泄流，以降低所述输入端口301上的浪涌电压。

需要说明的是，所述晶体管M2可以为MOS管，进一步地可以为图示中的NMOS管，但是并不限于此，例如，所述晶体管M2还可以为三极管。优选地，所述晶体管M2为尺寸较大的功率管。

以所述晶体管M2为NMOS管为例。当所述第二导通电压Vbreak2作用于所述晶体管M2的栅极和源极之间，且所述第二导通电压超过所述晶体管M2阈值电压Vth(也即所述预设值)使其导通时，所述晶体管M2中将产生沟道电流，所述沟道电流使得所述晶体管可以对所述输入端口301进行泄流。

晶体管M2工作于饱和区，其产生的沟道电流与其栅极和源极之间的电压Vgs的大小成正比；更准确而言，所述沟道电流在所述晶体管M2的栅极和源极之间的电压Vgs增长时，以平方率的方式增长，例如，所述晶体管M2的栅极和源极之间的电压Vgs增长2倍，所述沟道电流增长4倍。而所述晶体管M2中的沟道电流越大，其对所述输入端口301的泄流速度越快。也就意味着，在检测到浪涌电压的瞬间，较大的所述第二导通电压Vbreak2作用于所述晶体管M2的栅极和源极之间，可以使得所述晶体管M2中的沟道电流陡增，可以在晶体管M2能够承受的合理限度内，以最快的速度泄放所述输入端口301上的浪涌能量。

进一步而言，一般将所述晶体管M2的尺寸设置的较大，也即其宽长比较大，使得所述晶体管M2能够承受的最大电流值较大，可以通过合理地增大其宽长比，提高对输入端口301的泄流速度，提高对浪涌的抑制能力。

在具体实施中，所述晶体管M2的输入端(也即其源极)可以接地GND，使得所述输入端口301可以直接经由所述晶体管M2与地GND形成电流通路。但并不限于此，本实施例不限定所述晶体管M2对所述输入端口301的泄流通路。

优选地，所述浪涌泄流电路304还可以包括：第二稳压管Z2，其负极耦接所述晶体管M2的控制端，其正极耦接所述晶体管M2的输入端。当所述晶体管M2为MOS管时，所述第二稳压管Z2用于钳位其栅极和源极电压，防止晶体管M2发生栅氧击穿。

所述第二稳压管Z2可以为齐纳二极管(Zener Diode)，也可以为瞬态抑制(Transient Voltage Suppressor，TVS)二极管，但不限于此。

继续参照图4，在具体实施中，所述电压放大电路303可以包括共源极放大器(图中未标示)和第一电阻R1。其中，所述共源极放大器的第一输入端接收所述第一导通电压Vbreak1，所述共源极放大器的第二输入端耦接所述输入端口301，其输出端输出第一导通电流(图中未标示)；所述第一电阻R1接收所述第一导通电流，适于根据所述第一导通电流在所述第一电阻R1的第一端和第二端之间产生所述第二导通电压Vbreak2。

进一步而言，所述共源极放大器可以包括但不限于PMOS管M1，所述PMOS管M1的栅极耦接所述共源极放大器的第一输入端，所述PMOS管M1的源极和衬底耦接所述共源极放大器的第二输入端，所述PMOS管的漏极耦接所述共源极放大器的输出端。

所述共源极放大器可以将所述第一导通电压Vbreak1转化为所述第一导通电流，且在合理的范围内，二者大小成正比。通过对所述PMOS管M1的宽长比和所述第一电阻R1的阻值的设置，可以在所述输入端口301上出现浪涌电压的瞬间，只要所述第一导通电压Vbreak1达到PMOS管M1的阈值电压使之开启，则所述共源极放大器生成较大的所述第一导通电流，经由所述第一电阻R1的作用，得到较大的所述第二导通电压Vbreak2(可以达到5V甚至更高)以充分打开所述晶体管M2。所述第二导通电压Vbreak2。

需要说明的是，所述电压放大电路303仅以上述共源极放大器和第一电阻R1为例，但并不以此为限。所述电压放大电路303可以是常规的电压放大电路。具体地，所述电压放大电路303中可以包括压控电流电路、流控电流电路、压控电压电路和流控电压电路的一种或多种。

继续参照图4，在具体实施中，所述检测电路302可以包括：稳压电路Z1和第二电阻R2；其中，所述稳压电路Z1的输出端经由所述第二电阻R2耦接至所述输入端口301，所述稳压电路Z1的输出端检测所述输入电压INPUT，当所述输入电压INPUT超过所述钳位电压时，所述稳压电路Z1的输出端输出第二导通电流(图中未标示，一般为10uA至10mA)；所述第二电阻R2适于根据所述第二导通电流在其第一端和第二端之间产生所述第一导通电压Vbreak1。

其中，所述稳压电路Z1可以包括但不限于一个或者多个串联的稳压管。所述钳位电压等于所述稳压电路Z1中一个或者多个串联的稳压管的稳压值之和。具体地，所述稳压电路Z1中的各个稳压管正极和负极首尾相接，且第一个稳压管的负极耦接所述第二电阻R2；可选地，最后一个稳压管的正极可以耦接所述输入端口301的参考端，例如所述参考端可以是地GND。

当所述输入电压INPUT大于所述钳位电压时，所述稳压电路Z1的输出端输出的电压等于所述钳位电压，且维持不变。

在具体实施中，所述稳压电路Z1中的稳压管的稳压值，以及所述稳压电路Z1中包括的稳压管的数量同时决定了所述钳位电压，也同时决定了在所述输入端口301上的输入电压INPUT高于何等程度时，所述浪涌泄流电路304开始对所述输入端口301进行泄流，降低其浪涌电压。所述钳位电压的大小取决于所述输入端口301的最大耐压能力。

在本实施例中，当所述输入电压INPUT超过所述钳位电压时，也即在输入端口301上可能出现浪涌电压时，所述浪涌保护电路300的响应速度取决于PMOS管M1的开启速度和晶体管M2的开启速度之和。相比于专利文献US20150303678A1中的浪涌保护电路204(参照图2)，本实施例浪涌保护电路300在对浪涌电压进行响应时，历经的电路元件较少，对浪涌电压的响应速度更快，可以在第一时间对浪涌电压进行抑制，更加有效地保护所述输入端口301。

参照图5，本实施例中，在所述输入端口301未耦接所述浪涌保护电路300时，所述输入端口301上耦合入浪涌电压后，所述输入电压INPUT的波形为虚线所示，过高的浪涌电压可能将与所述输入端口301有耦合关系的电路器件损坏。

而耦接有本实施例浪涌保护电路300的输入端口301在耦合入浪涌电压后，所述输入电压INPUT的波形为实线所示，当所述输入电压INPUT超过钳位电压(表示为Vclamp)时，所述浪涌保护电路300开始泄放浪涌能量，所述输入电压INPUT开始下降。因此，所述输入电压INPUT只会小幅度上升，其最大值等于所述钳位电压Vclamp。

此外，经本申请发明人的仿真和实测，本实施例浪涌保护电路300可以满足IEC 61000-4-5 2Ω等效串联阻抗测试标准(等同于国标GB/T 17626.5)。

本发明实施例还公开一种电子设备，所述电子设备可以包括所述输入端口301和所述浪涌保护电路300。

在具体实施中，所述电子设备可以包括但不限于手机、平板电脑、其他通用串行总线(Universal Serial Bus，USB)接口设备等。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。