同步整流时序控制器、无线充电全桥同步整流电路及系统的制作方法

本实用新型涉及无线充电领域，特别涉及一种同步整流时序控制器、无线充电全桥同步整流电路及系统。
背景技术：
：图1示意出了现有的基于二极管的无线充电全桥同步整流系统100。所述无线充电全桥同步整流系统100包括发送端Tx和接收端Rx。所述发送端Tx包括脉宽调制(PulsewidthModulation,PWM)单元、直流-交流功率转换单元和初级线圈(PrimaryCoil)。所述接收端Rx包括次级线圈(SecondaryCoil)、电容CS和Cd、由二极管D1-D4组成的全桥电路和稳压电容C，所述接收端Rx也可以被称为无线充电全桥同步整流电路。然而，由于二极管D1-D4导通压降约为0.7V，在整流输出端Rect带载大电流1A时，整流系统由于导通压降产生的发热损耗较大，整流效率偏低。采用NLDMOS(N-typeLaterallyDiffusedMetalOxideSemiconductor，N型LDMOS管)管全桥同步整流技术可以降低整流电路自身损耗，提高整机效率。目前，对整流效率要求高的电路应用中常用同步整流技术。图2示意出了一种基于N型LDMOS管的无线充电全桥同步整流系统200。如图2所示，其与图1不同的是，所述无线充电全桥同步整流系统200中的全桥电路由四个N型LDMOS整流管N1、N2、N3和N4组成，而不是由四个二极管组成，另外其还包括同步整流时序控制器来控制四个N型LDMOS管N1、N2、N3和N4的导通或截止，从而实现整流。现有无线充电全桥同步整流电路为了获取较高的系统效率，一般是在整流前的交流信号AC1和AC2为零时，将所述整流管N1、N2、N3和N4进行切换，即尽量将整流管N1、N2、N3和N4工作在AC交流信号的断续模式(DiscontinuousConductionMode，简称DCM)。为了实现DCM的控制，需要高性能的AC过零检测电路，这就对AC过零检测电路中的比较器的偏移量控制提出较高的要求，提高了无线充电全桥同步整流电路的成本和复杂度。另外，现有同步整流电路仅对整流前的AC交流信号做过零检测，当被采样的交流信号有干扰时，过零检测输出会出现毛刺等错误波形，此时需要通过数字信号处理调整所述AC过零检测电路的输出信号的占空比，并滤除信号中出现的毛刺；最终将处理后的信号送入同步整流驱动电路。此外，由于AC交流信号在同步整流过程中会出现过冲现象(高于整流输出电平或低于交流地电平)，对于受到干扰的AC交流信号，仅通过AC过零检测做硬件采样，并依靠软件处理产生同步整流驱动控制信号，既增加了硬件采样设计难度，也增加了软件处理的复杂度，同时软件信号处理必然带来相对于硬件处理而言更长的时序延迟，进而影响同步整流效率。另外，在无线充电Qi标准中，发送端Tx与接收端Rx之间还可以进行通讯，通讯是以2FSK(二进制频移键控)方式传输，通讯包络数据叠加于AC交流信号中，为了解调出所述通讯包络数据，需要事先解调出FSK解调所需的参考频率，现有技术中需要单独设计硬件电路来解调出FSK解调所需的参考频率，无形中也增大了版图面积，抬高了硬件成本。因此，有必要提供一种新的解决方案来解决上述问题。技术实现要素：本实用新型的目的之一在于提供一种同步整流时序控制器，其可以提高了同步整流效率及可靠性。本实用新型的目的之二在于提供一种无线充电全桥同步整流电路，其可以提高了同步整流效率及可靠性。本实用新型的目的之三在于提供一种无线充电全桥同步整流系统，其可以提高了同步整流效率及可靠性。为实现上述目的，根据本实用新型的一个方面，本实用新型提供一种同步整流时序控制器，用于对全桥电路中的第一整流开关、第二整流开关、第三整流开关和第四整流开关的导通或关断进行时序控制，其包括：第一比较器，用于比较第一交流输入端的第一交流信号和整流输出端的整流信号，输出第一交流高采样信号；第二比较器，用于比较第二交流输入端的第二交流信号和整流输出端的整流信号，输出第二交流高采样信号；第三比较器，用于比较第一交流输入端的第一交流信号和预定低电压阈值，输出第一交流低采样信号；第四比较器，用于比较第二交流输入端的第二交流信号和预定低电压阈值，输出第二交流低采样信号；逻辑组合电路，用于对第一交流高采样信号、第一交流低采样信号、第二交流高采样信号、第二交流低采样信号进行逻辑组合运算，产生控制第一整流开关导通或截止的第一驱动控制信号、控制第二整流开关导通或截止的第二驱动控制信号、控制第三整流开关导通或截止的第三驱动控制信号，以及控制第四整流开关导通或截止的第四驱动控制信号。进一步的，第一驱动控制信号和第四驱动控制信号驱动第一整流开关和第四整流开关同步导通或截止，第二驱动控制信号和第三驱动控制信号驱动第二整流开关和第三整流开关同步导通或截止，第一整流开关和第四整流开关的导通时段与第二整流开关和第三整流开关的导通时段不交叠。进一步的，第一交流信号和第二交流信号中加载有通讯包络数据，基于各个驱动控制信号的频率得到解调所述通讯包络数据时所需的参考频率。进一步的，所述同步整流时序控制器还包括：连接于第一交流输入端和第一比较器的第一输入端之间的第一电阻；连接于第一比较器的第一输入端和接地端之间的第一可调整电流源；连接于所述整流输出端和第一比较器的第二输入端之间的第二电阻；连接于第一比较器的第二输入端和接地端之间的第二可调整电流源；连接于第二交流输入端和第二比较器的第一输入端之间的第三电阻；连接于第二比较器的第一输入端和接地端之间的第三可调整电流源；连接于所述整流输出端和第二比较器的第二输入端之间的第四电阻；连接于第二比较器的第二输入端和接地端之间的第四可调整电流源。更进一步的，通过调整各个可调整电流源的电流值，能够调整第一整流开关和第三整流开关之间的导通死区。进一步的，所述预定低电压阈值高于且接近地电平，其取值范围为0.1至0.4V。优选的，所述预定低电压阈值为0.25V。进一步的，所述逻辑组合电路包括第一与非门、第二与非门、第一或非门、第二或非门、第一与门和第二与门，其中第一与非门的两个输入端分别与第一比较器的输出端和第四比较器的输出端相连，第一与非门的输出端与第一或非门的一个输入端相连，第二与非门的两个输入端分别与第二比较器的输出端和第三比较器的输出端相连，第二与非门的输出端与第二或非门的一个输入端相连，第一或非门的输出端与第二或非门的另一个输入端相连，第一或非门的输出端输出第四驱动控制信号，第二或非门的输出端与第一或非门的另一个输入端相连，第二或非门的输出端输出第三驱动控制信号，第一与门的三个输入端分别与第一比较器的输出端、第四比较器的输出端和第一或非门的输出端相连，第一与门的输出端输出第一驱动控制信号，第二与门的三个输入端分别与第二比较器的输出端、第三比较器的输出端和第二或非门的输出端相连，第二与门的输出端输出第二驱动控制信号。进一步的，所述同步整流时序控制器还包括整流驱动电路，第一驱动控制信号、第二驱动控制信号、第三驱动控制信号和第四驱动控制信号通过所述整流驱动电路分别驱动第一整流开关、第二整流开关、第三整流开关、第四整流开关。根据本实用新型的另一个方面，本实用新型提供一种无线充电全桥同步整流电路，其包括：全桥电路，其包括第一整流开关、第二整流开关、第三整流开关和第四整流开关，第一整流开关连接于整流输出端和第一交流输入端之间，第二整流开关连接于整流输出端和第二交流输入端之间，第三整流开关连接于第一交流输入端和接地端之间，第四整流开关连接于第二交流输入端和接地端之间；稳压电容，其连接于整流输出端和接地端之间；同步整流时序控制器。所述同步整流时序控制器包括：第一比较器，用于比较第一交流输入端的第一交流信号和整流输出端的整流信号，输出第一交流高采样信号；第二比较器，用于比较第二交流输入端的第二交流信号和整流输出端的整流信号，输出第二交流高采样信号；第三比较器，用于比较第一交流输入端的第一交流信号和预定低电压阈值，输出第一交流低采样信号；第四比较器，用于比较第二交流输入端的第二交流信号和预定低电压阈值，输出第二交流低采样信号；逻辑组合电路，用于对第一交流高采样信号、第一交流低采样信号、第二交流高采样信号、第二交流低采样信号进行逻辑组合运算，产生控制第一整流开关导通或截止的第一驱动控制信号、控制第二整流开关导通或截止的第二驱动控制信号、控制第三整流开关导通或截止的第三驱动控制信号，以及控制第四整流开关导通或截止的第四驱动控制信号。进一步的，所述无线充电全桥同步整流电路还包括有：次级线圈，其具有第一连接端和第二连接端，其第二连接端作为所述第二交流输入端；第一电容，连接于所述次级线圈的第一连接端和第二连接端之间；第二电容，其一端与次级线圈的第一连接端相连，其另一端作为所述第一交流输入端。进一步的，第一整流开关、第二整流开关、第三整流开关、第四整流开关均为N型LDMOS管，第一整流开关的漏极与所述整流输出端相连，其源极与第一交流输入端相连，第一驱动控制信号通过所述第一整流开关的栅极控制第一整流开关的导通或截止，第三整流开关的漏极与第一交流输入端相连，其源极与接地端相连，第三驱动控制信号通过所述第三整流开关的栅极控制第三整流开关的导通或截止，第二整流开关的漏极与所述整流输出端相连，其源极与第二交流输入端相连，第二驱动控制信号通过所述第二整流开关的栅极控制第二整流开关的导通或截止，第四整流开关的漏极与第二交流输入端相连，其源极与接地端相连，第四驱动控制信号通过所述第四整流开关的栅极控制第四整流开关的导通或截止。根据本实用新型的再一个方面，本实用新型提供一种无线充电全桥同步整流系统，其包括：上文所述的无线充电全桥同步整流电路；和，发送端，其包括脉宽调制单元、直流-交流功率转换单元和初级线圈，所述初级线圈能够与所述次级线圈无线耦合形成变压器。与现有技术相比，本实用新型通过对整流前的交流信号进行高低电平采样，并将采样数据送入硬件电路进行时序处理，以控制各个整流开关的导通或截止，可以提高了同步整流效率及可靠性。此外，直接根据各个驱动控制信号的频率就可以得到解调所述通讯包络数据时所需的参考频率。【附图说明】结合参考附图及接下来的详细描述，本实用新型将更容易理解，其中同样的附图标记对应同样的结构部件，其中：图1示意出了现有的基于二极管的无线充电全桥同步整流系统；图2示意出了一种基于N型LDMOS管的无线充电全桥同步整流系统；图3示出了本实用新型中的同步整流时序控制器在一个实施例中的电路图；图4示出了图3中的同步整流时序控制器中的部分信号的时序图；图5示出了本实用新型中的无线充电全桥同步整流电路在一个示例中的仿真波形；图6示出了用于进行同步整流时序控制器验证的第一验证示例的交流信号AC1、AC2的波形，其中，所述交流信号AC1、AC2的频率为205KHz，10％占空比，整流信号的电压Vrect＝7V，无负载；图7为图6的验证示例的仿真数据；图8示出了用于进行同步整流时序控制器验证的第一验证示例的交流信号AC1、AC2的波形，其中，所述交流信号AC1、AC2的频率为160KHz，整流信号的电压Vrect＝10.2V，无负载；图9为图8的验证示例的仿真数据。【具体实施方式】为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。本实用新型提供一种同步整流时序控制器、无线充电全桥同步整流电路及系统，其可以提高了同步整流效率及可靠性。另外，还可以同时得到解调通讯包络数据时所需的参考频率。图2示意出了一种基于N型LDMOS管的无线充电全桥同步整流系统200。所述无线充电全桥同步整流系统200包括发送端Tx和接收端Rx。所述发送端Tx包括脉宽调制(PulsewidthModulation,PWM)单元、直流-交流功率转换单元和初级线圈(PrimaryCoil)。所述接收端Rx包括次级线圈(SecondaryCoil)、第一电容Cd、第二电容Cs，由第一整流开关N1、第二整流开关N2、第三整流开关N3、第四整流开关N4组成的全桥电路、稳压电容C1和同步整流时序控制器220。所述接收端Rx也可以被称为无线充电全桥同步整流电路。所述发送端Tx可以利用初级线圈以电磁场的形式无线发送能量，而接收端Rx可以利用次级线圈接收电磁场的能量并将其转化为交流电，两者之间的电能传输是通过电磁感应技术，之后，通过全桥电路将其整流成直流电压，并通过整流输出端Rect输出，给负载RL供电。四个整流开关的驱动控制信号由所述同步整流时序控制器220决定。所述次级线圈具有第一连接端和第二连接端，第二连接端作为第二交流输入端AC2。第一电容Cd连接于所述次级线圈的第一连接端和第二连接端之间。第二电容Cs的一端与所述次级线圈的第一连接端相连，另一端作为第一交流输入端AC1。第一整流开关N1连接于整流输出端Rect和第一交流输入端AC1之间，第二整流开关N2连接于整流输出端Rect和第二交流输入端AC2之间，第三整流开关N3连接于第一交流输入端AC1和接地端PGND之间，第四整流开关N4连接于第二交流输入端AC2和接地端PGND之间。所述稳压电容C1连接于整流输出端Rect和接地端PGND之间。所述同步整流时序控制器220利用硬件对第一交流输入端AC1的第一交流信号和第二交流输入端AC2的第二交流信号分别进行高低采样得到第一交流高采样信号、第二交流高采样信号、第一交流低采样信号和第二交流低采样信号，并对第一交流高采样信号、第一交流低采样信号、第二交流高采样信号、第二交流低采样信号进行逻辑组合运算产生控制第一整流开关N1导通或截止的第一驱动控制信号、控制第二整流开关N2导通或截止的第二驱动控制信号、控制第三整流开关N3导通或截止的第三驱动控制信号，以及控制第四整流开关N4导通或截止的第四驱动控制信号。第一驱动控制信号和第四驱动控制信号驱动第一整流开关N1和第四整流开关N4同步导通或截止，第二驱动控制信号和第三驱动控制信号驱动第二整流开关N2和第三整流开关N3同步导通或截止，第一整流开关N1和第四整流开关N4的导通时段与第二整流开关N2和第三整流开关N3的导通时段不交叠。在一个实施例中，第一整流开关N1、第二整流开关N2、第三整流开关N3、第四整流开关N4均为N型LDMOS管。第一整流开关N1的漏极与整流输出端Rect相连，其源极与第一交流输入端AC1相连，第一驱动控制信号通过第一整流开关N1的栅极控制第一整流开关N1的导通或截止。第三整流开关N3的漏极与第一交流输入端AC1相连，其源极与接地端相连，第三驱动控制信号通过第三整流开关N3的栅极控制第三整流开关N3的导通或截止。第二整流开关N2的漏极与整流输出端Rect相连，其源极与第二交流输入端AC2相连，第二驱动控制信号通过第二整流开关N2的栅极控制第二整流开关N2的导通或截止。第四整流开关N4的漏极与第二交流输入端AC2相连，其源极与接地端相连，第四驱动控制信号通过第四整流开关N4的栅极控制第四整流开关N4的导通或截止。当然在其他实施例中，也可以采用其他类型的MOS晶体管作为整流开关。基于Qi标准的全桥同步整流电路采用N型LDMOS管做整流开关，LDMOS管的导通压降可以做到小于0.1V，此时无线充电全桥同步整流电路的效率就取决于LDMOS管N1-N4的栅极的时序控制。图3示出了本实用新型中的同步整流时序控制器220在一个实施例中的电路图。所述同步整流时序控制器220包括第一比较器CP1、第二比较器CP2、第三比较器CP3、第四比较器CP4、逻辑组合电路221和整流驱动电路222。第一比较器CP1比较第一交流输入端AC1的第一交流信号和整流输出端Rect的整流信号，输出第一交流高采样信号AC1_high。第二比较器CP2比较第二交流输入端AC2的第二交流信号和整流输出端Rect的整流信号，输出第二交流高采样信号AC2_high。第三比较器CP3比较第一交流输入端AC1的第一交流信号和预定低电压阈值Vth，输出第一交流低采样信号AC1_low。第四比较器CP4比较第二交流输入端AC2的第二交流信号和预定低电压阈值Vth，输出第二交流低采样信号AC2_low。在一个实施例中，所述预定低电压阈值Vth的取值范围为0.1-0.4V，比如可以是0.1V，0.25V，0.3V，0.4V等，其可以通过对电源电压进行电阻分压的方式得到，这里以0.25V为例进行介绍。所述逻辑组合电路221对第一交流高采样信号AC1_high、第一交流低采样信号AC1_low、第二交流高采样信号AC2_high、第二交流低采样信号AC2_low进行逻辑组合运算产生控制第一驱动控制信号N1_d、第二驱动控制信号N2_d、第三驱动控制信号N3_d，以及第四驱动控制信号N4_d。所述逻辑组合电路221的逻辑可以确保第一驱动控制信号N1_d和第四驱动控制信号N4_d是相同的，第二驱动控制信号N2_d和第三驱动控制信号N3_d是相同的，第一驱动控制信号N1_d和第二驱动控制信号N2_d是不交叠的。在一个实施例中，所述逻辑组合电路221包括第一与非门NA1、第二与非门NA2、第一或非门NO1、第二或非门NO2、第一与门AN1和第二与门AN2。其中第一与非门NA1的两个输入端分别与第一比较器CP1的输出端和第四比较器CP4的输出端相连，第一与非门NA1的输出端与第一或非门NO1的一个输入端相连。第二与非门NA2的两个输入端分别与第二比较器CP2的输出端和第三比较器CP3的输出端相连，第二与非门NA2的输出端与第二或非门NO2的一个输入端相连。第一或非门NO1的输出端与第二或非门NO2的另一个输入端相连，第一或非门NO1的输出端输出第四驱动控制信号N4_d，第二或非门NO2的输出端与第一或非门NO1的另一个输入端相连，第二或非门NO2的输出端输出第三驱动控制信号N3_d。第一与门AN1的三个输入端分别与第一比较器CP1的输出端、第四比较器CP4的输出端和第一或非门NO1的输出端相连，第一与门AN1的输出端输出第一驱动控制信号N1_d，第二与门AN2的三个输入端分别与第二比较器CP2的输出端、第三比较器CP3的输出端和第二或非门NO2的输出端相连，第二与门AN2的输出端输出第二驱动控制信号N2_d。所述同步整流时序控制器220还包括整流驱动电路222，第一驱动控制信号N1_d、第二驱动控制信号N2_d、第三驱动控制信号N3_d和第四驱动控制信号N4_d经过整流驱动电路222分别驱动第一整流开关N1、第二整流开关N2、第三整流开关N3、第四整流开关N4。图4示出了图3中的同步整流时序控制器中的部分信号的时序图，其中其余的信号的时序原理也是类似的。这样，所述同步整流时序控制器220就可以利用硬件实现所述整流开关N1-N4的自动同步时序控制，提高同步整流效率，满足Qi标准设计要求。由于比较器本身具有延迟，在一些特殊的情形下可能会导致整流开关出现短暂的上下整流开关同时导通。因此，本实用新型中的同步整流时序控制器220还可以包括：连接于第一交流输入端AC1和第一比较器CP1的第一输入端之间的第一电阻R1；连接于第一比较器CP1的第一输入端和接地端之间的第一可调整电流源S1；连接于整流输出端Rect和第一比较器CP1的第二输入端之间的第二电阻R2；连接于第一比较器CP1的第二输入端和接地端之间的第二可调整电流源S2；连接于第二交流输入端AC2和第二比较器CP2的第一输入端之间的第三电阻R3；连接于第二比较器CP2的第一输入端和接地端之间的第三可调整电流源S3；连接于整流输出端Rect和第二比较器CP2的第二输入端之间的第四电阻R4；连接于第二比较器CP2的第二输入端和接地端之间的第四可调整电流源S4。通过调整各个可调整电流源S1-S4的电流值，可以调整交流信号AC1、AC2与整流输出端RECT的整流信号比较点，进而可以能够调整第一整流开关N1和第三整流开关N3之间的导通死区，避免上下整流开关同时导通，同时提高整流效率。在一个实例中，第一可调整电流源S1的电流值在0-10uA之间，第二可调整电流源S2的电流值在5-12.5uA之间，第三可调整电流源S3的电流值在0-10uA之间，第四可调整电流源S4的电流值在5-12.5uA之间，第一电阻至第四电阻的电阻值为2K。在一个验证示例中，选择N型LDMOS管作为整流开关，要求整流信号RECT输出12V，驱动能力为1.25A，输入交流信号AC1和AC2为160KHz，幅度12.2V，占空比50％，考虑大电流驱动能力，基于上述同步整流电路进行仿真验证，仿真数据如下图5所示。从图5可以看出，前述设计的同步整流时序控制器220功能正常，同步整流电路的大电流输出驱动能力正常，N型LDMOS管导通压降12.2V-12.147V＝0.053V，符合设计预期，满足设计要求。如
背景技术：
中所述的，在无线充电Qi标准中，发送端Tx与接收端Rx之间还可以进行通讯，通讯是以2FSK(二进制频移键控)方式传输，通讯包络数据叠加于交流信号(包括第一交流信号AC1和第二交流信号AC2)中，为了解调出所述通讯包络数据，需要事先解调出FSK解调所需的参考频率，现有技术中需要单独设计硬件电路来解调出FSK解调所需的参考频率，无形中也增大了版图面积，抬高了硬件成本。而在本实用新型中，可以直接将各个驱动控制信号N1_d、N2_d、N3_d、N4_d的频率作为解调所述通讯包络数据时所需的参考频率FSK_1，这样就不需要在设置额外的电路了。另外，在无线充电标准Qi中需要解调FSK所需的参考频率，那么就需要验证上述同步整流时序控制器220是否如预期般在硬件设计中兼容FSK频率解调，从而避免硬件成本增加，提高同步整流效率及可靠性。由于基于Qi标准的FSK实装调试解调解码过程中，容易出现以下问题：1.无负载时接收端RX的信号波动比较大，而有负载时接收端Rx信号的毛刺逐渐变小甚至消失。2.相同情况下，205KHz调占空比时与160KHz调相位时，接收端Rx的信号波动较大，尤其是无负载160KHz调相位时，接收端Rx信号的杂波最多。选取FSK调试中采集的最差的交流信号波形曲线，并通过前述同步整流时序控制器220进行仿真，验证其是否兼容FSK频率解调。图6示出了用于进行同步整流时序控制器220验证的第一验证示例的交流信号AC1、AC2的波形，其频率为205KHz，10％占空比，整流信号的电压Vrect＝7，无负载。图6中标尺数据如表1所示。表1abcdeV1V2V3V4V5U1U2U3U44.92us680ns880ns960ns960ns7.2V6.7V6.1V5.3V3.9V7.2V1.6V1.1V0.8V同步整流时序控制器220的仿真结果如图7。从图7可以看出，主要可以查看得到的参考频率FSK_1，其一个周期是BASELINE和TIMEA之间的时长，为约4.9us，其频率为1/4.9us≈205KHz，符合设计要求。图8示出了用于进行同步整流时序控制器220验证的第一验证示例的交流信号AC1、AC2的波形，其频率为160KHz调相位，整流信号的电压Vrect＝10.2V，无负载。图8中标尺数据如表2所示。表2同步整流时序控制器220的仿真结果如图9。从图9可以看出，主要可以查看得到的参考频率FSK_1，其一个周期是BASELINE和TIMEA之间的时长，为约6.24us，其频率为1/6.24us≈160KHz，符合设计要求。综上所述，本实用新型设计的同步整流时序控制器，通过硬件对整流前的交流信号做高低采样处理，降低了设计难度，避免了软件处理带来的延迟，同时在保证大驱动电流能力的前提下，兼容FSK频率解调功能，避免了硬件成本的增加，提高了同步整流效率及可靠性。本实用新型中的“耦接”、“相连”、“相接”、“连接”、“接地”等表示电性连接的词，除了特别说明的外，都表示直接或间接的电性相连，间接的电性相连意味着中间可以串联一些器件，比如电阻或电感等。上述说明已经充分揭露了本实用新型的具体实施方式。需要指出的是，熟悉该领域的技术人员对本实用新型的具体实施方式所做的任何改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也并不仅仅局限于所述具体实施方式。当前第1页1 2 3