频率控制电路和方法以及开关电路与流程

文档序号:11205142
频率控制电路和方法以及开关电路与流程

本发明涉及电力电子技术领域,具体涉及一种频率控制电路和方法以及开关电路。



背景技术:

由于开关电路工作频率受频率控制电路的控制,因此,现有技术中,开关电路一般包括频率控制电路,频率控制电路可以集成于片内,也可以由分立器件搭建而成,但是很多场合是以芯片的形式使用的。以集成于片内的频率控制电路为例,由于工作频率是固定的,很难再通过外部信号和内部设置的方式进行设置。

以包含了频率控制电路的Buck电路为例,其原理图如图1所示,图1中的频率控制电路包括电流源I、电容C、开关S、比较器U01和触发器U02,所述的频率控制电路通过控制器U03连接在Buck电路的控制端。所述Buck电路包括上下两个NMOS管M1和M2、电感L和电容Co,上管M1一端接输入电压Vin,另一端接下管M2,下管M2另一端接地,电感L一端接M1和M2的公共节点sw,另一端接电容Co一端,电容另一端接地,电容Co两端电压即为Buck电路输出电压Vout。电流源I与电容C串联,开关S和电容C并联,电流源I与电容C公共节点处电压为Vd。比较器U01一端接电压Vd,另一端接参考电压Vref,输出端连接触发器复位端。触发器U02输出Clock信号通过计时模块Ton与触发器的置位端连接,所述Clock信号还用于控制开关S的通断。控制器U03输入端接收所述Clock信号,控制器U03的输出端连接Buck电路的开关管M1和M2。

开始时,开关S断开,电流源I给电容C充电,节点处电压Vd不断上升,当Vd<Vref时,比较器U01输出低电平,触发器U02输出Clock信号为低电平;当Vd上升到Vref时,比较器U01输出高电平,触发器U02置位端接收一个高电平信号,触发器U02输出Clock信号为高电平,同时,计时模块Ton开始计时,开关S闭合。计时模块Ton计时结束后,触发器U02复位端接收一个高电平信号,触发器U02输出Clock信号变为低电平,同时开关S断开,电路回到开始状态并按照上述步骤往复工作。得到的Clock信号频率即为电路的工作频率,Clock信号通过控制器U03即可控制Buck电路的开关动作。由于芯片易受周围相近工作频率的芯片干扰,现有技术芯片工作频率是固定的,一旦受到这样的干扰,无法再设置工作频率来避免芯片受到影响,从而降低开关电路系统的可靠性及降低系统输出的稳定性。



技术实现要素:

有鉴于此,本发明的目的在于提供一种频率控制电路和方法以及开关电路,用以解决开关电路工作频率难以设置的技术问题,以提高开关电路系统稳定性。

为实现上述目的,本发明提供一种频率控制电路,包括:

设置电路,根据所述第二电压信号的值,输出设置信号;

时钟信号产生电路,接收所述调节信号,输出表征工作频率的时钟信号,根据所述调节信号来调节所述时钟信号高电平处或低电平处的脉宽,以实现频率设置。

可选的,所述设置电路包括调压电路,在频率设置时,在第一电压信号和第二电压信号之间形成电压差;在非频率设置时,所述第二电压信号等于所述第一电压信号。

可选的,所述的调压电路包括第一电阻和第一电流源,所述第一电阻的一端接所述第一电压信号,其另一端与所述第一电流源连接,并输出所述第二电压信号,通过开关控制所述第一电阻与第一电流源的通断。

可选的,所述的第一电压信号为开关电路的输出电压采样信号,用于表征开关电路的输出电压,在非频率设置时,第二电压信号等于第一电压信号,检测第二电压信号可得到第一电压信号。

可选的,所述的调节电路还包括比较电路,所述的设置电路包括一个或多个比较器,将所述第二电压信号与相应的参考信号进行比较,产生相应的比较信号,根据所述的比较信号来产生所述设置信号。

可选的,所述的设置电路还包括电流调节电路,所述电流调节电路接收所述比较信号,以调节所述电流调节电路中的电流,根据所述电流调节电路中的电流来输出所述的设置信号。

可选的,所述的电流调节电路包括多路由电流源和开关组成的串联模块,每路开关的控制端接收相应的所述比较信号。

可选的,所述的设置电路还包括锁存电路,将所述比较电路输出的比较信号锁存于锁存电路中,所述电流调节电路接收所述锁存电路中已锁存的比较信号。

可选的,所述时钟信号产生电路包括第一电容,所述的时钟信号产生电路接收所述设置信号,所述设置信号对所述第一电容充电,将所述第一电容充电至第一阈值的时间表征所述时钟信号高电平处或低电平处的脉宽。

可选的,所述时钟信号产生电路还包括触发器,将所述第一电容上的电压与第一阈值进行比较,其比较结果接入触发器的重置端,所述触发器的置位端连接有计时模块,所述触发器的输出端输出所述时钟信号。

可选的,所述设置信号对所述第一电容充电,所述第一电容上电压小于第一阈值,所述触发器接收上述比较结果,此时其所输出的时钟信号为低电平;当所述第一电容上电压上升到第一阈值时,所述触发器根据该比较结果所输出时钟信号为高电平,与此同时,所述计时模块开始计时,并对第一电容放电,所述计时模块内预设有阈值时间,在计时到阈值时间时则计时结束,在计时时间内所述的时钟信号为高电平,在计时结束后再次对第一电容充电,往复上述过程。

可选的,所述第一电容的容值和所述第一阈值为可变的,通过调节所述第一电容的容值或所述第一阈值,来进一步设置所述时钟信号高电平处或低电平处的脉宽。

可选的,所述的频率控制电路为集成电路,所述第一电阻设置在片外,所述集成电路的采样引脚连接所述第一电阻,所述第二电压信号为所述集成电路采样引脚的电压。

本发明还提供一种频率控制方法,包括以下步骤:

在频率设置时,输出电流并检测第二电压信号,根据所述第二电压信号的值,输出设置信号,根据所述设置信号来设置所述时钟信号高电平处或低电平处的脉宽,输出表征工作频率的时钟信号,以实现频率设置;在非频率设置时,所述第二电压信号等于所述第一电压信号,检测所述第二电压信号可得到第一电压信号。

本发明还提供一种开关电路,包括:以上任意一种频率控制电路,所述开关电路的控制端接收所述时钟信号以控制主功率开关管的开关状态。

与现有技术相比,本发明的技术方案具有以下优点:在频率设置时,输出电流并检测第二电压信号,根据所述第二电压信号的值,输出设置信号,根据所述设置信号来设置所述时钟信号高电平处或低电平处的脉宽,输出表征工作频率的时钟信号,以实现频率设置;在非频率设置时,所述第二电压信号等于所述第一电压信号,检测所述第二电压信号可得到第一电压信号。本发明在频率设置时可以通过设置第二电压信号的大小来设定开关电路的工作频率,避免了电路的电磁干扰,提高开关电路系统的稳定性。

附图说明

图1为现有技术中应用频率控制电路之开关电路的示意图;

图2为本发明中应用频率控制电路之开关电路的示意图;

具体实施方式

以下结合附图对本发明的优选实施例进行详细描述,但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。

为了使公众对本发明有彻底的了解,在以下本发明优选实施例中详细说明了具体的细节,而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。

在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是,附图均采用较为简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。

如图2所示,示意了本发明频率控制电路的电路结构,以频率控制电路控制Buck电路为例,图2中的频率控制电路包括设置电路和时钟信号产生电路。所述设置电路包括调压电路、比较电路、锁存电路和电流调节电路U1,所述调压电路电路包括第一电阻RT、开关S01、第一电流源I01,所述比较电路包括多个比较器,所述锁存电路包括多个锁存器,所述电流调节电路U1包括多个电流源和开关。所述时钟信号产生电路包括包括开关S、第一电容C、比较器U01、触发器U02。所述频率控制电路通过控制器U03连接在Buck电路的控制端。所述Buck电路包括上下两个NMOS管M1和M2、电感L、电容Co和两个分压电阻R1、R2。上管M1一端接输入电压Vin,另一端接下管M2,下管M2另一端接地,电感L一端接M1和M2的公共节点sw,另一端接电容Co一端,电容Co另一端接地,电容Co两端电压即为Buck电路输出电压Vout。电阻R1和电阻R2串联,所述串联电路接在电容Co的两端,电阻R1和电阻R2公共节点处电压为V1,第一电阻RT一端接第一电压V1;第一电流源I01与开关S01任意顺序串联,为第一串联电路,第一串联电路一端接第一电阻RT另一端,其公共节点处电压为第二电压V2,第一串联电路另一端接电源VDD。所述比较电路的每个比较器一端接第二电压V2,另一端接一个基准电压(VR1、VR2、......、VRn),每个比较器输出端接一个锁存器。所述电流调节电路U1由多个串联电路并联组成,每个串联电路由一个电流源(I1、I2、......、In)和一个开关(S1、S2、......、S3)串联,所述电流调节电路U1输入端接供电端,输出端接所述时钟信号产生电路。开关S和第一电容C并联,所述并联电路一端接电流调节电路U1输出端,其公共节点处电压为Vd,所述并联电路另一端接地。比较器U01一端接电压Vd,另一端接第一阈值Vref,输出端接触发器U02置位端。触发器U02输出Clock时钟信号通过计时模块Ton与触发器的置位端连接,所述Clock时钟信号还用于控制开关S的通断。控制器U03输入端接收所述Clock时钟信号,控制器U03的输出端连接Buck电路的开关管M1和M2。

电路上电时,输入Enable信号控制开关S01闭合,电路工作在频率设置状态,否则工作在非频率设置状态。电路工作在频率设置状态时,第二电压的大小为:

V2=I01*(R2+RT)+Io*R2 (1)

其中,Io为Buck电路输出电流。

因为Io的值远小于I01,电阻R2远小于第一电阻RT,所以式(1)中的Io*R2可以忽略不计。

设定一系列参考电压VR1、VR2、......、VRn,其中VR1>VR2>.....>VRn,将第二电压V2分别于参考电压VR1、VR2、......、VRn相比较并经锁存器锁存后输出比较信号VC1、VC2、......、VCn(VC1、VC2、......、VCn为1或0)分别去控制电流调节电路U1中开关S1、S2、......、S3的通断,从而去控制电流调节电路U1的输出电流I0的大小。信号VC1、VC2、......、VCn被锁存后,输入Enable信号控制开关S01断开,此时电路工作在非频率设置状态,第一电压V1等于第二电压V2,检测第二电压V2就可得到第一电压V1。

时钟信号产生电路在开始时,开关S断开,电流调节电路U1输出的电流I0给第一电容C充电,节点处电压Vd不断上升,当Vd<Vref时,比较器U01输出低电平,触发器U02输出Clock时钟信号为低电平;当Vd上升到第一阈值Vref时,比较器U01输出高电平,触发器U02置位端接收一个高电平信号,触发器U02输出Clock时钟信号为高电平,同时,计时模块Ton开始计时,开关S闭合。计时模块Ton计时结束后,触发器U02复位端接收一个高电平信号,触发器U02输出Clock时钟信号变为低电平,同时开关S断开,电路回到开始状态并按照上述步骤往复工作。此外,所述第一电容的容值C和所述第一阈值Vref为可变的,通过调节所述第一电容的容值C或所述第一阈值Vref,可进一步设置所述Clock时钟信号高电平处或低电平处的脉宽。得到的Clock时钟信号频率即为频率控制电路的工作频率,Clock时钟信号通过控制器U03即可控制Buck电路的开关动作。本发明得到的频率控制电路工作的开关周期为:

当需要设置电路工作频率时,通过设置第一电阻RT的大小就可以设置第二电压信号的值,根据第二电压信号的值得到设置信号,再根据所述设置信号来设置时钟信号高电平或低电平处的脉宽,便可实现频率设置。所述的频率控制电路可以为集成电路,所述第一电阻设置在片外,所述集成电路的采样引脚连接所述第一电阻,所述第二电压信号为所述集成电路采样引脚的电压,所述采样引脚为复用引脚,既可以实现输出电压采样,同时也可以实现频率设置的功能,即通过设置第二电压信号的大小就可以设置芯片的工作频率,从而避免与周围芯片产生电磁干扰,提高了开关电路系统的稳定性。

以上所述的实施方式,并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等,均应包含在该技术方案的保护范围之内。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1