一种物联网中的锁存静电保护电路的制作方法

本发明涉及静电保护领域，特别是涉及一种电源钳位静电保护电路。

背景技术：

近些年随着集成电路工艺的快速发展，mos管的线宽越来越窄，结深越来越浅，栅氧层的厚度也越来越薄，这些都加速了电路设计对静电保护（esd，electro-staticdischarge）的需求。在医疗设备中，对芯片稳定工作的要求越来越高，也就要求芯片能够抵抗强大的esd电流冲击，确保内部电子器件不失效，使得医疗设备正常工作不受影响。在物联网中，也同样对esd有较高的要求。

通用的esd分为hbm（humanbodymodel人体模式）模式，mm（machinemodel机器模式）模式和cdm（chargeddevicemodel带电模式）模式。hbm和mm模式是外部对芯片进行放电，仅仅依靠输入输出端口的esd保护电路是远远不够的，还需要在电源和地之间加esd保护电路（电源钳位esd电路），从而能够更加快速的泄放电流，以保证整个芯片的esd性能。

参见图1所示，现有的电源钳位esd电路包括检测电路，缓冲电路和泄放电路。

检测电路由电阻r1和电容c1组成，其rc延时时间决定着泄放电流的时间，延时时间越大，泄放电流时间也就越多。该检测电路用于检测esd脉冲，正确区分esd脉冲和正常的电源上电脉冲。当电源正常上电时，检测电路要保证电源钳位esd电路不开启，当发生esd事件时，检测电路要能够迅速检测到esd脉冲，并引导电源钳位esd电路工作，从而泄放电流，保护芯片内部电路。

缓冲电路，由三个串联连接的反相器inv1～inv3组成，用于放大检测电路的输出，给泄放电路提供驱动能力，从而驱动泄放管工作。

泄放电路，由nmos晶体管m1组成，用于泄放esd电流的，当发生esd事件时，泄放电路能正常打开泄放esd电流；当电路正常工作时，泄放电路是关闭的。由于发生esd事件时，电流都是安培量级的，泄放电路的nmos晶体管尺寸都较大。

电源正常上电的时间一般为1ms左右，而发生esd事件的时间为几十纳秒级别。检测电路不仅要正确区分esd脉冲和正常的电源上电脉冲，还要尽量增加延时时间，从而增加泄放esd电流的时间。图1中的检测电路用rc电路进行延时设计，如果rc时间较长，泄放电流效果会更好。

但是对于快速上电的芯片，就会导致误触发，误把快速的电源上电当成esd事件，从而影响芯片正常工作。如果采用图1的电路图，那么rc时间常数就不能设计很长，否则就影响芯片的上电。但如果rc时间尝试不够长，又可能会影响芯片的esd性能。

技术实现要素：

本发明要解决的技术问题是提供一种物联网中的锁存静电保护电路，在芯片快速上电时，要保证esd电路处于关闭状态，不会误触发esd电路工作，当发生esd事件时，又要尽可能的多泄放esd电流。

为解决上述技术问题，本发明的一种静电保护电路，包括：

一检测电路，由第一电阻r1和第一电容c1组成；一缓存电路，由第一反相器inv1，第二反相器inv2，第三反相器inv3，第四相器inv4，第五反相器inv5，第二电容c2，第一nmos晶体管nm1和第一pmos晶体管pm1组成；一泄放电路，由第二nmos晶体管nm2组成。

本发明的特征在于：所述的检测电路，第一电容c1和第一电阻r1串联后并作为检测电路的输出端，电容c1的另外一端和地连接，电阻r1的另外一端和电源vdd连接；所述缓存电路，检测电路的输出端、第一反相器inv1的输入端和第三反相器inv3的输入端相连在一起，第一反相器inv1的输出端和第二反相器inv2的输入端连接，第二反相器inv2的输出端和第一pmos管pm1的栅极相连接，inv3的输出端、第四反相器inv4的输入端和第五反相器inv5的输出端连接在一起，inv4的输出端、inv5的输入端、第二电容c2的一端和第一nmos管nm1的栅极连接在一起，电容c2的另一端接地，nm1管的漏极、pm1管的漏极和第二nmos管nm2的栅极连接在一起，pm1管的源极接vdd，nm1管的源极接地；所述泄放电路，第二nmos管nm2源极和地连接，nm2管的漏极和vdd连接。

本发明与现有的静电保护电路相比，当发生esd事件时，通过锁存电路的作用，可以给泄流管更多的时间泄放esd电流，总体esd保护性能较好。

附图说明

图1是现有的静电保护电路原理图；

图2是本发明的静电保护电路一实施例原理图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细的说明：

参见图2所示，在下面的实施例中，本发明所述的静电保护电路，包括：

一检测电路，由第一电阻r1和第一电容c1组成；一缓存电路，由第一反相器inv1，第二反相器inv2，第三反相器inv3，第四相器inv4，第五反相器inv5，第二电容c2，第一nmos晶体管nm1和第一pmos晶体管pm1组成；一泄放电路，由第二nmos晶体管nm2组成。

电阻r1和电容c1组成的检测电路，例如设计其rc延时时间为150ns左右，一般esd事件的发生时间都是几十ns级别的，当发生esd事件时，其检测电路可以正确的检测出，当芯片快速上电（大于200ns）时，又不会误触发。

当芯片正常上电时候，检测电路的输出端为高电平，反相器inv2的输出端就是高电平，此时pm1管关闭，泄放电流管nm2处于关闭状态。

当发生esd事件时候，检测电路的输出端为低电平，反相器inv1的输出端就是高电平，那么反相器inv2的输出端就是低电平，pm1管导通，nm2管开始泄放电流，由于锁存电路的存在，在反正esd事件的时候，nm1管的栅极一直锁在低电平，nm1管不会产生漏电而导致nm2管的栅极电压变低，所以nm1管关闭的时间会更长一点，那么nm2管的栅极就能持续更久的更高的电压，也就使得nm2管可以更加充分的泄放esd电流，最终电路的抗静电性能也就会更好，电容c2进一步保证在esd事件来临瞬间，nm1管的栅极瞬间还是保持低电平状态，进一步减少nm1管漏电产生的可能，让nm2管的栅极尽量维持在高电平上。

背景技术电路和本发明的电路，在仿真中，给同样50ns的高压脉冲，仿真数据表明，背景技术中的泄流管的栅极仅仅能持续22ns的高压时间，而本发明中的泄流管栅极可以持续50ns的高压时间，因此通过对比，本发明中的泄放电路有更加充分的时间来泄放esd电流。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

技术特征：

技术总结
本发明公开了一种物联网中的锁存静电保护电路，包括：一检测电路，一缓存电路，一泄放电路。所述缓存电路，由五个反相器，一个NMOS管、一个PMOS管和一个电容组成。在芯片正常工作的时候，静电保护电路不工作，当发生静电事件时，本发明能产生更长的时间来给泄流管泄放静电产生的电流，从而使得芯片能有更好的抗静电性能。

技术研发人员：陈磊
受保护的技术使用者：丹阳恒芯电子有限公司
技术研发日：2017.10.19
技术公布日：2018.02.16