一种机顶盒天线供电的保护电路的制作方法

本实用新型涉及一种过流保护电路，尤其涉及一种用于机顶盒天线供电的过流保护电路。

背景技术：

机顶盒行业地面无线类型的机器的高频头通常需要输出+5V的电压用于外部天线的供电，业内比较普遍的做法是用三个三极管搭建限流电路，如图2所示，再用两个分压电阻和一个CPU的GPIO检测输出的电压，实现短路判断。

机顶盒天线供电电路的功能主要有以下三个：

1、控制+5V天线供电的开和关。

2、限制+5V输出的电流最大为100mA。

3、天线短路时，关断+5V输出。

业内普遍做法的电路的结构比较简单，基本能满足外部天线的供电和保护需求，但电路原理上仍然存在以下五种缺陷：

1、该电路通过频繁的开关三极管来限制输出电流在一定的范围内，这类设计很容导致三极管烧坏。

2、在输出电流过大时不能及时关断输出。

3、主芯片无法检测到电流过大的状态，也无法反馈输出电流过大的状态到机顶盒的显示界面上。

4、该电路通过GPIO检测输出电压来判断是否短路的方式，需要软件上进行逻辑配合，响应时间长，不能对电路进行即时保护，造成电路元件一定程度上的损伤。

5、需要占用2个CPU的GPIO口，过多消耗CPU接口资源。

在生产实践中也发现有以下四种常见的问题：

1、由于三极管容易烧坏，所以要选用高品质的三极管，导致生产用料特殊，不符合实际生产中的物料归一原则。

2、输出三极管的压降损耗较大，输出不稳定，导致输出控制电流的电阻参数需要根据不同的PCB板反复调整，不方便电路移植。

3、每一个新款的机顶盒都需要软硬件重新匹配短路保护的GPIO，调试过程繁琐。

4、如在开关机过程中短路，电路将不能得到有效的保护。因开关机过程中软件系统还没完整运行，无法完成读取输出电压状态和进行保护的动作。

技术实现要素：

本实用新型所要解决的技术问题是提供一种响应时间短且具有自动关断保护功能的机顶盒天线供电的保护电路。

为解决上述技术问题，本实用新型的技术方案是：一种机顶盒天线供电的保护电路，包括连接在内部5V电源端和+5V输出端之间的NMOS开关管Q1，所述NMOS开关管Q1的源极与内部5V电源端连接，所述NMOS开关管Q1的漏极与+5V输出端连接，所述NMOS开关管Q1的栅极连接有过流保护控制电路，所述过流保护控制电路连接有过流保护锁定电路，所述过流保护控制电路的过流信号输出端与CPU的GPIO连接，所述过流保护锁定电路的控制输入端与CPU的GPIO连接。

作为一种优选的技术方案，所述过流保护控制电路包括三极管Q2，所述三极管Q2的基极与所述NMOS开关管Q1的源极连接，所述三极管Q2的基极连接有下拉电阻R3，所述三极管Q2的发射极与内部5V电源端连接，所述三极管Q2的集电极与CPU的GPIO和过流保护锁定电路连接。

作为一种优选的技术方案，所述过流保护锁定电路包括三极管Q3，所述三极管Q3的基极与所述三极管Q2的集电极和所述CPU的GPIO连接，所述三极管Q3的基极还连接有下拉电阻R7，所述三极管Q3的发射极接地，所述三极管Q3的集电极与所述三极管Q2的基极连接。

作为一种优选的技术方案，所述三极管Q3的基极和所述三极管Q2的集电极之间串联有电阻R8和R5，所述CPU的GPIO连接于所述电阻R8和电阻R5之间；

所述三极管Q3的集电极与所述三极管Q2的基极之间连接有电阻R4，所述三极管Q2的基极和所述NMOS开关管Q1的源极之间连接有电阻R2；

所述NMOS开关管Q1的源极与内部5V电源端之间连接有电阻R1。

作为一种优选的技术方案，所述内部5V电源端连接有并联的滤波电容C1和C2。

作为一种优选的技术方案，所述+5V输出端连接有并联的滤波电容C3和C4。

由于采用了上述技术方案，一种机顶盒天线供电的保护电路，包括连接在内部5V电源端和+5V输出端之间的NMOS开关管Q1，所述NMOS开关管Q1的源极与内部5V电源端连接，所述NMOS开关管Q1的漏极与+5V输出端连接，所述NMOS开关管Q1的栅极连接有过流保护控制电路，所述过流保护控制电路连接有过流保护锁定电路，所述过流保护控制电路的过流信号输出端与CPU的GPIO连接，所述过流保护锁定电路的控制输入端与CPU的GPIO连接；本实用新型能够在电路过流和短路时自行关断输出，保护元器件不被烧坏，解决了短路保护方式调试过程繁琐和输出电流不稳定的问题。

附图说明

图1是本实用新型实施例的电路原理图；

图2是现有技术电路原理图。

具体实施方式

下面结合附图和实施例，进一步阐述本实用新型。在下面的详细描述中，只通过说明的方式描述了本实用新型的某些示范性实施例。毋庸置疑，本领域的普通技术人员可以认识到，在不偏离本实用新型的精神和范围的情况下，可以用各种不同的方式对所描述的实施例进行修正。因此，附图和描述在本质上是说明性的，而不是用于限制权利要求的保护范围。

如图1所示，一种机顶盒天线供电的保护电路，包括连接在内部5V电源端和+5V输出端之间的NMOS开关管Q1，所述NMOS开关管Q1的源极与内部5V电源端连接，所述NMOS开关管Q1的漏极与+5V输出端连接，所述NMOS开关管Q1的栅极连接有过流保护控制电路，所述过流保护控制电路连接有过流保护锁定电路，所述过流保护控制电路的过流信号输出端与CPU的GPIO连接，所述过流保护锁定电路的控制输入端与CPU的GPIO连接。

具体地，如图1所示，所述过流保护控制电路包括三极管Q2，所述三极管Q2采用PNP三极管；所述三极管Q2的基极与所述NMOS开关管Q1的源极连接，所述三极管Q2的基极连接有下拉电阻R3，所述三极管Q2的发射极与内部5V电源端连接，所述三极管Q2的集电极与CPU的GPIO和过流保护锁定电路连接。所述过流保护锁定电路包括三极管Q3，所述三极管Q3采用NPN三极管；所述三极管Q3的基极与所述三极管Q2的集电极和所述CPU的GPIO连接，所述三极管Q3的基极还连接有下拉电阻R7，所述三极管Q3的发射极接地，所述三极管Q3的集电极与所述三极管Q2的基极连接。所述三极管Q3的基极和所述三极管Q2的集电极之间串联有电阻R8和R5，所述CPU的GPIO连接于所述电阻R8和电阻R5之间；所述三极管Q3的集电极与所述三极管Q2的基极之间连接有电阻R4，所述三极管Q2的基极和所述NMOS开关管Q1的源极之间连接有电阻R2；所述NMOS开关管Q1的源极与内部5V电源端之间连接有电阻R1。所述内部5V电源端连接有并联的滤波电容C1和C2。所述+5V输出端连接有并联的滤波电容C3和C4。

如图1所示，“内部5V电源”为机顶盒内部电路提供；“+5V输出”连接到机顶盒tuenr部分的RF in，用于天线供电；“Ant_Ctrl_Overload”用于连接到CPU的GPIO，控制+5V输出的开关和检测过流或者短路状态。

图1中的NMOS开关管Q1用于承载+5V通路的开和关；三极管Q2用于接收触发信号并控制NMOS开关管Q1，包括“+5V输出”的过流短路触发信号和三极管Q3的触发信号；三极管Q3用于接收CPU的控制信号，决定是否触发三极管Q2。

正常工作状态下，NMOS开关管Q1导通，三极管Q2，三极管Q3关闭。“+5V输出”短路或者过流时，三极管Q2被触发导通，接着NMOS开关管Q1关闭(即“+5V输出”被关闭)，三极管Q3导通(锁住三极管Q2的导通状态)。此时CPU可通过读取“Ant_Ctrl_Overload”的电平来获取短路状态，进一步在菜单上显示出来。直至用户通过操作菜单控制“Ant_Ctrl_Overload”为低电平状态才可再次打开“+5V输出”。

本实用新型适用于机顶盒系统中天线+5V供电控制，具有过流、短路自动保护和过流、短路信息反馈功能的开关电路。本电路运用一个MOS管作为+5V供电的导通开关，用两个可相互控制的三极管组成逻辑判断和动作响应电路，一方面能接受主芯片的控制，另一方面能监测+5V的输出情况，决定是否采取保护动作。本方案的电路结构精简，不仅节省CPU的GPIO口资源，同时具有过流和短路自动关断功能，大幅延长电路使用寿命，增强电路的可移植性，弥补以往电路无法读取过流信息的缺陷和解决以往电路短路保护功能调试繁琐的问题。

本专利申请与以往技术相比的有益效果：

1、本专利申请的电路可自行完成短路保护动作，不需要系统软件配合，短路保护响应时间比以往的电路更短。

2、输出过流时电路具有关断保护功能，以往的电路不具备此功能。

3、只占用1个CPU GPIO口，比以往电路的占用2个CPU GPIO口更加节省资源。

4、输出电流的可调节范围比以往的电路更大。本专利申请的电路用MOS管做开关，传承MOS管低输出阻抗的特性，相比以往的电路的三极管开关在输出压降上损耗更小，输出压更佳稳定，输出电流的可调节范围比以往的电路更大，耐大电流输出能力大大增强，有效保护了天线供电的稳定性。

以上显示和描述了本实用新型的基本原理、主要特征及本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。