一种分时启动模块的制作方法

本发明涉及负载驱动技术领域，具体而言，涉及一种分时启动模块。

背景技术：

目前风机、泵类等重载大功率设备启动，主要分为直接启动和其它降低启动电流的启动方式，但是在某些情况下，多个电力设备的启动是可以分时段启动的，这样可以避免同时启动对电网的冲击，也可以避免同时启动时影响其它设备的正常工作。

但现有技术中，多路定时启动模块可以将一组电力设备分时段启动，并且保证有相同的启动间隔，但大多采用单片机控制，实现电力设备的软启动；然而在强电磁环境下单片机比较容易受到干扰，可能会导致启动失败，同时使用单片机的成本较高，导致整个启动模块的造价高，不经济。

技术实现要素：

本发明的目的在于提供一种分时启动模块，以解决上述问题。

本发明提供了一种分时启动模块，所述分时启动模块包括启动电路、延时电路以及多个驱动电路，所述延时电路与所述启动电路及多个所述驱动电路电连接；

所述启动电路用于生成时钟信号及复位信号，并将所述时钟信号及所述复位信号传输至所述延时电路；

所述延时电路用于接收到所述时钟信号及所述复位信号后，按照预设定的时间间隔依次生成多个启动信号，所述多个启动信号与所述多个驱动电路一一对应；

所述延时电路还用于将所述多个启动信号分别传输至与每个所述启动信号对应的所述驱动电路；

所述多个驱动电路用于响应对应的所述启动信号而导通，以使与所述多个驱动电路分别电连接的多个负载按照预设定的时间间隔依次启动。

进一步地，所述延时电路包括分频单元以及移位单元，所述启动电路与所述分频单元及所述移位单元电连接，所述分频单元与所述移位单元电连接，所述移位单元与多个所述驱动电路电连接；

所述分频单元用于接收到所述时钟信号后，生成数据输入时钟信号以及输出锁存时钟信号，并将所述数据输入时钟信号以及所述输出锁存时钟信号传输至所述移位单元；其中，所述数据输入时钟信号与所述输出锁存时钟信号的周期相同且电平相反；

所述移位单元用于接收到所述复位信号后，根据所述数据输入时钟信号以及所述输出锁存时钟信号依次生成所述多个启动信号。

进一步地，所述分频单元包括分频器、定时电阻、定时电容、第一开关管、第二开关管、第一电阻、第二电阻、第三电阻、第四电阻、第一信号输出端以及第二信号输出端，所述分频器的第一引脚与所述定时电阻电连接，所述分频器的第二引脚与所述定时电容电连接，所述定时电阻与所述定时电容电连接，所述分频器的输出引脚与所述第一开关管的基极电连接，所述第一开关管的集电极串联所述第一电阻后与电源电路电连接，所述第一开关管的发射极接地，所述第二开关管与所述第一开关管并联，所述第二开关管的基极依次串联所述第三电阻、所述第二电阻以后与所述电源电路电连接，所述第二开关管的集电极串联所述第四电阻后与电源电路电连接，所述第二开关管的发射极接地，所述第一信号输出端电连接于所述第一开关管的集电极与所述第一电阻之间，并与所述第二电阻与所述第三电阻的连接点电连接，所述第二信号输出端电连接于所述第二开关管的集电极与所述第四电阻之间；

所述第一信号输出端用于输出所述数据输入时钟信号；

所述第二信号输出端用于输出所述输出锁存时钟信号。

进一步地，所述分频单元用于接收到所述复位信号后，将所述输出锁存时钟信号清零。

进一步地，所述分频单元还包括第一电容、第一二极管、第二二极管、第三开关管、第五电阻以及第六电阻，所述启动电路串联所述第一电容、所述第五电阻后与所述第三开关管的基极电连接，所述第一二极管与所述第五电阻反向并联，所述第三开关管的基极反向串联所述第二二极管后接地，所述第三开关管的发射极接地，所述第三开关管的集电极串联所述第六电阻后与所述电源电路电连接，所述第二信号输出端还电连接于所述第三开关管的集电极与所述第六电阻之间。

进一步地，所述移位单元包括移位寄存器以及多个信号输出单元，所述多个信号输出单元与所述多个驱动电路一一对应，所述移位寄存器的数据输入时钟引脚与所述第一信号输出端电连接，所述移位寄存器的输出锁存时钟引脚与所述第二信号输出端电连接，所述移位寄存器的复位引脚与所述多个信号输出单元中的一个信号输出单元电连接，所述移位寄存器的多个数据输出引脚分别与一个所述信号输出单元电连接。

进一步地，所述启动电路包括第一电源信号接入端、整流桥、光耦、第七电阻、第八电阻、第三二极管、第四开关管、时钟信号输出端以及复位信号输出端，所述第一电源信号接入端依次串联所述整流桥及所述光耦，所述光耦的第一输出端反向串联所述第三二极管、所述第八电阻后与所述电源电路电连接，所述光耦的第一输出端串联所述第七电阻后与所述第四开关管的基极电连接，所述第四开关管的发射极与所述电源电路电连接，所述光耦的第二输出端及所述第四开关管的集电极接地，所述时钟信号输出端与所述光耦的第一输出端电连接，所述复位信号输出端与所述第四开关管的集电极电连接；

所述时钟信号输出端用于输出所述时钟信号；

所述复位信号输出端用于输出所述复位信号。

进一步地，每个所述驱动电路均包含第五开关管、继电器、第二电容、第三电容、第九电阻、第十电阻以及第四二极管，所述第五开关管的基极与所述移位寄存器电连接，所述第五开关管的发射极接地，所述第五开关管的集电极串联所述第九电阻、所述继电器后与所述电源电路电连接，所述第二电容正向串联所述第四二极管后与所述第九电阻及所述继电器并联，所述第三电容串联所述第十电阻后与所述继电器的触点并联。

进一步地，所述分时启动模块还包括电源电路，所述电源电路与所述启动电路、所述延时电路以及多个所述驱动电路均电连接。

进一步地，所述电源电路包括第二电源信号接入端、第一电压转换单元以及第二电压转换单元，所述第二电源信号接入端、所述第一电压转换单元以及所述第二电压转换单元依次电连接；

所述第一电压转换单元用于将所述第二电源信号接入端接入的电源电压转换为第一直流电压；

所述第二电压转换单元用于将所述第一直流电压转换为第二直流电压。

相对现有技术，本发明具有以下有益效果：本发明提供的一种分时启动模块，包括启动电路、延时电路以及多个驱动电路，延时电路与启动电路及多个驱动电路电连接，启动电路用于生成时钟信号及复位信号，并将时钟信号及复位信号传输至延时电路，延时电路用于接收到时钟信号及复位信号后，按照预设定的时间间隔依次生成多个启动信号，多个启动信号与多个驱动电路一一对应，延时电路还用于将多个启动信号分别传输至与每个启动信号对应的驱动电路，多个驱动电路用于响应对应的启动信号而导通，以使与多个驱动电路分别电连接的多个负载按照预设定的时间间隔依次启动；由于在未采用单片机的情况下实现了负载的延时启动，从而降低了制造分时启动模块的成本，更加贴合于实际应用。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明所提供的分时启动模块的电路结构框图。

图2为本发明提供的电源电路的电路图。

图3为本发明提供的启动电路的电路图。

图4为本发明提供的分时启动模块进一步的电路结构框图。

图5为本发明提供的分频单元的电路图。

图6为本发明提供的移位单元的电路图。

图7为本发明提供的驱动电路的电路图。

图标：100-分时启动模块；110-电源电路；120-启动电路；130-延时电路；132-分频单元；134-移位单元；140-驱动电路。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

本发明提供了一种分时启动模块100，用于分时启动多个负载。请参阅图1，为本发明提供的分时启动模块100的电路结构框图。该分时启动模块100包括：电源电路110、启动电路120、延时电路130以及多个驱动电路140，电源电路110与启动电路120、延时电路130以及多个驱动电路140均电连接，延时电路130与启动电路120及多个驱动电路140电连接。

其中，电源电路110用于为启动电路120、延时电路130以及多个驱动电路140提供电压。具体地，电源电路110包括第二电源信号接入端j2、第一电压转换单元以及第二电压转换单元，第二电源信号接入端j2、第一电压转换单元以及第二电压转换单元依次电连接。

第一电压转换单元用于将第二电源信号接入端j2接入的电源电压转换为第一直流电压；第二电压转换单元用于将第一直流电压转换为第二直流电压。

请参阅图2，为本发明提供的电源电路110的电路图。电源电路110包括第一电压转换芯片u5、第二电压转换芯片u6、保险f、限流电阻rx、第一电解电容cx1、第二电解电容cx2、压敏电阻rv、高频电管cy0、瞬态抑制二极管tvs、第四电容c4、第五电容c5、第六电容c6、第七电容c7、第八电容c8、第九电容c9、第十一电阻r11、第十二电阻r12、第十三电阻r13以及发光二极管l1。

第二电源信号接入端j2的l端串联保险f、限流电阻rx与电压转换芯片u5的第三引脚电连接，第二电源信号接入端j2的n端与电压转换芯片u5的第一引脚电连接，压敏电阻rv的一端电连接于串联保险f、限流电阻rx之间，压敏电阻rv的另一端电连接于电压转换芯片u5的第一引脚，第一电解电容cx1与压敏电阻rv并联，电压转换芯片u5的第五引脚串联第二电解电容cx2后与电压转换芯片u5的第七引脚电连接，电压转换芯片u5的第七引脚串联高频电管cy0后与电压转换芯片u5的第十二引脚电连接，电压转换芯片u5的第十二引脚串联第四电容c4后与电压转换芯片u5的第十四引脚电连接，瞬态抑制二极管tvs、第五电容c5、第六电容c6以及第七电容c7均与第四电容c4并联并接地，第十一电阻r11与第十二电阻r12并联后串联于第五电容c5与第六电容c6之间，第七电容c7的一端与第二电压转换芯片u6的信号输入端电连接，第二电压转换芯片u6的接地端接地，第二电压转换芯片u6的信号输出端串联第八电容c8后接地，第九电容c9与第八电容c8并联，发光二极管l1串联第十三电阻r13后与第八电容c8并联。

其中，保险f用于过流过热保护，并在回路的电流恢复正常时自动恢复；限流电阻rx用于限制第二电源信号接入端j2输出至电压转换芯片u5的电流；压敏电阻rv能够有效抑制回路中的浪涌；当回路正常工作时，瞬态抑制二极管tvs处于高阻状态，而一旦回路出现异常，瞬态抑制二极管tvs迅速变为低阻态，并将异常的高压钳位在一个安全电压之内，从而保护芯片以及回路。

此外，第一直流电压由电压转换芯片u5的第十四引脚输出。在本实施例中，第一直流电压为12v；第二直流电压由第二电压转换芯片u6的信号输出端输出。在本实施例中，第二直流电压为5v。

因此，当电源电路110正常工作时，发光二极管l1被点亮，表明电源电路110正常输出5v电压。

在一种可选的实施方式中，电压转换芯片u5的型号为ld03-10b12r2，用于把交流电转换为直流电；第二电压转换芯片u6为7805稳压器。

启动电路120用于生成时钟信号、复位信号以及使能信号，并将时钟信号、复位信号以及使能信号传输至延时电路130。

请参阅图3，为本发明提供的启动电路120的电路图。启动电路120包括第一电源信号接入端j1、整流桥u3、光耦u4、第七电阻r7、第八电阻r8、第三二极管d3、第四开关管q4、时钟信号输出端clock、复位信号输出端mr以及使能信号输出端oe，第一电源信号接入端j1依次串联整流桥u3及光耦u4，光耦u4的第一输出端反向串联第三二极管d3、第八电阻r8后与电源电路110电连接，光耦u4的第一输出端串联第七电阻r7后与第四开关管q4的基极电连接，第四开关管q4的发射极与电源电路110电连接，光耦u4的第二输出端及第四开关管q4的集电极接地，时钟信号输出端clock与光耦u4的第一输出端电连接，复位信号输出端mr与第四开关管q4的集电极电连接，使能信号输出端oe电连接电于第八电阻r8与第三二极管d3之间。其中，第四开关管q4为pnp三极管。

其中，时钟信号输出端clock用于输出时钟信号，复位信号输出端mr用于输出复位信号，使能信号输出端oe用于输出使能信号。

可以理解地，当第一电源信号接入端j1接入电源电压时，光耦u4导通，时钟信号输出端clock的电平被拉低，从而第三二极管d3导通，使得使能信号输出端oe的电平被拉低，同时第四开关管q4的基极与时钟信号输出端clock的电平一样被拉低，第四开关管q4导通，复位信号输出端mr的电平被电源电路110拉高。

从而，当第一电源信号接入端j1接入电源电压时，时钟信号输出端clock以及使能信号输出端oe输出低电平，复位信号输出端mr输出高电平。

延时电路130用于接收到时钟信号及复位信号后，按照预设定的时间间隔依次生成多个启动信号，并将多个启动信号分别传输至与每个启动信号对应的驱动电路140。

其中，多个启动信号与多个驱动电路140一一对应。

请参阅图4，延时电路130包括分频单元132以及移位单元134，启动电路120与分频单元132及移位单元134电连接，分频单元132与移位单元134电连接，移位单元134与多个驱动电路140电连接。

分频单元132用于接收到时钟信号后，生成数据输入时钟信号以及输出锁存时钟信号，并将数据输入时钟信号以及输出锁存时钟信号传输至移位单元134；其中，数据输入时钟信号与输出锁存时钟信号的周期相同且电平相反。

分频单元132还用于接收到复位信号后，将输出锁存时钟信号清零。

请参阅图5，为本发明提供的分频单元132的电路图。分频单元132包括分频器u1、定时电阻rtc、定时电容ctc、第一开关管q1、第二开关管q2、第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第一信号输出端sh_cp、第二信号输出端st_cp、第一电容c1、第一二极管d1、第二二极管d2、第三开关管q3、第五电阻r5以及第六电阻r6，分频器u1的第一引脚与定时电阻rtc电连接，分频器u1的第二引脚与定时电容ctc电连接，定时电阻rtc与定时电容ctc电连接，分频器u1的第六引脚与时钟信号输出端clock电连接，分频器u1的输出引脚与第一开关管q1的基极电连接，第一开关管q1的集电极串联第一电阻r1后与电源电路110电连接，第一开关管q1的发射极接地，第二开关管q2与第一开关管q1并联，第二开关管q2的基极依次串联第三电阻r3、第二电阻r2以后与电源电路110电连接，第二开关管q2的集电极串联第四电阻r4后与电源电路110电连接，第二开关管q2的发射极接地，第一信号输出端sh_cp电连接于第一开关管q1的集电极与第一电阻r1之间，并与第二电阻r2与第三电阻r3的连接点电连接，第二信号输出端st_cp电连接于第二开关管q2的集电极与第四电阻r4之间，复位信号输出端mr串联第一电容c1、第五电阻r5后与第三开关管q3的基极电连接，第一二极管d1与第五电阻r5反向并联，第三开关管q3的基极反向串联第二二极管d2后接地，第三开关管q3的发射极接地，第三开关管q3的集电极串联第六电阻r6后与电源电路110电连接，第二信号输出端st_cp还电连接于第三开关管q3的集电极与第六电阻r6之间。

其中，第一信号输出端sh_cp用于输出数据输入时钟信号；第二信号输出端st_cp用于输出锁存时钟信号。

在一种可选的实施方式中，分频器u1为cd4541分频器。cd4541分频器是一种可编程分频器，通过定时电阻rtc、定时电容ctc可以匹配其震荡频率。

其中，震荡周期满足算式：t＝2.3nrtc*ctc，震荡频率满足算式：n为分频系数。

分频系数由分频器u1的第十二引脚的电平u1.a与第十三引脚的电平u1.b决定。具体地，若u1.a＝0，u1.b＝0，则n＝4096；若u1.a＝0，u1.b＝1，则n＝512；若u1.a＝1，u1.b＝0，则n＝128；若u1.a＝1，u1.b＝1，则n＝32768。

例如，定时电阻rtc为22千欧，定时电容ctc为10nf，分频系数n为32768，那么震荡周期t＝2.3×32768×22×10×10^-6≈16s。

此外，分频器u1的第六引脚为复位端，高电平有效，也即分频器u1的第六引脚为高电平时，分频器u1复位；u1的第六引脚为低电平时，分频器u1才能正常工作。从而，启动电路120正常工作时，其时钟信号输出端clock为分频器u1的第六引脚提供低电平信号，使得分频器u1能够正常工作。

当分频器u1正常工作时，其输出引脚每隔一个震荡周期输出不同的电平信号。以震荡周期为15s为例，则在15s时分频器u1的输出引脚输出高电平，在30s时输出低电平，在45s时输出高电平，以此类推。

当分频器u1的输出引脚输出高电平时，第一开关管q1导通，第一信号输出端sh_cp的电平被第一开关管q1拉低到地，同时第二开关管q2的基极为低电平，第二开关管q2截止，第二信号输出端st_cp的电平被电源电路110拉高；当分频器u1的输出引脚输出低电平时，第一开关管q1截止，第一信号输出端sh_cp的电平被电源电路110拉高，从而第二开关管q2导通，第二信号输出端st_cp的电平被第二开关管q2拉低到地。

从而，当分频器u1的输出引脚输出高电平时，第一信号输出端sh_cp输出低电平信号，第二信号输出端st_cp输出高电平信号；当分频器u1的输出引脚输出低电平时，第一信号输出端sh_cp输出高电平信号，第二信号输出端st_cp输出低电平信号。也即，第二信号输出端st_cp的电平信号与第二信号输出端st_cp的电平信号相反，且周期均为震荡周期的两倍。

另外，当启动电路120刚刚启动时，复位信号输出端mr输出高电平信号至第三开关管q3的基极，从而第三开关管q3导通，使得第二信号输出端st_cp的电平被拉低，完成一次清零操作。

需要说明的是，通过设置第一电容c1，实现了通交流隔直流的效果，从而只有在启动电路120刚刚启动时，复位信号输出端mr的输出信号包含交流信号，才能使得第三开关管q3导通；而启动电路120启动完成后，复位信号输出端mr输出高电平的直流信号，则无法通过第一电容c1，保证了第二信号输出端st_cp能够正常输出信号。

移位单元134用于接收到复位信号后，根据数据输入时钟信号以及输出锁存时钟信号依次生成多个启动信号。

请参阅图6，为本发明提供的移位单元134的电路图。移位单元134包括移位寄存器u2以及多个信号输出单元，多个信号输出单元与多个驱动电路140一一对应，移位寄存器u2的数据输入时钟引脚shcp与第一信号输出端sh_cp电连接，移位寄存器u2的输出锁存时钟引脚stcp与第二信号输出端st_cp电连接，移位寄存器u2的复位引脚与多个信号输出单元中的一个信号输出单元电连接，移位寄存器u2的多个数据输出引脚分别与一个信号输出单元电连接，移位寄存器u2的使能引脚与启动电路120的使能信号输出端oe电连接，移位寄存器u2的复位引脚与启动电路120的复位信号输出端mr电连接。

在本实施例中，移位寄存器u2为74hc595，74hc595为8位串行输入/输出或者并行输出移位寄存器。其中，移位寄存器u2的数据输入时钟引脚shcp在上升沿时移位寄存器的数据移位，在下降沿时移位寄存器的数据保持；移位寄存器u2的输出锁存时钟引脚stcp在上升沿时移位寄存器的数据进入数据存储寄存器，在下降沿时存储寄存器数据不变。

从而当启动电路120启动时，复位信号输出端mr输出高电平，并通过多个信号输出单元中的一个信号输出单元输出高电平信号至一个驱动电路140；同时，使能信号输出端oe输出低电平，移位寄存器u2正常工作，同时第一信号输出端sh_cp与第二信号输出端st_cp每隔一个分频单元132的震荡周期便输入反向的高低电平，使得预设定的时间间隔后移位寄存器u2的q0引脚输出高电平信号并保持，再过预设定的时间间隔后q1引脚输出高电平信号并保持，再过预设定的时间间隔后q2引脚输出高电平信号并保持，从而实现了按照预设定的时间间隔依次生成多个启动信号的效果。

多个驱动电路140用于响应对应的启动信号而导通，以使与多个驱动电路140分别电连接的多个负载按照预设定的时间间隔依次启动。

请参阅图7，为本发明提供的驱动电路140的电路图。每个驱动电路140均包含第五开关管q5、继电器km、第二电容c2、第三电容c3、第九电阻r9、第十电阻r10以及第四二极管d2，第五开关管q5的基极与移位寄存器电连接，第五开关管q5的发射极接地，第五开关管q5的集电极串联第九电阻r9、继电器km后与电源电路110电连接，第二电容c2正向串联第四二极管d2后与第九电阻r9及继电器km并联，第三电容c3串联第十电阻r10后与继电器km的触点并联。

当驱动电路140接收到启动信号以后，第五开关管q5的基极接入高电平信号，第五开关管q5导通，继电器km的线圈通电从而继电器km的触点闭合，从而负载工作。

其中，第四二极管d2为续流二极管，在继电器km的线圈关断过程中其续流作用；第九电阻r9与第二电容c2可以降低继电器km吸合时的电压，降低继电器km的功耗；第十电阻r10与第三电容c3形成rc电路，并与继电器km的触点并联，可以吸收继电器km触点的火花。

同时由于不同的驱动电路140接收到启动信号的时间是不同的，在每个驱动电路140接收到启动信号后都根据上述原理使得负载工作，从而实现了多个负载的分时启动，避免了同时启动对电网的冲击。

此外，在本发明中，分频器u1、移位寄存器u2等芯片均为cmos芯片，其抗干扰能力相较于单片机更强，在强电磁环境下不易受干扰；更重要的是，成本低廉，使得制造出的分时启动模块100具有市场竞争力。

综上所述，本发明实施例提供的一种分时启动模块，包括启动电路、延时电路以及多个驱动电路，延时电路与启动电路及多个驱动电路电连接，启动电路用于生成时钟信号及复位信号，并将时钟信号及复位信号传输至延时电路，延时电路用于接收到时钟信号及复位信号后，按照预设定的时间间隔依次生成多个启动信号，多个启动信号与多个驱动电路一一对应，延时电路还用于将多个启动信号分别传输至与每个启动信号对应的驱动电路，多个驱动电路用于响应对应的启动信号而导通，以使与多个驱动电路分别电连接的多个负载按照预设定的时间间隔依次启动；由于在未采用单片机的情况下实现了负载的延时启动，从而降低了制造分时启动模块的成本，更加贴合于实际应用。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。