一种碳化硅功率组件、驱动电路及控制方法与流程

本发明为有关一种功率组件、驱动电路及控制方法，尤指一种碳化硅功率组件、驱动电路及控制方法。

背景技术：

碳化硅功率组件具备高工作电压、可承受较高工作温度、低导通电阻以及高开关频率等优点，特别是碳化硅金氧半场效晶体管(sicmosfet)以及碳化硅绝缘栅双极晶体管(sicigbt)，适合用在近来需求强大的电动车以及5g通讯领域，相关技术可见于美国发明专利公告第us9,018,640b1号、第us9,373,713b2号、第us10,020,368b2号、第us10,483,389b2号等。

然而，相较于传统硅功率组件，碳化硅功率组件栅极和源极的耐电压范围窄，且耐负压的能力较差，在高开关频率下，桥臂电路容易出现串扰现象(crosstalk)。此问题已在由binfengzhang等人于ieeetransactionsonindustrialelectronics,vol.64,no.11,november2017所发表的amagneticcouplingbasedgatedriverforcrosstalksuppressionofsicmosfets有相关的描述。目前来说，碳化硅功率组件的串扰现象仍无法获得有效解决。有鉴于此，传统碳化硅功率组件仍有待改良之处。

技术实现要素：

本发明的目的，在于改善现有碳化硅功率组件容易发生串扰现象的问题。

为达上述目的，本发明提供一种碳化硅功率组件的控制方法，该方法包括以下步骤：提供一碳化硅功率组件，该碳化硅功率组件受一驱动器控制且具有一栅极至源极电压以及一源极电压，该源极电压至少具有一高电平、一低电平以及一介于该高电平和该低电平之间的中间电平；以及该驱动器交替地输出一上桥驱动信号和一下桥驱动信号至该碳化硅功率组件的一栅极，其中，当该栅极至源极电压根据该上桥驱动信号或该下桥驱动信号上升时，将该源极电压从该中间电平下降至该低电平或从该高电平下降至该中间电平，当该栅极至源极电压根据该上桥驱动信号或该下桥驱动信号下降时，将该源极电压从该低电平上升至该中间电平或从该中间电平上升至该高电平。

为达上述目的，本发明还提供一种碳化硅功率组件，受一驱动器控制且具有一栅极至源极电压以及一源极电压，其中，该源极电压根据该栅极至源极电压上升而下降，或该源极电压根据该栅极至源极电压下降而上升，藉此抑制因该栅极至源极电压变化而产生的一突波。

为达上述目的，本发明更提供一种驱动电路，包括：一碳化硅功率组件，具有一栅极至源极电压及一源极电压；一驱动器，系控制该碳化硅功率组件；以及一补偿模块，系根据该栅极至源极电压上升而控制该源极电压下降，或根据该栅极至源极电压下降而控制该源极电压上升，藉此抑制因该栅极至源极电压变化而产生的一突波。

本发明藉由控制该源极电压，以抑制因该栅极至源极电压的变化而产生的突波，从而解决碳化硅半导体功率组件所发生串扰现象的问题。

附图说明

『图1』，为本发明一实施例应用于半桥电路的电路结构示意图。

『图2』，为根据本发明的碳化硅功率组件的电压输出示意图。

『图3』，为本发明一实施例的逻辑示意框图。

『图4』，为本发明另一实施例的逻辑示意框图。

『图5』，为本发明一实施例的电路结构示意图。

『图6』，为本发明又一实施例的逻辑示意框图。

『图7』，为本发明另一实施例的电路结构示意图。

『图8』，为『图7』的逻辑示意框图。

『图9』，为根据『图7』的实施例的电压输出示意图。

『图10』，为本发明一实施例的操作流程示意图。

具体实施方式

有关本发明的详细说明及技术内容，现就配合图式说明如下：

本发明示出一种碳化硅功率组件的控制方法，应用在包括一碳化硅功率组件的驱动电路，该碳化硅功率组件可以为一绝缘栅极双极性晶体管(insulatedgatebipolartransistor，igbt)、一金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)、一接面场效晶体管(junctiongatefield-effecttransistor，jfet)或其他功率组件。该碳化硅功率组件受一驱动器控制且具有一栅极至源极电压(vgs)以及一源极电压(vs)。

请参阅『图1』，为本发明一实施例应用于半桥电路的示意图，在此以该碳化硅功率组件应用于一半桥电路作为举例说明，该半桥电路包括一控制器10、一上桥臂电路20以及一下桥臂电路30，该上桥臂电路20包括一第一驱动器21、一第一碳化硅功率组件22、一第一电感23、一第一电阻24以及多个第一电容25，该第一电感23和该第一电阻24串接于该第一驱动器21和该第一碳化硅功率组件22之间，该第一电容25包括一栅漏极电容251、一栅源极电容252以及一漏源极电容253。该下桥臂电路30包括一第二驱动器31、一第二碳化硅功率组件32、一第二电感33、一第二电阻34以及多个第二电容35，该第二电感33和该第二电阻34串接于该第二驱动器31和该第二碳化硅功率组件32之间，该第二电容35包括一栅漏极电容351、一栅源极电容352以及一漏源极电容353。

请参阅『图2』，为根据本发明一实施例的碳化硅功率组件的电压输出示意图，该源极电压(vs)至少具有一高电平(h)、一低电平(l)以及一介于该高电平(h)和该低电平(l)之间的中间电平(m)。在驱动时，该第一驱动器21和该第二驱动器31交替地输出一上桥驱动信号(gatesignal1)和一下桥驱动信号(gatesignal2)至该第一碳化硅功率组件22以及该第二碳化硅功率组件32的一栅极，本发明中，当该第一碳化硅功率组件22以及该第二碳化硅功率组件32的该栅极至源极电压(vgs)根据该上桥驱动信号(gatesignal1)或该下桥驱动信号(gatesignal2)上升时，系控制该源极电压(vs)从该中间电平(m)下降至该低电平(l)或从该高电平(h)下降至该中间电平(m)；当第一碳化硅功率组件22以及该第二碳化硅功率组件32的该栅极至源极电压(vgs)根据该上桥驱动信号(gatesignal1)或该下桥驱动信号(gatesignal2)下降时，将该源极电压(vs)从该低电平上升(l)至该中间电平(m)或从该中间电平(m)上升至该高电平(h)。

如『图2』所示，在时间点(t1)、(t5)时，该下桥驱动信号(gatesignal2)系下降，致使该栅极至源极电压(vgs)产生负峰值(negativepeak)，此时，控制该源极电压(vs)从该中间电平(m)上升至该高电平(h)，以抑制或降低该栅极至源极电压(vgs)的突波(spike)；在时间点(t2)、(t6)时，该上桥驱动信号(gatesignal1)系上升，致使该栅极至源极电压(vgs)产生正峰值(positivepeak)，此时，控制该源极电压(vs)从该中间电平(m)下降至该低电平(l)，以抑制或降低该栅极至源极电压(vgs)的突波；在时间点(t3)时，该上桥驱动信号(gatesignal1)系下降，致使该栅极至源极电压(vgs)产生负峰值，此时，控制该源极电压(vs)从该中间电平(m)上升至该高电平(h)，以抑制或降低该栅极至源极电压(vgs)的突波；在时间点(t4)时，该下桥驱动信号(gatesignal2)系上升，致使该栅极至源极电压(vgs)产生正峰值，此时，控制该源极电压(vs)从该中间电平(m)下降至该低电平(l)。『图2』中，vgs为未采用本发明方法的栅极至源极电压，可明显看到有突波的发生；vgs’为采用本发明方法的栅极至源极电压，可明显看到突波受到抑制和改善。

请参阅『图3』，为本发明一实施例的逻辑示意框图，用以说明控制方法的判断和操作机制。本实施例中，先经由框41或框42判断该上桥驱动信号(gatesignal1)为上升或下降，以及框43或框44判断该下桥驱动信号(gatesignal2)为上升或下降。框41以及框43判断后将关联于驱动信号上升的一第一结果传送至框45，框42以及框44判断后将关联于驱动信号下降的一第二结果传送至框46，本实施例中，框45和框46为一或门。若任一该第一结果的输出为有效时，则将触发框47，即控制该源极电压(vs)下降；反之，若任一该第二结果的输出为有效时，则将触发框48，即控制该源极电压(vs)上升，从而达到抑制或降低该栅极至源极电压(vgs)的突波的效果。

请参阅『图4』，为本发明另一实施例的逻辑示意框图，相较于『图3』，本实施例多了框491、框492以及框493，当框491检测到该上桥驱动信号(gatesignal1)或该下桥驱动信号(gatesignal2)的波形发生变化时将改变输出(即边缘触发(edgetrigger))，而通过框492致使该源极电压(vs)的上升或下降发生一延迟τ，该延迟即该源极电压(vs)的上升或下降持续的时间，最终触发框493而让该源极电压(vs)的上升或下降持续一段时间τ。

发明中，该上桥驱动信号(gatesignal1)及该下桥驱动信号(gatesignal2)的检测以及该栅极至源极电压(vgs)的控制可由一补偿模块来执行，该补偿模块包括一第一补偿单元以及一第二补偿单元，该第一补偿单元检测该上桥驱动信号(gatesignal1)以及该下桥驱动信号(gatesignal2)，当该栅极至源极电压(vgs)基于该上桥驱动信号(gatesignal1)或该下桥驱动信号(gatesignal2)上升时，控制该源极电压(vs)下降，该第二补偿单元检测该上桥驱动信号(gatesignal1)或该下桥驱动信号(gatesignal2)，当该栅极至源极电压(vgs)基于该上桥驱动信号(gatesignal1)或该下桥驱动信号(gatesignal2)下降时，控制该源极电压上升(vs)。请参阅『图5』，为本发明一实施例的电路结构示意图，本实施例采用一三阶栅极驱动器(threelevelgatedriver)作为该补偿模块举例说明，包括一驱动器21、一碳化硅功率组件22、一第一电感23、一第一电阻24、多个第一电容25、一第一放大器26以及一第二放大器27，该第一电感23和该第一电阻24串接于该驱动器21和该碳化硅功率组件22之间，该第一电容25包括一栅漏极电容251、一栅源极电容252以及一漏源极电容253。该驱动器21输出一驱动信号至该碳化硅功率组件22，该驱动信号可为一正电压或一负电压。该第一放大器26和该第二放大器27分别接收一第一输入信号261以及一第二输入信号271，该第一输入信号261以及该第二输入信号271系关联于该驱动信号，举例来说，当该驱动信号为该正电压时，该第一输入信号261以及该第二输入信号271均为一低电平，该源极电压下降；当该驱动信号为该负电压时，该第一输入信号261以及该第二输入信号271均为一高电平，该源极电压上升(第0阶)；当该驱动信号为该正电压时，该第一输入信号261以及该第二输入信号271均为一低电平，该源极电压下降(第1阶)；当该驱动信号变化为该负电压或变化为该正电压后，该第一输入信号261以及该第二输入信号271分别为该高电平以及该低电平，或该低电平以及该高电平，该源极电压保持不变(第2阶)。

请参阅『图6』，为本发明又一实施例的逻辑示意框图，系以cambridgescanner单击电路举例说明，框61(g1risingflag)和框62(g2risingflag)分别表示该上桥驱动信号(gatesignal1)和该下桥驱动信号(gatesignal2)为上升，框63采用一或非门，框64则为一第一单击触发器。框65(g1droppingflag)和框66(g2droppingflag)分别表示该上桥驱动信号(gatesignal1)和该下桥驱动信号(gatesignal2)为下降，框67采用一或门，框68则为一第二单击触发器。其中，框64的第一单击触发器包括一与非门641、一电容642、一电阻643以及一非门644，方块68的第二单击触发器包括一或门681、一电容682、一电阻683以及一非门684。

请参阅『图7』，为本发明另一实施例的电路结构示意图，相较于『图5』，本实施例中采用一d型正反器(d-latchflip-flop)28，该d型正反器(d-latchflip-flop)28耦接至一逻辑单元70，其中，该d型正反器28根据该逻辑单元70产生的一第一输入信号281以及一第二输入信号282而决定一输出283，该逻辑单元70的逻辑示意框图则参阅『图8』，框71、72分别代表该上桥驱动信号(gatesignal1)和该下桥驱动信号(gatesignal2)，框73为一延迟器，框74、75为一或门，框76、77为一反向器。该上桥驱动信号(gatesignal1)和该下桥驱动信号(gatesignal2)输入该逻辑单元70后将产生clk信号、/clk信号、dclk信号以及/dclk信号，其中，clk信号、dclk信号系该第一输入信号281，而输入该d型正反器28的d端子，/clk信号、/dclk信号系该第二输入信号282，而输入该d型正反器28的clk端子，『图9』为根据『图7』的实施例的电压输出示意图。

请参阅『图10』，为本发明一实施例的流程示意图。将该上桥驱动信号(gatesignal1)和该下桥驱动信号视为一脉冲宽度调变信号(pwmsignal)，当该脉冲宽度调变信号的状态发生变化(框81)时，会被检测到且调整源极电压(vs)为上升或下降(框82)，且，将引发该栅极至源极电压(vgs)发生变化(框83)，而该栅极至源极电压(vgs)的改变将使漏极至源极电压(vds)也发生变化(框84)，并造成该栅极至源极电压(vgs)发生振铃(ringing)现象(框85)，其中，该漏极至源极电压(vds)的变化将产生密勒效应(millereffect)(框86)。最终，由于该源极电压(vs)会基于该脉冲宽度调变信号的变化而调整，从而抑制或降低该栅极至源极电压(vgs)的突波(框87)。

综上，本发明藉由控制该源极电压，以抑制因该栅极至源极电压(vgs)的变化而产生的突波，从而解决碳化硅半导体功率组件所发生串扰现象的问题。