一种基于fpga的反时限过流保护方法
【技术领域】
[0001] 本发明涉及一种过流保护方法，具体讲涉及一种基于FPGA的反时限过流保护方 法。
【背景技术】
[0002] 在正常情况下，1KC，2KC过流继电器中流过经变换的负荷电流，由于该负荷电流小 于继电器的整定值，感应转盘在负荷电流作用下匀速转动，继电器不动作，其常开、常闭接 点不转换，过电流脱扣器（KCT)中无电流，断路器不跳闸。这时继电保护起监视作用。
[0003] 当变压器低压出线回路短路故障时，故障电流大于1KC、2KC继电器整定值，感应 过流元件也起动，经过规定的时间动作，接点转换，其常开接点先闲合，接通了过电流脱扣 器线圈，常闭接点后打开，去分流作用消失，使短路电流全部通过断路器的过电流脱扣器， 断路器可靠掉闸。
[0004] 当变压器低压母线短路故障时，1KC，2KC:继电器感应过流元件起动（电磁元件不 动作），经过反时限延时，接点转换，断路器跳闸。
[0005] 当变压器高压侧发生短路故障时，短路电流大于电磁元件和感应元件整定值，两 元件均起动，由于电磁元件动作，接点转换使断路器跳闸。
[0006] 反时限过流保护：
[0007] 反时限过电流保护的动作时间是一个变数，随短路电流大小而变，短路电流大，动 作时间快，短路电流小，动作时间慢，表现为反时限特性。就是说继电保护的动作时间与短 路电流大小有关，成反比例关系。
[0008] 反时限过流保护广泛应用于发电机、变压器、电动机和配电网的保护。为了满足不 同设备对反时限特性曲线的要求，微机保护装置就需要设计多种不同的反时限曲线供用户 选择。在反时限特性曲线的数学模型中含有指数运算，目前常用继保装置中常采用DSP进 行指数运算，运算复杂且周期长，不能保证继保动作的安全性和可靠性。
【发明内容】
[0009] 针对现有技术的不足，本发明提出一种基于FPGA的反时限过流保护方法，在基于 现场可编程门阵列（Field-ProgrammableGateArray，FPGA)硬件平台上，采用二次项拟 合、乘除法转换、状态机分时复用等方法对反时限保护算法进行优化，达到了保证高精度的 情况下减少运算量和资源，该方案在QuartusII上进行了硬件编译和仿真验证，并在开普 检测中心检测合格。本发明优化了反时限过流保护的算法，减少了运算量，提高了硬件资源 利用率和继保动作速度。
[0010] 本发明的目的是采用下述技术方案实现的：
[0011] 一种基于FPGA的反时限过流保护方法，其改进之处在于，所述方法包括
[0012] (1)计算反时限过流保护；
[0013] (2)采用乘除法转换；
[0014] (3)采用状态机分时复用；
[0015] (4)检测电流反时限特性；
[0016] (5)进行仿真测试。
[0017] 优选的，所述步骤（1)包括计算
【主权项】
1. 一种基于FPGA的反时限过流保护方法，其特征在于，所述方法包括 (1) 计算反时限过流保护； (2) 采用乘除法转换； (3) 采用状态机分时复用； (4) 检测电流反时限特性； (5) 进行仿真测试。
2. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤 (1) 包括计算
其中，Ip为电流基准值，取反时限过流启动电流IFS;1为实时测量电流值；％为时间常 数，取反时限过流时间常数TFS，范围为0. 05s?10s;电流输入量取被保护装置的首端TA 三相电流。
3. 如权利要求2所述的一种基于FPGA的反时限过流保护方法，其特征在于，采用二次 项拟合对一般反时限优化，优化为： (i/g°-02-i=a(i/g2+b(i/g+c;
其中，a、b、c分别为二次项拟合所对应的二次项、一次项和常数项系数。
4. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤 (2) 包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器； 一般反时限公式转化如下： [a(I/Ip)2+b(I/Ip)+c]*t= 0? 14*tp [a*I*I+b*I*Ip+c*Ip2]*t= 0? 14*tp*Ip2 当t采用100Hz时钟时，若a*I*I+b*Mp+c*Ip2> 14*1p2*tp，继电器输出跳闸指示信号。
5. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤 (2)包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器； 非常反时限公式转化如下：
(I-Ip)*t= 13. 5*Ip*tp; 其中，I为实时输入的相电流，Ip为输入的电流定值，tp为输入的时间定值；当t采用 100Hz时钟，则（I-Ip) > 1350*1^#，继电器输出跳闸信号。
6. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤 (2) 包括将除法移到另一端转化为乘法计算，即将除法器转化成为乘法器； 极端反时限公式转化如下：
(I*I-Ip*Ip)*t= 80*Ip*Ip*tp; 其中，I为实时输入的相电流，Ip为输入的电流定值，tp为输入的时间定值；当t采用 100Hz时钟，则（I*I-IP*IP) > 8000*Ip*Ip*tJt，继电器输出跳闸信号。
7. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤 (3) 包括采用状态机进行分时复用，利用FPGA高速时钟和并行计算特点，在不同时刻利用 同一个加法器、减法器或乘法器计算不同的逻辑功能，把得到的数据存到相应的寄存器中， 提高硬件资源利用率。
8. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步骤 (4) 包括 (4. 1)选取保护的任一相进行测试； (4. 2)在1. 5倍反时限启动电流以上测试； (4. 3)每一条反时限特性曲线均要测试，且反时限启动电流及时间常数整定范围均要 进行测试测试点取最大、最小、中间任意值，时间常数整定范围内最大、最小、中间任意值配 合反时限启动电流整定范围的测试进行整定。
9. 如权利要求8所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述整定 范围包括启动电流Ip整定范围：1A?15A;发热时间常数tp整定范围0.Is?10s和延时 时间误差：不超过±5%或±45ms。
10. 如权利要求1所述的一种基于FPGA的反时限过流保护方法，其特征在于，所述步 骤（5)包括依据电流反时限测试结果，进行仿真测试，输入实时测量电流幅值I、启动电流 Ip和延时时间Tp，理论延时为反时限公式对应的理论计算值，实测延时为仿真延时时间实 测值。
【专利摘要】本发明提出一种基于FPGA的反时限过流保护方法，所述方法包括(1)计算反时限过流保护；(2)采用乘除法转换；(3)采用状态机分时复用；(4)检测电流反时限特性；(5)进行仿真测试。发明采用基于FPGA的硬件平台，利用FPGA高速并行计算提高硬件保护逻辑的处理速度，保证动作的安全性和可靠性。采用二次项拟合方法对一般反时限曲线的指数部分进行优化，大幅减少运算复杂度和运算量，提高运算速度。采用乘除法转换方法减少除法器的使用，提高资源利用率。采用状态机设计方法，将乘法器、加法器、比较器的资源进行分时复用，大幅提高硬件资源的利用率。
【IPC分类】H02H3-08
【公开号】CN104577957
【申请号】CN201510038757
【发明人】胡鹏飞, 袁玉湘, 屈志娟, 姜学平
【申请人】国家电网公司, 国网智能电网研究院, 国网浙江省电力公司
【公开日】2015年4月29日
【申请日】2015年1月26日