Dc-dc升压模块及升压模块过压保护电路的制作方法
【技术领域】
[0001] 本发明涉及一种应用到DC-DC变换器中，用于产生一个比SW信号高5V的升压电 压源BST，以及该电压的过压保护技术，属于目前应用比较广泛的N型MOSFET作为功率管的 技术应用领域。
【背景技术】
[0002] 随着便携式电子产品的快速发展，市场对高性能的DC-DC电源管理芯片的需求更 加广泛，竞争也更加激烈，高性价比的DC-DC芯片成为热门。出于成本考虑和目前的工艺 水平，在大多数DC-DC设计方案中，开关管通常采用N型MOSFET高压功率管。相比于P型 MOSFET功率管，采用N型MOSFET作为功率管的DC-DC，实现同样的导通电阻，芯片面积有很 大节省。
[0003] 对于N型MOSFET功率管的DC-DC，必须要提供一个比SW电压（上功率管的源端电 压）高5V左右的栅电压才能充分保证功率管工作在深度线性区，因此，设计一个升压模块 必不可少，升压源BST等于（SW+5)V。通常SW电压近似在GND和IN电压之间切换，BST电 压也必须随着SW电压切换，并且始终保持一个5V左右的升压。
【发明内容】
[0004] 本发明的目的是针对N型MOSFET作功率管的DC-DC变换器，提供一个用于驱动上 功率管的栅电压的升压电压源（升压模块）以及保护该升压源的过压保护电路。本发明可 以广泛应用于N型MOSFET功率管的DC-DC设计方案中，电路架构简单，工艺易于实现，降低 开发成本，可靠性高。
[0005] 本发明的技术方案如下：
[0006] 一种DC-DC升压模块及升压模块过压保护电路，包括PM0S管M1-M4、M13-M15, NM0S 管M5-M12,电容Cl、C2、CBST、CeD4，电阻R1-R5,二极管D1以及比较器CMP ;
[0007] PM0S管M14和PM0S管M13的源极接信号输入端，PM0S管M14和PM0S管M13的栅 极共接于PM0S管M14的漏极和NM0S管Mil的漏极，PM0S管M13的漏极与NM0S管M12的 漏极相连，NM0S管Mil和NM0S管M12的栅极接正电压，NM0S管Mil的源极与NM0S管M9的 漏极相连，NM0S管M12的源极与NM0S管M10的漏极相连，NM0S管M10的栅极接2. 4V基准， NM0S管M9和NM0S管M10的源极共接于NM0S管M8的漏极，NM0S管M8和NM0S管M7的栅 极接偏置电压，NM0S管M8和NM0S管M7的源极接公共地端，NM0S管M7的漏极与NM0S管 M6的源极相连，NM0S管M6的漏极共接于电阻R4的一端和PM0S管M15的栅极，电阻R4的 另一端和PM0S管M15的源极接信号输入端，PM0S管M15的漏极共接于PM0S管M13的漏极、 NM0S管M12的漏极以及PM0S管M3的栅极，PM0S管M3的源极接信号输入端，PM0S管M3的 漏极与二极管D1的正极相连，二极管D1的负极共接于PM0S管Ml的源极和PM0S管M2的 源极，PM0S管Ml和PM0S管M2的栅极共接于PM0S管Ml的漏极和电阻R1的一端，电阻R1 的另一端与PM0S管M4的栅极相连，PM0S管M4的源极与PM0S管M2的漏极相连，PM0S管 M4的漏极与NMOS管M5的漏极相连，NMOS管M5的栅极接正电压，NMOS管M5的源极共接于 NM0S管M9的栅极和电阻R3的一端，电阻R3的另一端与电阻R2的一端和电阻R5的一端相 连，电阻R2的另一端接公共地端，电阻R5的另一端接比较器CMP的第一输入端，比较器CMP 的第二和第三输入端分别接第一参考电压和第二参考电压，比较器CMP的输出端与NMOS管 M6的栅极相连，电容C BST连接在二极管D1的负极和PM0S管M4的栅极之间，并在两端产生 BST-SW电压；电容C?连接在PM0S管M4的栅极和漏极之间，电容C1连接在NMOS管M5的 源极和公共地端之间，电容C2连接在CMP的第一输入端和公共地端之间。
[0008] 本发明的有益技术效果是：
[0009] 本发明通过外接的片外大电容和LD0结构产生一个可以周期性切换的升压电源 BST，同时线性采样BST-SW电压变化情况，通过一个迟滞比较器和相关控制电路，可实现对 BST-SW的过压保护。本发明结构简单，降低了DC-DC变换器的使用成本，安全可靠。
[0010] 本发明的优点将在下面【具体实施方式】部分的描述中给出，部分将从下面的描述中 变得明显，或通过本发明的实践了解到。
【附图说明】
[0011] 图1是本发明的电路原理图。
[0012] 图2是SW切换时，CGD4电容耦合效益引起VD4变化示意图。
[0013] 图3是增加滤波电容Cl，VD4随SW变化示意图。
[0014] 图4是没有过压保护与有过压保护情况下，BST-SW仿真结果对照图。
【具体实施方式】
[0015] 下面结合附图对本发明的【具体实施方式】做进一步说明。
[0016] 图1为BST电压及过压保护电路原理图。该电路分为两部分，其一是BST电压产 生模块，等效LD0结构；其二是过压保护电路，用于保护BST-SW，使其不超过最大限制的相 关控制电路，由图1中虚线框所示电路和比较器CMP构成。本电路的应用环境和负载有两 点特殊之处。首先，输入电压相对5V属于高压输入，而其他相关电压量则工作在低压状态， 因此，整个电路分成了高压部分和低压部分，必须通过工艺厂提供的高压器件（源漏耐压 超过5V)来实现高压和低压之间的转换。其次，SW为BST所接负载的相对地电位，DC-DC正 常工作时，SW在IN和GND之间周期性切换。
[0017] BST电压设计思路：BST是一个相对SW始终保持5V升压的电压量，在BST和SW之 间串接一个大的片外电容CBST(100nF量级），利用电容电端电压不能突变这一特性，就可以 造出一个5V的BST-SW电压差。BST-SW电压的控制成为本设计的难点，对该电压差进行过 压保护以及欠压锁定是关键。
[0018] 如图1所示，BST电压产生模块可等效为LD0。该LD0的前级运放由N输入的五管 差分对118、]?9、]\110、]\113、]\114构成，尾电流管118和输入对管119、]\110为低压匪03，负载管为 高压P型器件，为实现高低压的隔离，NMOS