一种用于低压断路器的三相失压欠压智能脱扣器的制造方法
【技术领域】
[0001]本发明涉及一种电网智能控制器，尤其是涉及一种用于低压断路器的带延时功能的三相失压欠压智能脱扣器。
【背景技术】
[0002]低压断路器的欠压脱扣器是一种低压配电电压保护装置，其作用是在低压配电线路中当电压低于规定值时欠压脱扣器脱扣自动断开低压断路器或在线路低电压状态下能防止低压断路器合闸，从而保护线路及设备免受低电压产生的危害，如电动机倒转等，目前在分布式光伏发电过程中，当系统电压降至规范要求值时，低压并网开关须脱扣。但目前低压断路器用欠压脱扣器技术方案均为传统的检测单线电压，其缺点是对于低压三相线路只能检测一相电压，其余二相电压没有检测，一旦发生欠压无法脱扣保护，无法完整地检测三相线路的电压状态，保护性能不完善。故现有的脱扣器不具备抗干扰、延时和三相检测脱扣功能。
【发明内容】
[0003]本发明为了解决上述现有技术中存在的缺陷，提供了一种用于低压断路器的带延时功能的的三相失压欠压智能脱扣器。
[0004]本发明解决技术问题所采用的技术方案是:本发明包括脱扣器和控制电路，控制电路和脱扣器连接，所述的控制电路包括三相相电压检测电路、失压储能电路、脱扣线圈驱动电路、延时设定电路、CPU控制电路和电源电路；三相相电压检测电路输入端与三相电压连接，输出端与CPU控制电路连接；失压储能电路输入端与三相电压连接，失压储能电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与电源电路连接；电源电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与CPU控制电路连接；CPU控制电路与脱扣线圈驱动电路连接；延时设定电路与CPU控制电路连接。
[0005]所述的三相相电压检测电路的功能是把三相电压转换为低压的电信号后输入CPU控制电路的AD采样端。
[0006]所述的失压储能电路的功能是把三相电压整流得到直流电。
[0007]所述的脱扣线圈驱动电路的功能是接收CPU控制电路的信号并驱动脱扣器动作。
[0008]所述的延时设定电路的功能是设定一定的延时时间，超过该设定的延时时间后再由CPU控制电路发信号给脱扣线圈驱动电路，驱动脱扣器脱扣，以使脱扣器具有一定的抗干扰能力。
[0009]所述的CPU控制电路的功能是接收三相相电压检测电路的采样计算、延时时间的读取、脱扣线圈驱动电路的控制。
[0010]所述的电源电路的功能是把电压转换为DC18V/3.3V的直流电压给CPU控制电路和脱扣线圈驱动电路供电。
[0011 ] 所述脱扣器为电磁脱扣器。
[0012]本发明的有益效果是:与现有技术相比，本发明具有欠压、抗干扰延时脱扣功能，且当电源电压恢复正常后可以自动吸合。
【附图说明】
[0013]图1为本发明三相失压欠压智能脱扣器框图。
[0014]图2为本发明A相电压检测电路原理图。
[0015]图3为本发明失压储能电路原理图。
[0016]图4为本发明脱扣线圈驱动电路原理图。
[0017]图5为本发明CPU控制电路原理图。
【具体实施方式】
[0018]下面结合实施例和附图对本发明作进一步详解。
[0019]如图所示，本发明包括脱扣器和控制电路，控制电路和脱扣器连接。所述的控制电路包括三相相电压检测电路、失压储能电路、脱扣线圈驱动电路、延时设定电路、CPU控制电路和电源电路；三相相电压检测电路输入端与三相电压连接，输出端与CPU控制电路连接；失压储能电路输入端与三相电压连接，失压储能电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与电源电路连接；电源电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与CPU控制电路连接；CPU控制电路与脱扣线圈驱动电路连接；延时设定电路与CPU控制电路连接。
[0020]所述的三相相电压检测电路的功能是把三相电压转换为低压的电信号后输入CPU控制电路的AD采样端。
[0021]所述的失压储能电路的功能是把三相电压整流得到直流电。
[0022]所述的脱扣线圈驱动电路的功能是接收CPU控制电路的信号并驱动脱扣器动作。
[0023]所述的延时设定电路的功能是设定一定的延时时间，超过该设定的延时时间后再由CPU控制电路发信号给脱扣线圈驱动电路，驱动脱扣器脱扣，以使脱扣器具有一定的抗干扰能力。本发明的延时设定电路为通用的延时电路。
[0024]所述的CPU控制电路的功能是接收三相相电压检测电路的采样计算、延时时间的读取、脱扣线圈驱动电路的控制。
[0025]所述的电源电路的功能是把电压转换为DC18V/3.3V的直流电压给CPU控制电路和脱扣线圈驱动电路供电。本发明的电源电路为通用的电源电路。
[0026]所述的三相相电压检测电路包括A相电压检测电路、B相电压检测电路和C相电压检测电路，A相电压检测电路包括由二极管Dll、D3a、电阻R21、R11、电容C2b构成的A相整流电路，二极管Dll输出端与电阻R21连接，电阻Rl与D3a、Rll、C2b连接，电阻Rll上并联有电容C2b，A相电压UA经A相电压检测电路变为低压测量信号VA ;B相电压检测电路和C相电压检测电路的电路构成和A相电压检测电路相同，B相电压UB经B相电压检测电路变为低压测量信号VB，C相电压UC经C相电压检测电路变为低压测量信号VC。
[0027]失压储能电路包括二极管D4、D5、D7、稳压二极管D2、D15、D16、D17、D12，MOS管Q2、电容C6和电阻R16、R23，二极管D4通过电阻R16与MOS管Q2连接，电容C6和稳压管D12并联后与MOS管Q2连接，稳压二极管D15 —端与二极管D12连接，另一端与稳压管D16连接，D16与D17连接，D17与D2连接，三相电压经过整流后得到直流电压，通过MOS管Q2载波控制得到稳定直流电压DC并在电容C16、C16c、C13、C13c、C15、C15c中储存能量。
[0028]脱扣线圈驱动电路包括三极管Q3、欠压线圈P2、MOS管Q1、二极管D6、电阻R15、R5、R22、R8，三极管Q3与MOS管Ql连接，欠压线圈P2连接于MOS管Ql上，二极管D6与MOS管Ql连接，三极管Q3与CPU控制电路连接。
[0029]CPU控制电路采用NXP公司的单片机89LPC915，三相电压检测电路的低压测量信号VA、VB、VC分别接入I脚、14脚和13脚，延时功能设置开关S3接入8脚和9脚。
[0030]所述的脱扣器为电磁脱扣器。
[0031 ] 本发明的工作原理是:三相电压检测电路实时监测三相电源电压，当电压下降至35%?70%额定电压时，延时设定电路先延时规定的时间，比如10秒，若在规定的时间内(10秒内)电压仍不正常，则CPU控制电路驱动脱扣线圈驱动电路动作，使脱扣器脱扣；若在规定的时间内电压恢复至85%以上，则不脱扣。
[0032] 欠压脱扣后，当电压恢复至85%以上时，CPU控制电路驱动脱扣线圈驱动电路动作，使脱扣器吸合。
【主权项】
1.一种用于低压断路器的三相失压欠压智能脱扣器，包括脱扣器和控制电路，控制电路和脱扣器连接，其特征在于所述的控制电路包括三相相电压检测电路、失压储能电路、脱扣线圈驱动电路、延时设定电路、CPU控制电路和电源电路；三相相电压检测电路输入端与三相电压连接，输出端与CPU控制电路连接；失压储能电路输入端与三相电压连接，失压储能电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与电源电路连接；电源电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与CPU控制电路连接；CPU控制电路与脱扣线圈驱动电路连接；延时设定电路与CPU控制电路连接； 所述的三相相电压检测电路的功能是把三相电压转换为低压的电信号后输入CPU控制电路的AD米样端； 所述的失压储能电路的功能是把三相电压整流得到直流电； 所述的脱扣线圈驱动电路的功能是接收CPU控制电路的信号并驱动脱扣器动作； 所述的延时设定电路的功能是设定一定的延时时间，超过该设定的延时时间后再由CPU控制电路发信号给脱扣线圈驱动电路，驱动脱扣器脱扣，以使脱扣器具有一定的抗干扰能力； 所述的CPU控制电路的功能是接收三相相电压检测电路的采样计算、延时时间的读取、脱扣线圈驱动电路的控制； 所述的电源电路的功能是把电压转换为DC18V/3.3V的直流电压给CPU控制电路和脱扣线圈驱动电路供电。2.如权利要求1所述的一种用于低压断路器的三相失压欠压智能脱扣器，其特征在于所述的三相相电压检测电路包括A相电压检测电路、B相电压检测电路和C相电压检测电路，A相电压检测电路包括由二极管Dll、D3a、电阻R21、R11、电容C2b构成的A相整流电路，二极管Dll输出端与电阻R21连接，电阻Rl与D3a、Rll、C2b连接，电阻Rll上并联有电容C2b，A相电压UA经A相电压检测电路变为低压测量信号VA ;B相电压检测电路和C相电压检测电路的电路构成和A相电压检测电路相同，B相电压UB经B相电压检测电路变为低压测量信号VB，C相电压UC经C相电压检测电路变为低压测量信号VC。3.如权利要求1所述的一种用于低压断路器的三相失压欠压智能脱扣器，其特征在于所述的失压储能电路包括二极管D4、D5、D7、稳压二极管D2、D15、D16、D17、D12，M0S管Q2、电容C6和电阻R16、R23，二极管D4通过电阻R16与MOS管Q2连接，电容C6和稳压管D12并联后与MOS管Q2连接，稳压二极管D15 —端与二极管D12连接，另一端与稳压管D16连接，D16与D17连接，D17与D2连接，三相电压经过整流后得到直流电压，通过MOS管Q2载波控制得到稳定直流电压DC并在电容C16、C16c、C13、C13c、C15、C15c中储存能量。4.如权利要求1所述的一种用于低压断路器的三相失压欠压智能脱扣器，其特征在于所述的脱扣线圈驱动电路包括三极管Q3、欠压线圈P2、MOS管Q1、二极管D6、电阻R15、R5、R22、R8，三极管Q3与MOS管Ql连接，欠压线圈P2连接于MOS管Ql上，二极管D6与MOS管Ql连接，三极管Q3与CPU控制电路连接。5.如权利要求1所述的一种用于低压断路器的三相失压欠压智能脱扣器，其特征在于所述的CPU控制电路采用NXP公司的单片机89LPC915，三相电压检测电路的低压测量信号VA、VB、VC分别接入I脚、14脚和13脚，延时功能设置开关S3接入8脚和9脚。6.如权利要求1所述的一种用于低压断路器的三相失压欠压智能脱扣器，其特征在于 所述的脱扣器为电磁脱扣器。
【专利摘要】本发明公开了一种用于低压断路器的三相失压欠压智能脱扣器，包括脱扣器和控制电路，控制电路和脱扣器连接，所述的控制电路包括三相相电压检测电路、失压储能电路、脱扣线圈驱动电路、延时设定电路、CPU控制电路和电源电路；三相相电压检测电路输入端与三相电压连接，输出端与CPU控制电路连接；失压储能电路输入端与三相电压连接，失压储能电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与电源电路连接；电源电路的一个输出端与脱扣线圈驱动电路连接，另一个输出端与CPU控制电路连接；CPU控制电路与脱扣线圈驱动电路连接；延时设定电路与CPU控制电路连接。
【IPC分类】H02H7/26, H02H3/247
【公开号】CN105006808
【申请号】CN201510365896
【发明人】陈鼎, 何平, 王康雄, 张蕾琼, 路遥
【申请人】嘉兴恒创电力设计研究院有限公司
【公开日】2015年10月28日
【申请日】2015年6月29日