详细描述。
[0058](I)供电电源
[0059]从图3可以看出，所述供电电源可以包括电源接口 P8、保险丝F1、二极管D6和滤波器Tl，其中保险丝Fl可以选取额定电流为3A的保险丝。电源接口 P8的端口 I可以和保险丝Fl的第一端连接，电源接口 P8的端口 2可以分别和二极管D6的正极、以及滤波器Tl的端口 2连接；保险丝Fl的第二端可以分别和二极管D6的负极、以及滤波器Tl的端口 I连接；滤波器Tl的端口 3接地，滤波器Tl的端口 4即为供电电源的电压输出端，该电压输出端输出的电压为VCC_12V_IN，经过开关(图中未标明开关)后变为VCC_12V_D。VCC_12V_D可以分别输入储能单元的电压输入端、第一信号生成单元的电压输入端和第二信号生成单元的电压输入端。
[0060](2)储能单元
[0061 ] 本发明实施例中，所述储能单元可以包括二极管和第二电容。其中，所述二极管的正极与所述储能单元的电压输入端连接，所述二极管的负极与第二电容的第一端连接，所述第二电容的第二端接地；所述第二电容的第一端与所述储能单元的电压输出端连接。所述第二电容可以为电解电容，此时所述第二电容的第一端为所述电解电容的正极，所述第二电容的第二端为所述电解电容的负极。
[0062]在本发明的一种优选实施例中，所述第二电容可以包括一个或多个电容。在所述第二电容包括一个电容时，所述二极管的负极与该一个电容的第一端连接，所述该一个电容的第二端接地；所述该一个电容的第一端与所述储能单元的电压输出端连接；在所述第二电容包括多个电容时，所述多个电容并联，所述二极管的负极与并联后的第一端连接，并联后的第二端接地；所述并联后的第一端与所述储能单元的电压输出端连接。
[0063]从图3可以看出，所述储能单元可以包括二极管D7、电解电容C770和电解电容C765，其中电解电容C770和电解电容C765即为第二电容。储能单元的电压输入端(即VCC_12V_D端)与二极管D7的正极连接，二极管D7的负极分别与电解电容C770和电解电容C765的正极连接，电解电容C770和电解电容C765的负极接地，电解电容C770和电解电容C765的正极分别与储能单元的电压输出端V (即VCC_12V端)连接，该电压输出端V连接CPU的电压输入端。
[0064]当供电电源正常供电时，可以对储能单元中的电解电容C770和电解电容C765进行充电，当供电电源掉电时，储能单元中的电解电容C770和电解电容C765可以进行放电。其中，电解电容C770的电容值可以为2200uf，电解电容C765的电容值也可以为2200uf，可以在外部断电的情况下给CPU提供I到2秒的缓冲工作时间，CPU正是利用了这个时间将掉电信号发送出去。
[0065](3)第一信号生成单元
[0066]从图3可以看出，所述第一信号生成单元可以包括第一电阻R280、第二电阻R281、第一 MOS管Q6 (M0S管是金属(metal)-氧化物(oxid)-半导体(semiconductor)场效应晶体管)和第一电容C779。其中,第一信号生成单兀的电压输入端(即VCC_12V_D端)与所述第一电阻R280的第一端连接，所述第一电阻R280的第二端连接所述第二电阻R281的第一端，所述第二电阻R281的第二端接地；所述第一 MOS管Q6的栅极与所述第一电阻R280的第二端或者所述第二电阻R281的第一端连接，所述第一 MOS管Q6的漏极与第一信号输出端(即INT_P0WER0FF0端)连接，所述第一 MOS管Q6的源极接地；INT_P0WER0FF0端与CPU的第一 GP1引脚连接。
[0067]在供电导致所述供电电源输入所述第一信号生成单兀的电压高于或等于第一阈值时，所述第一 MOS管导通，致使所述第一信号输出端输出低电平；在掉电导致所述供电电源输入所述第一信号生成单元的电压低于第一阈值时，所述第一 MOS管截止，致使所述第一信号输出端输出高电平。
[0068]本发明实施例中，所述第一信号生成单元还可以包括第一漏极电压输入端(即VCC_3V3端)和第一漏极电阻R282，用于保证第一 MOS管Q6的正常工作。第一漏极电压输入端(即VCC_3V3端)与第一漏极电阻R282的第一端连接，第一漏极电阻R282的第二端与第一 MOS管Q6的漏极连接。
[0069]其中，第一电阻R280的阻值可以为20k，第二电阻R281的阻值可以为4.7k，第一漏极电阻R282的阻值可以为10k，第一电容C779的电容值可以为luf。
[0070](4)第二信号生成单元
[0071]从图3可以看出，所述第二信号生成单元可以包括第三电阻R287、第四电阻R288和第二 MOS管Q7。其中，第二信号生成单元的电压输入端(即VCC_12V_D端)与所述第三电阻R287的第一端连接，所述第三电阻R287的第二端连接所述第四电阻R288的第一端，所述第四电阻R288的第二端接地；所述第二 MOS管Q7的栅极与所述第三电阻R287的第二端或者所述第四电阻R288的第一端连接，所述第二 MOS管Q7的漏极与第二信号输出端(即INT_P0WER0FF1端)连接，所述第二 MOS管Q7的源极接地；INT_P0WER0FF1端与CPU的第二 GP1引脚连接。
[0072]在供电导致所述供电电源输入所述第二信号生成单元的电压高于或等于第二阈值时，所述第二 MOS管导通，致使所述第二信号输出端输出低电平；在掉电导致所述供电电源输入所述第二信号生成单元的电压低于第二阈值时，所述第二 MOS管截止，致使所述第二信号输出端输出高电平。
[0073]本发明实施例中，所述第二信号生成单元还可以包括第二漏极电压输入端(即VCC_3V3端)和第二漏极电阻R289，用于保证第二 MOS管Q7的正常工作。第二漏极电压输入端(即VCC_3V3端)与第二漏极电阻R289的第一端连接，第二漏极电阻R289的第二端与第二 MOS管Q7的漏极连接。
[0074]其中，第三电阻R287的阻值可以为20k，第四电阻R288的阻值可以为3k，第二漏极电阻R289的阻值可以为10k。
[0075]本发明实施例中，可以自由配置电路中各个元器件的参数。例如，可以配置不同的第二电容的电容值，以使储能单元具有不同的工作时间，根据所用的电容容量的不同，提供的电量也不同，工作时间跟这个电量有关。再例如，上述的第一阈值与第一电阻和第二电阻的阻值相关，通过第一电阻和第二电阻分压得到的分压电压越大，第一阈值越小，因此可以配置不同的第一电阻和第二电阻的阻值，以使导致第一 MOS管截止的电压不同，即导致产生第一中断信号的电压不同；上述的第二阈值与第三电阻和第四电阻的阻值相关，通过第三电阻和第四电阻分压得到的分压电压越大，第二阈值越小，因此可以配置不同的第三电阻和第四电阻的阻值，以使导致第二 MOS管截止的电压不同，即导致产生第二中断信号的电压不同。
[0076]图3中，Q6用于产生真正的中断信号INT_P0WER0FF0，Q6的栅极为2个电阻分压后的控制信号，正常供电电压下，这个分压信号为2V左右，Q6的导通电压为1.5V左右，所以当输入第一信号生成单元的电压下降到7V以下时，Q6由导通变为截止，而因为有电容C779的关系，INT_P0WER0FF0由低电平跳变为高电平，这个跳变需要一段时间才完成，避免了普通的电压波动造成的误操作。Q7为简单的电源稳定性检测，用于产生中断信号INT_P0WER0FF1, Q7的栅极为2个电阻分压后的控制信号，正常供电电压下，这个分压信号为1.6V左右，Q7的导通电压为1.5V左右，这样当供电电源的电压有轻微的波动时，INT_POffEROFFl就会由低电平跳变为高电平，从而CPU产生中断信号，此时CPU仅仅会简单的记录有电源波动的次数。
[0077]图3所示的电路只是用作举例说明，其中各个元器件的参数值也只是用作举例说明，本发明实施例中并不限定于这一种电路形式，并且对具体的参数值并不加以限制。
[0078]本发明实施例中，在供电电源供电时，利用供电电源输入储能单元的电压对储能单元进行充电，在供电导致供电电源输入第一信号生成单元的电压高于或等于第一阈值时，第一信号生成单元的第一信号输出端输出低电平至CPU的第一 GP1引脚；在供电电源掉电时，储能单元进行放电以供CPU继续工作，在掉电导致供电电源输入第一信号生成单元的电压低于第一阈值时，第一信号输出端输出高电平至第一GP1引脚；第一GP1引脚在检测到电平由低到高跳变后产生第一中断信号，致使CPU生成掉电信号，并将掉电信号发送至服务器，以通知服务器供电电源掉电，并且促使网络终端的操作系统执行正常的关机操作以保存有效信息。本发明实施例中的供电电源掉电处理电路全部由模拟器件搭建，可以