控制电路以及控制系统的制作方法
【专利说明】控制电路以及控制系统 【技术领域】
[0001] 本发明关于电子技术领域，特别关于一种控制电路以及控制系统。 【【背景技术】】
[0002] 图1是现有的驱动电路100的电路示意图。如图1所示，驱动电路100包括：晶体 管TP1，TP2，TN1以及TN2,晶体管TP1，TP2，TN1以及TN2串联耦接，并耦接于输入/输出端 (input/output pad)I/0。晶体管TP2接收上拉信号（pull up signal)PU。如果上拉信号 PU控制晶体管TP2被激活，则输出终端（output terminal) OT的电压被拉高。晶体管TPl 接收偏置电压Vbl以操作于合适的状态。
[0003] 类似地，晶体管TN2接收下拉（pull down)信号H)。如果下拉信号控制晶体管 TN2被激活，则输出终端的电压OT被拉低。晶体管TNl接收偏置电压Vb2以操作于合适的 状态。
[0004] 然而，偏置电压Vbl或Vb2必须由另一独立的偏置电压源来提供，独立的偏置电压 源会占用更多的电路区域。而且，偏置电压总是为固定值，因此不能满足不同的要求。 【
【发明内容】
】
[0005] 为了解决上述问题，本发明提出了一种控制电路以及控制系统。
[0006] 根据本发明的第一方面，提供一种控制电路，包括：驱动电路，包括：用于产生控 制电压的电压调整电路、第一晶体管、以及第二晶体管；其中，所述第一晶体管包括：第一 端子；第二端子；以及控制端子，接收至少由所述控制电路的操作电压产生的偏置电压；其 中，所述第二晶体管包括：第一端子，耦接于所述第一晶体管的第二端子；第二端子，接收 第一预定电压；以及控制端子，接收所述控制电压。
[0007] 根据本发明的第二方面，提供一种控制系统，包括：电源管理1C，包括：电源提供 端子，提供第一预定电压；以及控制1C，包括：至少一个晶体管；电源接收端子，接收所述第 一预定电压；以及偏置电压接收端子，接收至少由所述控制IC的操作电压产生的偏置电 压，其中，所述偏置电压用于偏置所述控制IC的至少一个晶体管。
[0008] 根据本发明的第三方面，提供一种控制系统，包括：电源管理1C，包括：提供第一 预定电压的电源提供端子；以及控制1C，包括：至少一个晶体管；电源接收端子，接收所述 第一预定电压；核心电压接收端子，接收核心电压；核心装置，接收所述核心电压；以及偏 置电压产生电路，根据所述核心电压产生用来偏置所述控制IC中的所述晶体管的偏置电 压；其中，所述偏置电压等于所述第一预定电压减去所述核心电压。
[0009] 本发明提供的控制电路以及控制系统可以提供能满足不同要求的偏置电压。 【【附图说明】】
[0010] 图1是传统的传统的驱动电路的电路示意图。
[0011] 图2为根据本发明的实施例的控制电路的电路示意图。
[0012] 图3A为根据本发明的另一实施例的控制电路的电路示意图。
[0013] 图3B为根据本发明的又一实施例的控制电路的电路示意图。
[0014] 图4为根据本发明的又一实施例的控制电路的电路示意图。
[0015] 图5为根据本发明的又一实施例的控制电路的电路示意图。
[0016] 图6为根据本发明的又一实施例的控制电路的电路示意图。
[0017] 图7为根据本发明的又一实施例的控制电路的电路示意图。
[0018] 图8为根据本发明的又一实施例的控制电路的电路示意图。
[0019] 图9为根据本发明的实施例的图2所示的驱动电路的电路示意图。
[0020] 图10为根据本发明的另一实施例的图2所示的驱动电路的电路示意图。
[0021] 图11为根据本发明的实施例的控制系统的方框图。
[0022] 图12为根据本发明的另一实施例的控制系统的方框图。
[0023] 图13为根据本发明的又一实施例的控制系统的方框图。
[0024] 图14为根据本发明的又一实施例的控制系统的方框图。
[0025] 图15为根据本发明的又一实施例的控制系统的方框图。
[0026] 图16为根据本发明的又一实施例的控制系统的方框图。 【【具体实施方式】】
[0027] 本发明是关于控制电路以及控制系统，特别是关于对其中包含的驱动电路提供不 同偏置电压的控制电路及控制系统。
[0028] 图2为根据本发明的实施例的控制电路200的电路示意图。如图2所示，控制电 路200包括：核心单元（core unit) 201以及驱动电路203。接收核心电压Vcore，并工作于 核心电压Vcore的核心单元201，是具有高速操作以及低电压操作的装置。因此，核心装置 (即，本实施例中的核心单元201)可以作为提供更多功能的电路，例如，控制器。与用于输 入/输出端的1/〇(输入/输出）装置相比较，核心单元具有更薄的氧化物。
[0029] 在此示例中，驱动电路203是一个上拉模块（pull up module)，驱动电路203包 括：用于产生控制电压CV ( 即，图1中的上拉信号PU)的上拉电路PUC (即，电压调整电路）， 晶体管TPl以及晶体管TP2。在此示例中，晶体管TPl以及晶体管TP2为PMOS场效应晶体 管。晶体管TPl包括：耦接于输入/输出端I/O的第一端子（漏极端子）；第二端子（源极 端子）；以及用于接收偏置电压Vb的控制端子（栅极端子），其中，偏置电压Vb至少由控 制电路200的操作电压（operating voltage)产生。晶体管TP2包括：第一端子（漏极端 子），耦接于第一晶体管TPl的第二端子；第二端子（源极端子），用于接收预定电压VDD ; 以及控制端子（栅极端子），用于接收控制电压CV。
[0030] 在一个实施例中，预定电压VDD满足以下规范之一：DDR3、DDR3L、LPDDR3、DDR4、 LPDDR4、以及GPI0。对应于此规范，偏置电压Vb的值可以等于核心电压Vcore、预定电压VDD 减去核心电压Vcore (即，VDD-Vcore)、或接地电压GND。需要注意的是，核心电压Vcore、预 定电压VDD减去核心电压Vcore (即，电压VDD-Vcore)、及接地电压GND中的一个，是控制电 路200的操作电压。因此，偏置电压Vb是由控制电路200的操作电压产生。
[0031] 以下的表Tl描述了对应于不同规范的预定电压VDD以及偏置电压Vb的示例。然 而，这些值仅是用于示例的作用，并不意味着对本申请范围的限制。
[0032]
[0033] 表 Tl
[0034] 在本实施例中，控制电路200还包括：下拉模块（pull down module) 205,下拉模 块205也可被认为是驱动电路，下拉模块205包括：下拉电路H)C、晶体管TN1、以及晶体管 TN2，其中，下拉电路H)C也可作为电压调整电路。在本实施例中，晶体管TNl以及晶体管TN2 是NMOS场效应晶体管。需要注意的是，在一个实施例中，晶体管TNl接收核心电压Vcore 以用于偏置。然而，如果驱动电路203的概念被应用到下拉模块205中。由晶体管TNl的 控制端子所接收的电压可以被由控制电路200的操作电压产生的偏置电压所取代。在其它 实施例中，驱动电路203还可包含其它电路，例如，位于核心单元201以及上拉电路PUC之 间的电平位移器或缓冲器，或下拉模块205包括其它电路，例如，位于核心单元201以及下 拉电路PDC之间的电平位移器或缓冲器。这样的变化也在本申请的保护范围之内。
[0035] 需要注意的是，驱动电路203并不限于应用于如图2所示的控制电路。因此，本申 请提供的驱动电路可以概括为：驱动电路，包括用于产生控制电压