原边反馈电压采样电阻短路保护电路的制作方法
【技术领域】
[0001] 本发明涉及一种原边反馈电压采样电阻短路保护电路，属于功率半导体技术领 域。
【背景技术】
[0002] 目前，传统的开关电源检测反馈电压采样电阻是否短路是在芯片启动结束后检 测，一旦检测到电压采样电阻短路，则关闭芯片的输出。传统的开关电源在电压上采样电阻 短路时，表现为电压反馈值电位过高，超过允许的电压值，从而发生保护，关闭芯片输出；在 电压下采样电阻短路时，表现为电压反馈信号没有消磁信号或者VDD过高从而发生保护， 关闭芯片输出。传统开关电源在电压采样电阻短路时的工作波形如图1所示，一旦检测到 短路，则将FB_SH0RT信号置为高电平并锁存，关闭芯片输出，使得VDD电位下降到VDD允许 的最小值，复位芯片，清除所有状态，让芯片重新启动，启动完成后再重新检测电压采样电 阻是否短路，一旦检测到短路，则重复上述工作状态。
[0003] 上述工作方式虽然能够实现电压采样电阻短路时关闭芯片输出，从而保护芯片。 但是这种保护方式必须在开关一定周期数之后才能检测到电压采样电阻是否短路，才会保 护芯片。在电压上采样电阻短路时，一旦开关管开启，则会从FB脚流出很大的电流，如图2 所示，电流可能会烧毁电压反馈端口 FB的ESD，从而损坏芯片。在电压上采样电阻短路时， 从电压反馈端口 FB脚流出的电流值为
[0004]
[0005] 其中Ipeak为开关管导通时原边的最大电流。例如Ipeak = 600mA，Np/NA= 17时 流出的电流值为10. 2A，有烧毁FB脚ESD的风险。
[0006] 由于这种保护方式是在芯片完成启动之后，且开关一定周期之后才能检测出系统 电压采样电阻是否短路，所以输入功率相对较大。
【发明内容】
[0007] 本发明的目的是克服现有技术存在的不足，提供一种原边反馈电压采样电阻短路 保护电路，实现在芯片启动完成前检测出电压采样电阻是否短路，避免电压上采样电阻短 路时由于开关管开启导致电压反馈端口流出大电流而损坏芯片的风险，同时由于没有启动 完成，故没有开关波，有效降低电压采样电阻短路时的输入功率。
[0008] 本发明的目的通过以下技术方案来实现：
[0009] 原边反馈电压采样电阻短路保护电路，特点是：包含高压功率管、高压启动电阻、 第一 VDD分压电阻、第二VDD分压电阻、NMOS管、二极管、第一比较器、第二比较器、第三比 较器、延时电路、滤波器、第一逻辑电路、第二逻辑电路、电流源、与门以及反相器；
[0010] 所述高压功率管分别与高压启动端口 SW、供电端口 VDD、高压启动电阻、二极管、 NMOS管相连；
[0011] 所述第一比较器分别与第一 VDD分压电阻、第二VDD分压电阻、第一逻辑电路、第 二逻辑电路、第二比较器相连；
[0012] 所述第二比较器分别与第一逻辑电路、第二逻辑电路、延时电路相连；
[0013] 所述第三比较器分别与电流源、电压反馈端口、反相器相连；
[0014] 所述第二逻辑电路分别与延时电路、与门相连；
[0015] 所述第一逻辑电路分别与NMOS管、与门相连；
[0016] 所述反相器与滤波器相连；
[0017] 所述滤波器分别与延时电路、与门相连。
[0018] 进一步地，上述的原边反馈电压采样电阻短路保护电路，其中，所述第二逻辑电路 包括触发器DFF、第二反相器以及第二与门，所述第二反相器与第二与门、触发器DFF相连， 第二与门与触发器DFF相连。所述第一逻辑电路包括第三反相器、第三与门、第一与非门以 及第二与非门，所述第一与非门与第二与非门、第三与门相连，所述第三与门与第三反相器 相连。
[0019] 更进一步地，上述的原边反馈电压采样电阻短路保护电路，其中，所述第一比较器 实时将VDD经第一 VDD分压电阻和第二VDD分压电阻的分压值VDD_R和基准Vref 1值和基 准Vref2值比较产生控制信号VDD_Ctrl2,当VDD_Ctrl2为低电平时，第一比较器的比较基 准为Vref2,当VDD_Ctrl2为高电平时，第一比较器的比较基准为Vref 1 ;当第一 VDD分压电 阻和第二VDD分压电阻的分压值VDD_R大于基准Vref2时，第一比较器输出信号VDD_Ctrl2 置为高电平，当第一 VDD分压电阻和第二VDD分压电阻的分压值VDD_R小于基准Vref 1时， 第一比较器输出信号VDD_Ctrl2置为低电平，第一比较器产生控制信号VDD_Ctrl2控制第 一逻辑电路和第二逻辑电路；
[0020] 所述第二比较器将第一 VDD分压电阻和第二VDD分压电阻的分压值VDD_R与基准 Vref3值和基准Vref4值比较，并产生控制信号VDD_Ctrll，当VDD_Ctrll为低电平时，第二 比较器的比较基准为Vref4,当VDD_Ctrll为高电平时，第二比较器的比较基准为Vref3 ; 当第一 VDD分压电阻和第二VDD分压电阻的分压值VDD_R大于基准Vref4时，第二比较器 输出信号VDD_Ctrll置为高电平，当第一 VDD分压电阻（R2)和第二VDD分压电阻的分压值 VDD_R小于基准Vref3时，第二比较器输出信号VDD_Ctrll置为低电平，第二比较器产生控 制信号VDD_Ctrll控制第二逻辑电路和延时电路，其中Vref2>Vref4>Vrefl兰Vref3 ;
[0021] 所述第三比较器将电压反馈端口 FB的值与基准Vref5值比较，当电压反馈端口 FB 小于基准Vref5时，则第三比较器输出低电平，否则输出高电平；
[0022] 所述第二逻辑电路根据控制信号VDD_Ctrl 1和VDD_Ctrl2生成信号FB_Check_EN， 当控制信号VDD_Ctrl上升沿且控制信号VDD_Ctrl2为低电平时，将输出信号FB_Check_EN 置为高电平，当控制信号VDD_Ctrl2为高电平时，将输出信号FB_Check_EN置为低电平，信 号FB_Check_EN为检测电压采样电阻短路功能的使能信号，信号FB_Check_EN为高电平时， 允许芯片检测电压采样电阻是否短路，否则屏蔽；
[0023] 所述第一逻辑电路根据与门输出信号FB_Short以及控制信号VDD_Ctrl2产生信 号HV_Ctrl，当控制信号VDD_Ctrl2为高电平时，第一逻辑电路输出HV_Ctrl置为高电平， 当控制信号VDD_Ctrl2为低电平且信号FB_SH0RT为高电平时，则将输出HV_Ctrl置为高电 平，否则为低电平。
[0024] 更进一步地，上述的原边反馈电压采样电阻短路保护电路，其中，所述电流源根据 信号FB_Check_EN控制是否流出电流，当信号FB_Check_EN为高电平时，电流源则向电压反 馈端口输出一个固定的电流，用于检测电压采样电阻是否短路，当电压采样电阻未短路时， 则电压反馈端口 FB的电位大于Vref5,则第三比较器输出高电平，否则第三比较器输出低 电平，实现检测电压采样电阻是否短路，当信号FB_Check_EN为低电平时，禁止电流源输出 电流，即禁止芯片检测电压采样电阻是否短路。
[0025] 更进一步地，上述的原边反馈电压采样电阻短路保护电路，其中，所述滤波器在延 时电路的输出为高电平后开始检测反相器的输出是否为高电平，如果为高电平即系统电压 采样电阻发生短路，并保持一时间后，滤波器输出为高电平，否则输出为低电平；当控制信 号VDD_Ctrll从低电平跳变为高电平一段时间后延时电路的输出才置为高电平，当控制信 号VDD_Ctrl 1从高电平跳变为低电平时，延时电路立刻将输出置为低电平。
[0026] 更进一步地，上述的原边反馈电压采样电阻短路保护电路，其中，所述高压功率管 导通时，以大固定电流给VDD电容充电，实现快速启动；高压功率管关断时，则禁止通过高 压启动端口 SW给VDD电容充电；所述NMOS管根据控制信号HV_Ctrl控制高压功率管的导 通与否，当信号HV_Ctrl为高电平时，则将高压功率管的Gate拉低，关断高压功率管，否则 开启；高压启动电阻的阻值较大，使NMOS管导通时，以小电流漏电，实现低功耗。
[0027] 再进一步地，上述的原边反馈电压采样电阻短路保护电路，其中，所述高压功率管 是 VDMOS 管、LDMOS 管或 CooIMOS 管。
[0028] 本发明技术方案突出的实质性特点和显著的进步主要体现在：
[0029] 本发明设计新颖，实现在芯片正常工作前就能够准确有效地检测出电压采样电阻 是否短路，从而避免电压上采样电阻短路时由于开关管开启导致电压反馈端口 FB流出大 电流而损坏芯片的风险；另外当电压采样电阻短路时，由于没有让芯片正常启动完成，没有 开关波，故大大降低了电压采样电阻短路时的输入功率。应用本发明电源芯片的电源系统 可以安全有效检测出电压采样电阻是否短路，一旦检测到短路则关闭高压启动电路，使得 VDD掉电重启。
【附图说明】
[0030] 图1 :【背景技术】中电压采样电阻短路保护工作波形；
[0031] 图2 :【背景技术】中电压上采样电阻短路时电压反馈端口电流波形示意图；
[0032] 图3 :本发明原边反馈电压采样电阻短路保护电路原理示意图；
[0033] 图4 :应用本发明电源芯片的系统电路结构示意图；
[0034] 图5 :应用本发明