一种保证智能变电站保护跳闸可靠性的装置和方法
【技术领域】
[0001]本发明涉及一种保证智能变电站保护跳闸可靠性的装置和方法。
【背景技术】
[0002]数字化变电站是当前变电站自动化系统的发展方向，尤其是变电站通信网络与系统的国际标准(IEC61850)的颁布，为数字化变电站建设提供了标准规范，大大推动了数字化变电站应用建设的发展。数字化变电站中，以太网成为最主要的通信介质，应用通信网络取代二次电缆，取消了传统保护测控装置的交流模块和控制模块，所有信息均通过过程层网络来传输，缩减了变电站用于购买二次电缆和电缆铺设的成本，同时也大幅度简化了传统变电站用于二次接线的工作量。
[0003]在传统变电站中，继电保护装置的跳闸防误是采用启动加保护逻辑实现，装置的启动条件和动作条件不同，启动条件比较容易满足，如电压、电流波动等都会造成保护启动，此时装置并不会出口使断路器跳闸；而保护动作的条件比较严格的，当被保护的设备出现故障，在装置先启动、且满足保护动作逻辑条件后，装置才会动作，出口使断路器跳闸。在传统的继电保护装置上是通过继电器回路闭锁的方式保证在未启动的状态下装置任何行为都不能操作断路器。
[0004]在智能数字化变电站中，对于开关量和跳闸信号的传输是通过IEC61850标准中的Goose服务实现的，它是一种替代传统智能电子设备之间硬接线的网络数据通讯方式。测控、保护装置通过Goose发出跳合命令到智能操作箱，智能操作箱根据收到的命令执行开关的分合。在数字化变电站保护装置中，仍然存在保护和启动的逻辑，但最终会在满足软件逻辑后通过以太网报文的方式将跳闸报文发出。
[0005]随着智能化、信息化、数字化的要求越来越高，数字化变电站保护装置采用了大量的集成电路器件，他们承担着系统的核心功能，但是随着硬件平台越来越复杂，规模日益庞大，集成器件的使用量随之攀升，保护装置由于某些硬件失效导致工作异常的风险也越来越高，其中的数据处理环节上公共的硬件失效后容易造成保护装置误动作。
[0006]同时，随着工艺技术的迅速发展，创新进一步提高了器件在速率、容量和功耗等方面的性能。然而，技术的发展也突出了以前可以忽略的某些效应，例如，单事件干扰(SEU)导致的软误码影响越来越大。虽然通过仔细的1C设计，器件的单位比特的软误码率有所下降，但是每一工艺节点的逻辑容量在不断翻倍，片内SRAM比特数量也随之增长。而在保护装置中采用了大量的基于SRAM工艺的处理器、存储器、FPGA，单事件干扰(SEU)导致的软误码的风险也随之突显出来，该异常的特点在于监测相当困难，往往要等到保护出现不正确动作行为时才能够被发现。
【发明内容】
[0007]针对上述问题，本发明提供一种保证智能变电站保护跳闸可靠性的装置和方法，采用双FPGA和双CPU架构，通过数据链路冗余校验的方式，提高保护装置防误能力，在硬件器件、单事件干扰(SEU)等失效情况下，确保装置不会由于未知错误导致一次设备误动作。
[0008]为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现:
[0009]一种保证智能变电站保护跳闸可靠性的装置，其特征在于，包括相连的主CPU和副CPU、相连的主FPGA和副FPGA，所述主FPGA和副FPGA均与保护装置的物理层相连，所述主CPU和副CPU均与被保护设备的状态监视数据输出端相连:
[0010]其中，主CPU将处理结果发送给主FPGA，副CPU将处理结果发送给副FPGA，副FPGA接收到副CHJ发送的信息后向主FPGA同步当前的信息；
[0011 ]当主FPGA接收到跳闸信息时，则主FPGA对从主CPU获得的当前的跳闸信息与从副FPGA获得的当前的跳闸信息进行一致性比较，若一致，则主FPGA将从主CPU接收的信息发送至保护装置，否则，丢弃从主CPU接收的信息。
[0012]—种保证智能变电站保护跳闸可靠性的方法，其特征在于，具体包括如下步骤:
[0013]步骤1、主CPU和副CPU分别采集被保护设备的状态监视数据，根据采样值进行保护逻辑判断，并将保护动作的结果发送给各自对应的FPGA，其中，主CPU将跳闸报文传送至主FPGA，同时计算采集数据对应的CRC并传送至主FPGA ；副CPU将跳闸状态传送至副FPGA ；
[0014]步骤2、主FPGA和副FPGA对接收到的数据进行预处理，其中，副FPGA向主FPGA同步当前的信息；主FPGA对从主CPU接收的信息进行解析:若信息不包含跳闸信息，则主FPGA直接将CRC附在从主CPU接收的信息尾部发送至保护装置的物理层;若信息包含跳闸信息，则主FPGA对从主CPU获得的当前的跳闸信息与从副FPGA获得的当前的跳闸信息进行一致性比较，若一致，则主FPGA直接将CRC附在从主CPU接收的信息尾部发送至保护装置的物理层，否则，丢弃从主CPU接收的信息。
[0015]本发明的有益效果是:
[0016]第一、硬件器件失效，任何处理单元得出错误的跳闸结果，最终都会导致双FPGA检测到的跳闸启动信息不一致，跳闸报文会被禁止出口，从而将异常的影响控制在装置内。
[0017]第二、在得出正确的跳闸结果后，若在传输过程中，由于物理信号干扰、SEU问题等引起的报文内容变动，会导致CRC与报文内容不一致，接收方会将报文丢弃，不会导致误跳闸。
[0018]第三、通过在数字化变电站保护设备上应用本发明的内容，可以显著增强设备防误能力，提尚系统的可靠性以及稳定性。
【附图说明】
[0019]图1是本发明一种保证智能变电站保护跳闸可靠性的装置的结构框图；
[0020]图2是本发明一种保证智能变电站保护跳闸可靠性的方法的信息流向图。
【具体实施方式】
[0021]下面结合附图和具体的实施例对本发明技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0022]一种保证智能变电站保护跳闸可靠性的装置，如图1所示，包括相连的主CPU和副CPU、相连的主FPGA和副FPGA，所述主FPGA和副FPGA均与保护装置的物理层(PHY)相连，所述主CPU和副CPU均与被保护设备的状态监视数据输出端相连。硬件架构采用双CPU加双FPGA冗余架构，FPGA作为网络报文处理的协处理器，双CPU接收同一份测量数据作为保护逻辑判断的依据。
[0023]装置作为一个支持IEC61850协议的保护装置，其监视被保护设备的测量状态，包括开关量、电压、电流、相位等信息，当检测到被保护设备故障时，通过G00SE服务发送Goose报文发出跳闸命令到智能操作箱，切断被保护设备和一次系统的联系。
[0024]其中，主CPU将处理结果发送给主FPGA，副CPU将处理结果发送给副FPGA，副FPGA接收到副CHJ发送的信息后向主FPGA同步当前的信息。
[0025]当主FPGA接收到跳闸信息时，则主FPGA对从主CPU获得的当前的跳闸信息与从副FPGA获得的当前的跳闸信息进行一致性比较，若一致，则主FPGA将从主CPU接收的信息发送至保护装置，否则，丢弃从主CPU接收的信息。
[0026]优选，主FPGA和副FPGA之间进行单向通信，副FPGA采用成帧方式、周期的向主FPGA发送消息。主、副FPGA间通讯一般采用高速通讯接口，采用成帧方式进行通讯，周期发送，其物理接口可以是Mil、EPP1、SP1、PCIE、RGMII等任意标准接口，比如，采用RGMII (ReducedGigabit Media Independent Interface:精简吉比特介质独立接口)接口发送，数据带宽为lGbps，发送完所有数据不足lus。