集成功率mosfet的锂电池保护芯片及采用该芯片的充电电路的制作方法
【技术领域】
[0001] 本发明设及集成电路技术领域，尤其设及一种集成功率MOSFET的裡电池保护忍片 及采用该忍片的充电电路。
【背景技术】
[0002] 在裡电池技术领域，裡电池具有:体积小、容量大、重量轻、无污染、单节电压高、自 放电率低、电池循环次数多等优点。通常裡电池包括裡离子电池和裡聚合物电池。下面W裡 离子电池为例说明电池的充放电过程。充电时裡离子由正极向负极运动而嵌入石墨层中。 放电时，裡离子从石墨晶体内负极表面脱离移向正极。所W，在该电池充放电过程中裡总是 W裡离子形态出现，而不是W金属裡的形态出现。裡电池的充放电有一定的要求，根据裡电 池的结构特性，最高充电终止电压不能过充，否则会因正极的裡离子拿走太多，而使电池报 废。因裡电池的内部结构所致，放电时裡离子不能全部移向正极，必须保留一部分裡离子在 负极，W保证在下次充电时裡离子能够杨通地嵌入通道。否则，电池寿命就相应缩短。为了 保证石墨层中放电后留有部分裡离子，就要严格限制放电终止最低电压，也就是说裡电池 不能过放电。为了达到裡离子电忍的充放电要求，裡电池都配有保护电路，用于控制外部的 充放电电流。
[0003] 目前，现有技术中的裡电池保护忍片一般没有集成功率M0SFET，由于功率MOSFET 需要占据非常大的面积，因此，现有技术中的裡电池保护电路需要在PCB上采用额外的功率 M0SFET，运会导致裡电池保护电路的PCB面积过大，不适合于空间限制非常小的场合。同时， 没有采用集成功率MOSFET的裡电池保护电路的集成度也不高，无法进一步降低裡电池保护 电路的成本。
【发明内容】
[0004] 本发明解决的技术问题是:构建一种集成功率MOSFET的裡电池保护忍片及采用该 忍片的充电电路，该集成功率MOSFET的裡电池保护忍片通过将功率MOSFET集成到忍片中， 从而大幅减小采用该集成功率MOSFET的裡电池保护忍片的PCB面积，非常适合应用于空间 限制非常小的场合。，而且，将功率MOSFET集成到裡电池保护忍片中，并采用DFN-化(双侧引 脚扁平封装）的小型化封装形式，从而进一步降低所述集成功率MOSFET的裡电池保护忍片 的忍片面积，降低忍片成本。
[0005] 本发明提出的集成功率MOSFET的裡电池保护忍片具有六个引脚，分别为:正电源 输入端VDD、负电源输入端VSS (GND )、过电流检测输入端/充电器检测端CS、电池忍负极端 Sl、充电负极端S2、功率MOSFET漏极公共端D;并且该集成功率MOSFET的裡电池保护忍片包 括:逻辑控制器、过充电流比较器、过放电压比较器、过充电压比较器、短路比较器、第一过 放电流比较器、第二过放电流比较器、电源复位模块、振荡器模块、带隙基准电路、分压器、 放电过流检测模块、充电控制用MOSFET W及放电控制用MOSFET;
[0006] 其中，功率MOSFET包括充电控制用MOSFETW及放电控制用MOSFET;放电控制用 MOSFET的源极用作电池忍负极端SI,充电控制用MOSFET的源极用作充电负极端S2;充电控 制用MOSFET的漏极W及放电控制用MOSFET的漏极相互连接作为漏极公共端D;该集成功率 MOSFET的裡电池保护忍片的过充电流比较器、短路比较器、第一过放电流比较器、第二过放 电流比较器的第一输入端与充电控制用MOSFET的源极端S2连接;过放电压比较器、过充电 压比较器的第一输入端与分压器连接;分压器与电源输入端VDD连接;过充电流比较器、过 放电压比较器、过充电压比较器、短路比较器、第一过放电流比较器、第二过放电流比较器 的第二输入端与带隙基准电路连接；电源复位模块和振荡器模块分别与逻辑控制器连接； 放电过流检测模块分别连接逻辑控制器与充电控制用MOSFET的源极端S2 ;充电控制用 MOSFET的栅极W及放电控制用MOSFET的栅极分别与逻辑控制器连接。
[0007]本发明还提出了一种采用集成功率MOSFET的裡电池保护忍片的充电电路，其中， 集成功率MOSFET的裡电池保护忍片的正电源输入端VDD连接外部电阻Rl的第一端，外部电 阻Rl的第二端与电忍的正极连接，该电忍的正极与充电正极BATT+连接，集成功率MOSFET的 裡电池保护忍片的负电源输入端VSS与电忍的负极连接，第一外部电容Cl连接在外部电阻 Rl的第一端与电忍负极之间；集成功率MOSFET的裡电池保护忍片中的放电控制用MOSFET的 源极端Sl与电忍负极连接;过电流检测输入端/充电器检测端CS连接外部电阻R2的第一端； 外部电阻R2的第二端与充电用MOSFET的源极端S2连接后与充电负极BATT-连接。
【附图说明】
[000引图1为本发明集成功率MOSFET的裡电池保护忍片的结构框图。
[0009]图2为本发明采用集成功率MOSFET的裡电池保护忍片的充电电路结构示意图。 [0010]图3为本发明集成功率MOSFET的裡电池保护忍片的封装示意图。
【具体实施方式】
[0011] 下面结合附图详细说明本发明。
[0012] 如图1所示，本发明提出的集成功率MOSFET的裡电池保护忍片具有六个引脚，分别 为:正电源输入端VDD、负电源输入端VSS (GND )、过电流检测输入端/充电器检测端CS、电池 忍负极端Sl、充电负极端S2、功率MOSFET漏极公共端D;并且该集成功率MOSFET的裡电池保 护忍片包括:逻辑控制器、过充电流比较器、过放电压比较器、过充电压比较器、短路比较 器、第一过放电流比较器、第二过放电流比较器、电源复位模块、振荡器模块、带隙基准电 路、分压器、放电过流检测模块、充电控制用MOSFET W及放电控制用MOSFET;
[001引其中，功率MOSFET包括充电控制用MOSFETW及放电控制用MOSFET;放电控制用 MOSFET的源极用作电池忍负极端SI,充电控制用MOSFET的源极用作充电负极端S2;充电控 制用MOSFET的漏极W及放电控制用MOSFET的漏极相互连接作为漏极公共端D;该集成功率 MOSFET的裡电池保护忍片的过充电流比较器、短路比较器、第一过放电流比较器、第二过放 电流比较器的第一输入端与充电控制用MOSFET的源极端S2连接;过放电压比较器、过充电 压比较器的第一输入端与分压器连接;分压器与电源输入端VDD连接;过充电流比较器、过 放电压比较器、过充电压比较器、短路比较器、第一过放电流比较器、第二过放电流比较器 的第二输入端与带隙基准电路连接；电源复位模块和振荡器模块分别与逻辑控制器连接； 放电过流检测模块分别连接逻辑控制器与充电控制用MOSFET的源极端S2 ;充电控制用 MOSFET的栅极W及放电控制用MOSFET的栅极分别与逻辑控制器连接。
[0014] 如图2所示，给出了本发明提出的集成功率MOSFET的裡电池保护忍片与裡电池电 忍的连接结构。其中，集成功率MOSFET的裡电池保护忍片的正电源输入端V孤连接外部电阻 Rl的第一端，外部电阻Rl的第二端与电忍的正极连接，该电忍的正极与充电正极BATT+连 接，集成功率MOSFET的裡电池保护忍片的负电源输入端VSS与电忍的负极连接，第一外部电 容Cl连接在外部电阻Rl的第一端与电忍负极之间;集成功率MOSFET的裡电池保护忍片中的 放电控制用MOSFET的源极端S1与电忍负极连接;过电流检测输入端/充电器检测端CS连接 外部电阻R2的第一端;外部电阻R2的第二端与充电用MOSFET的源极端S2连接后与充电负极 BATT-连接。
[0015] 其中，对图1所示的各个端口与图2所示的连接结构的端口的对应关系作如下说 明，请参见下表1:
[0016] 表1
[001引其中，外部电阻Rl的取值范围为100 Q至470 Q，优选330 Q ;外部电阻R2的取值范 围为化Q至2KQ，优选为化Q ;电容Cl的取值范围为0.01阳至1.化F，优选为0.化F。
[0019] 下面介绍本发明提出的集成功率MOSFET的裡电池保护忍片的工作过程：
[0020] 1.正常工作状态
[0021 ] 此集成功率MOSFET的裡电池保护忍片持续侦测连接在VDD和VSS之间的电池电压， W及CS与VSS之间的电压差，来控制充电和放电。当电池电压在过放电检测电压(VDL) W上 并在过充电检测电压(VCU) W下，且CS端子电压在充电过流检测电压(VCIP) W上并在放电 过流检测电压(VDIP) W下时，充电控制用MOSFET和放电控制用MOSFET导通，运个状态称为 "正常工作状态"。此状态下，充电和放电都可W自由进行。
[0022] 2.过充电状态
[0023] 正常工作状态下的电池，在充电过程中，一旦电池电压超过过充电检测电压 (VCU)，并且运种状态持续的时间超过过充电检测延迟时间（TOC) W上时，集成功率MOSFET 的裡电池保护忍片会关闭充电控制用的M0SFET，停止充电，运个状态称为"过充电状态"。
[0024] 过充电状态在如下巧巾情况下可W释放：
[00巧]不连接充电器时，
[0026] (1)由于自放电使电池电压降低到过充电释放电压(VCR) W下时，过充电状态释 放，恢复到正常工作状态。
[0027] (