一种双环路电荷泵设计的制作方法
【技术领域】
[0001]本发明属于射频集成电路设计领域，涉及一种双环路电荷栗设计。
【背景技术】
[0002]双环路电荷栗广泛应用在SerDes电路中的锁相环中，为SerDes的锁相环提供时钟频率校准。在多协议统一架构的SerDes系统中，要求具有不同的输入参考频率，并要求锁相环的频率和带宽可以自适应调整并尽量减小强时钟信号对其它电路模块的影响，因此，锁相环中需要采用双环路电荷栗，可以实现锁相环的快速锁定和带宽的自动调节，并减小锁相环的参考杂散。
【发明内容】
[0003]本发明提供一种双环路电荷栗带宽自适应锁相环，该锁相环采用偶数级环形压控振荡器、双环路电荷栗和电压电流转换电路，该锁相环可实现锁相环的快速锁定、环路带宽和震荡频率自适应调整等优点。
[0004]本发明的具体技术解决方案如下:
[0005]—种双环路电荷栗电路，包括积分路径电荷栗B1、比例路径电荷栗B2、I/V转换器B3、比较器B8以及V/I转换器B9;
[0006]所述积分路径电荷栗BI包括依次连接的第一 UP电路B4和第一 DN电路B5;所述比例路径电荷栗B2包括依次连接的第二 UP电路B6和第二 DN电路B7;第一 UP电路B4的输入端接来自鉴频鉴相器的UPB信号，第一DN电路B5的输入端接来自鉴频鉴相器DN信号，第二UP电路B6的输入端接来自鉴频鉴相器的DNB信号，第二DN电路B7的输入端接来自自鉴频鉴相器的UP信号；I/V转换器B3的输出端VBl连接第一DN电路B5和第二DN电路B7的另一端；I/V转换器B3的输出端VB2连接第一 UP电路M4和第二 UP电路B6的另一端;第一 UP电路B4和第一 DN电路B5的连接点通过电容Cl连接到地且输出电压VINT;第二 UP电路B6、第二 DN电路B7和I/V转换器B3输出端连接于b点，B点通过电容C2连接到地且输出电压VCTRL;电压VINT输入至比较器B8正向输入端，电压VCTRL输入至比较器B8负向输入端，比较器B8的输出端与V/1转换器B9的输入端连接，
[0007 ] V/1转换器B9的输出端ICP连接到I /V转换器B3的输入端a。
[0008]积分路径电荷栗BI和比例路径电荷栗B2的结构相同，
[0009]积分路径电荷栗BI包括MOS管Ml、M0S管112、]\?)5管13和皿)5管14，
[0010]MOS管M4的G端接UP信号，
[0011 ] MOS管M4的S端接Vdd，M0S管M4的D端与MOS管M2的S端相连；
[0012]MOS管M2G端与I/V转换器B3的输出端VB2相连，MOS管M2和MOS管Ml的D端相连输出Vout，M0S管Ml的S端和MOS管M3的D端相连，MOS管Ml的G端与I/V转换器B3的输出端VBl相连；MOS管M3的G端接DN信号，MOS管M3的S端接GND。
[0013]本发明的优点如下:
[0014]本发明提供的一种双环路电荷栗电路设计，该双环路电荷栗可以实现锁相环的快速锁定和带宽的自动调节，并减小锁相环的参考杂散。
【附图说明】
[0015]图1是本发明的电路实现图；
[0016]图2是本发明核心电荷栗电路。
【具体实施方式】
[0017]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0018]本发明提供一种双环路电荷栗电路设计方法，该方法包括以下步骤:包括积分路径电荷栗B1、比例路径电荷栗B2、I/V转换器B3、比较器B8、V/I转换器B9等模块电路。
[0019]所述积分路径电荷栗BI包括电荷栗的UP电路B4和电荷栗的DN电路B5。
[0020]所述比例路径电荷栗B2包括电荷栗的UP电路B6和电荷栗的DN电路B7。
[0021]来自鉴频鉴相器的UP、UPB、DN和DNB四路输入信号，WB连接积分路径电荷栗BI中的UP B4的一端，DN连接积分路径电荷栗BI中的DN B5的一端。UP连接比例路径电荷栗B2中的UP B6的一端，DNB连接比例路径电荷栗B2中的DN B7的一端。
[0022 ] I /V转换器B3的输出端VBI连接B5和B7的另一端。
[0023]I/V转换器B3的输出端VB2连接M4和B6的另一端。
[0024]B4和B5的连接点为VINT输出，VINT通过电容Cl连接到地。
[0025]B6和B7的连接点为VCTRL输出，VCTRL通过电容C2连接到地。
[0026]I/V转换器B3输出端与比例路径电荷栗B2输出交于b点汇合为VCTRL。
[0027]I/V转换器B3输出端VREF和VCTRL连接到比较器B8的两个输入端。
[0028]比较器B8的输出端连接到V/1转换器B9的输入端。
[0029 ] V/1转换器B9的输出端ICP连接到I /V转换器B3的a端。
[0030]其中双环路电荷栗电路核心电路为积分路径电荷栗和比例路径电荷栗:M4、M5、M6的S端接Vdd，M4的D端与M2的S端相连，M4的G端接UP，M6的D端和M8的S端相连，M5的D端和M7的S端相连，M2、M7和M8的G端相连并与M7的D端相连接电流源，M9和Ml的G端相连与M8的D端，M2和Ml的D端相连输出Vout，M9的S端与MlO的D端相连，Ml的S端和M3的D端相连，MlO的G端接Vdd，M3的G端接DN，M3和Ml O的S端接GND。
[0031]工作原理:积分路径电荷栗和比例路径电荷栗，分别产生一个控制电压VINT和VCTRL，积分路径电荷栗产生的控制电压VINT调节比例路径电荷栗产生的控制电压VCTRL，通过调整比例路径电荷栗和积分路径电荷栗的增益，动态的调整锁相环的衰减因子和环路带宽，加快锁相环的锁定速度。
[0032]本发明提供一种双环路电荷栗，其包含的积分路径电荷栗和比例路径电荷栗，可以实现锁相环的快速锁定和带宽的自动调节，并减小锁相环的参考杂散。
[0033]以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种双环路电荷栗电路，其特征在于:包括积分路径电荷栗B1、比例路径电荷栗B2、I/V转换器B3、比较器B8以及V/I转换器B9; 所述积分路径电荷栗BI包括依次连接的第一 UP电路B4和第一 DN电路B5;所述比例路径电荷栗B2包括依次连接的第二 UP电路B6和第二 DN电路B7;第一 UP电路B4的输入端接来自鉴频鉴相器的UPB信号，第一 DN电路B5的输入端接来自鉴频鉴相器DN信号，第二 UP电路B6的输入端接来自鉴频鉴相器的DNB信号，第二DN电路B7的输入端接来自自鉴频鉴相器的UP信号；I/V转换器B3的输出端VBl连接第一DN电路B5和第二DN电路B7的另一端；I/V转换器B3的输出端VB2连接第一 UP电路M4和第二 UP电路B6的另一端;第一 UP电路B4和第一 DN电路B5的连接点通过电容Cl连接到地且输出电压VINT;第二 UP电路B6、第二 DN电路B7和I/V转换器B3输出端连接于b点，B点通过电容C2连接到地且输出电压VCTRL;电压VINT输入至比较器B8正向输入端，电压VCTRL输入至比较器B8负向输入端，比较器B8的输出端与V/1转换器B9的输入端连接， V/I转换器B9的输出端ICP连接到I/V转换器B3的输入端a。2.根据权利要求1所述的双环路电荷栗电路，其特征在于: 积分路径电荷栗BI和比例路径电荷栗B2的结构相同， 积分路径电荷栗BI包括MOS管Ml、MOS管M2、MOS管M3和MOS管M4， MOS管M4的G端接UP信号， MOS管M4的S端接VdcUMOS管M4的D端与MOS管M2的S端相连； MOS管M2G端与I/V转换器B3的输出端VB2相连，MOS管M2和MOS管Ml的D端相连输出Vout，MOS管Ml的S端和MOS管M3的D端相连，MOS管Ml的G端与I/V转换器B3的输出端VBI相连;MOS管M3的G端接DN信号，MOS管M3的S端接GND。
【专利摘要】本发明提供一种双环路电荷泵电路，该双环路电荷泵电路由两个带开关的电流源和比较反馈环路组成，根据反馈信号和两个逻辑输入信号来决定是将电荷泵入到环路滤波器还是将电荷从环路滤波器中泵出。该电路结构具可以实现锁相环的快速锁定和带宽的自动调节，并减小锁相环的参考杂散等优点。
【IPC分类】H02M3/07
【公开号】CN105576965
【申请号】CN201510926823
【发明人】王晋, 邵刚, 田泽, 刘敏侠, 龙强, 吕俊盛
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年5月11日
【申请日】2015年12月11日