一种产生正负电压源的电荷泵电路的制作方法
【技术领域】
[0001]本发明涉及正负电压源产生电路，尤其涉及一种产生正负电压源的电荷栗电路。
【背景技术】
[0002]传统的耳机功放，因为输出端的静态工作点在电源电压的一半处，为了减小功耗、保护耳机，需要在输出端外加很大的隔直电容进行直流电压隔断。由于音源信号必须在一个直流电平上(如1/2VDD上)输出，上电/掉电时，耳机功放会对隔直电容充电/放电，这样一个从O电平到1/2VDD的直流跳变通过隔直电容后到耳机上必然会产生POP音。
[0003]为了消除耳机上电/掉电时的POP音，通常需要免去布置在其输出端的隔直电容，目前有两种常用的方法:一种是虚地技术，将耳机的地接到电源电压的一半处;另一种是用正负电源给功放供电方案，将输出端的静态工作点处于0V。其中第二种方案需要能产生正负电源的电路，如专利号为CNl581655A的发明中米用了双电荷栗结构来实现产生正负电源。但是，此技术方案需要应用双电荷栗结构，外围还需要四个电容，逻辑电路较复杂，电荷栗的功率管数目也较多。在应用的成本和成品的体积上不具有优势。
[0004]因此，本领域的技术人员致力于开发一种产生正负电压源的电荷栗电路，用较少的元器件和较低的成本满足使用需求。
【发明内容】
[0005]为实现上述目的，本发明提供了一种产生正负电压源的电荷栗电路，其特征在于，包括驱动信号发生模块和电荷栗;所述驱动信号发生模块接受来自外部的初始时钟信号，输出第一、第二、第三、第四、第五和第六驱动信号;所述电荷栗具有六个输入端，分别接受所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号;所述电荷栗具有两个输出端，分别输出电压值相等、极性相反的正电压HVDD和负电压HVSS，所述两个输出端作为正、负电压源；
[0006]所述初始时钟信号的脉冲序列为101010101010…；
[0007]所述第一驱动信号的脉冲序列为110011110011…；
[0008]所述第二驱动信号的脉冲序列为110011110011…；
[0009]所述第三驱动信号的脉冲序列为111100111100…；
[0010]所述第四驱动信号的脉冲序列为000011000011…；
[0011]所述第五驱动信号的脉冲序列为110000110000…；
[0012]所述第六驱动信号的脉冲序列为110000110000…。
[0013]进一步地，所述初始时钟信号的周期为T0，所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号的周期为3T0。
[0014]进一步地，所述电荷栗包括第一 PMOS管、第二 PMOS管、第三PMOS管、第一 NMOS管、第二匪OS管、第三匪OS管、第一电容、第二电容和第三电容;所述第一 PMOS管的栅极接受所述第一驱动信号，源极与所述第二电容的第一极板相连，漏极与所述第一电容的第一极板相连，所述第一电容的第二极板接地;所述第二 NMOS管的栅极接受所述第四驱动信号，源极与所述第二电容的第一极板相连，漏极接地;所述第三NMOS管的栅极接受所述第五驱动信号，源极与所述第二电容的第一极板相连，漏极与所述第三电容的第一极板相连，所述第三电容的第二极板接地;所述第二 PMOS管的栅极接受所述第二驱动信号，源极与所述第二电容的第二极板相连，漏极与电源电压VDD相连;所述第三PMOS管的栅极接受所述第三驱动信号，源极与所述第二电容的第二极板相连，漏极与所述第一电容的第一极板相连;所述第三NMOS管的栅极接受所述第六驱动信号，源极与所述第二电容的第二极板相连，漏极接地；
[0015]所述第一电容的第一极板上的电压为所述正电压HVDD，所述第三电容的第一极板上的电压为所述负电压HVSS。
[0016]进一步地，￥00= 2讯0)0 = -2讯^5。
[0017]进一步地，所述驱动信号发生模块包括三相分频器和栅极驱动器;所述三相分频器接收所述初始时钟信号，并在其三个输出端分别输出第一、第二和第三时钟信号;所述栅极驱动器接受所述第一、所述第二和所述第三时钟信号，并输出所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号；
[0018]所述第一时钟信号的脉冲序列为110000110000…；
[0019]所述第二时钟信号的脉冲序列为000011000011…；
[0020]所述第三时钟信号的脉冲序列为001100001100…。
[0021]进一步地，所述第一、所述第二和所述第三时钟信号的周期为3T0。
[0022]进一步地，所述三相分频器包括反相器和第一、第二、第三DFF触发器，所述初始时钟信号输入所述第一、所述第二和所述第三DFF触发器的CP端，所述第一 DFF触发器的D端与所述第三DFF触发器的Q端相连，所述第二 DFF触发器的D端与所述第一 DFF触发器的QN端相连，所述第三DFF触发器的D端与所述第二 DFF触发器的Q端相连，所述第一 DFF触发器的Q端空接，所述第二 DFF触发器的QN端空接，所述第三DFF触发器的QN端空接;所述反相器的输入端与所述第三DFF触发器的Q端相连，输出端与所述第一 DFF触发器的D端相连;所述第一 DFF触发器的QN端输出所述第三时钟信号，所述第二DFF触发器的Q端输出所述第二时钟信号，所述第三DFF触发器的Q端输出所述第一时钟信号。
[0023]进一步地，所述驱动信号发生模块包括双通道输出的第一栅极驱动器、第二栅极驱动器和第三栅极驱动器;所述第一栅极驱动器接受所述第一时钟信号，输出所述第五、第六驱动信号;所述第二栅极驱动器接受所述第二时钟信号，输出所述第三、第四驱动信号；所述第三栅极驱动器接受所述第三时钟信号，输出所述第一、第二驱动信号。
[0024]在本发明的较佳实施方式中，提供了一种产生正负电压源的电荷栗电路，包括驱动信号发生模块和电荷栗。其中，驱动信号发生模块由三相分频器和三个栅极驱动器构成，将一个来自外部的周期为TO的初始时钟信号转换成六个周期为3T0的驱动信号;这六个驱动信号分别作用在电荷栗中的六个MOS管的栅极上以驱动这些MOS管，使得电荷栗输出电压值相等、极性相反的正电压和负电压，作为正、负电压源。本发明的产生正负电压源的电荷栗电路能够产生电压值相等、极性相反的正、负电压源，用在耳机功放上能实现耳机功放的免输出隔直电容，从而减小耳机上电/掉电时的POP音。并且，本发明结构较简单、使用的元器件也较少，能节省外围器件的成本和减小所用的PCB板的面积。
[0025]以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
【附图说明】
[0026]图1是在一个较佳的实施例中，本发明的产生正负电压源的电荷栗电路的框图。
[0027]图2显示了图1所示的产生正负电压源的电荷栗电路中的三相分频器的电路图。
[0028]图3显示了一个来自外界的初始时钟信号的时序，并显示了其经过图1所示的产生正负电压源的电荷栗电路中的三相分频器后得到的第一、第二和第三时钟信号的时序；图3还显示了该第一、第二和第三时钟信号分别经过第一、第二和第三栅极驱动器后得到的第一-六驱动信号的时序。
[0029]图4显示了图1所示的产生正负电压源的电荷栗电路中的第一栅极驱动器的电路的一个示例。
[0030]图5显示了图1所示的产生正负电压源的电荷栗电路中的第二栅极驱动器的电路的一个示例。
[0031]图6显示了图1所示的产生正负