MOS晶体管，其中，第一薄栅氧NMOS晶体管的栅极连接至升压转换电路的输入端，第一薄栅氧NMOS晶体管的源极与第二薄栅氧晶体管NMOS的源极都连接至地，第一薄栅氧NMOS晶体管的漏极与第三薄栅氧NMOS晶体管的源极连接；
[0031]2)电压转换单元304，包括:第一厚栅氧PMOS晶体管、第二厚栅氧PMOS晶体管以及第一高压NMOS晶体管，其中，第一厚栅氧PMOS晶体管的源极与第二厚栅氧PMOS晶体管的源极都连接至高压电源输入端，第一厚栅氧PMOS晶体管的栅极和第二厚栅氧PMOS晶体管的栅极与第一高压NMOS晶体管的漏极连接，第一高压NMOS晶体管的栅极连接至升压转换电路的输入端；
[0032]3)输出控制单元306，包括:第三厚栅氧PMOS晶体管与第一厚栅氧NMOS晶体管，其中，第三厚栅氧PMOS晶体管的栅极与第一厚栅氧NMOS晶体管的栅极连接，第三厚栅氧PMOS晶体管的漏极与第一厚栅氧NMOS晶体管的漏极都连接至升压转换电路的输出端。
[0033]通过本申请提供的实施例，通过使用薄栅氧NMOS晶体管与高压NMOS晶体管来控制输入信号，以使升压转换电路的工作电压可以适用于超低电压输入信号的情况，而且不会影响电路的可靠性。而且采用薄栅氧NMOS晶体管还实现了使升压转换电路在GHz级的超高频率下表现出更强的健壮性(Robust Performance)。
[0034]作为一种可选的方案，上述输入控制单元302还包括:第一薄栅氧PMOS晶体管和第四薄栅氧NMOS晶体管，其中，第一薄栅氧PMOS晶体管的漏极和第四薄栅氧NMOS晶体管的漏极连接，第一薄栅氧PMOS晶体管的栅极和第四薄栅氧NMOS晶体管的栅极都连接至升压转换电路的输入端。
[0035]通过本申请提供的实施例，通过使用薄栅氧NMOS晶体管使得升压转换电路在输入端可以适用于更宽的电压，如超低电压信号，而且实现了在GHz级的超高频率下表现出更强的健壮性(Robust Performance)。
[0036]作为一种可选的方案，上述输入控制单元302还包括:
[0037]I)延时部件，延时部件与第一薄栅氧PMOS晶体管的漏极以及第四薄栅氧NMOS晶体管的漏极连接，并与第三薄栅氧NMOS晶体管的栅极连接。
[0038]可选地，在本实施例中，上述第一薄栅氧PMOS晶体管的源极与延时部件都连接至低压电源输入端，第四薄栅氧NMOS晶体管的源极与延时部件都连接至地。
[0039]通过本申请提供的实施例，通过在电路中设置薄栅氧NMOS晶体管结合延时部件的方式，从而解决了现有升压转换电路中交流电流所带来的副作用。
[0040]作为一种可选的方案，上述电压转换单元304还包括:第二高压NMOS晶体管，其中，第二高压NMOS晶体管的漏极与第二厚栅氧PMOS晶体管的漏极连接，第二高压NMOS晶体管的栅极与延时部件连接，第二高压NMOS晶体管的源极与第二薄栅氧晶体管的漏极连接。
[0041]通过本申请提供的实施例，通过采用薄栅氧NMOS晶体管与高压厚栅氧NMOS晶体管的结合，从而实现提高了升压转换电路的处理速度，同时还减小了电路中的漏电流。
[0042]作为一种可选的方案，上述输出控制单元306包括:第四厚栅氧PMOS晶体管和第二厚栅氧NMOS晶体管，其中，第四厚栅氧PMOS晶体管的栅极和第二厚栅氧NMOS晶体管的栅极与第二厚栅氧PMOS晶体管的漏极连接，第四厚栅氧PMOS晶体管的漏极和第二厚栅氧NMOS晶体管的漏极与第三厚栅氧PMOS晶体管的栅极以及第一厚栅氧NMOS晶体管的栅极连接。
[0043]作为一种可选的方案，输出控制单元306还包括:第五厚栅氧PMOS晶体管，其中，第四厚栅氧PMOS晶体管的栅极以及第二厚栅氧NMOS晶体管的栅极与第五厚栅氧PMOS晶体管的漏极连接，第三厚栅氧PMOS晶体管的栅极以及第一厚栅氧NMOS晶体管的栅极与第五厚栅氧PMOS晶体管的栅极连接。
[0044]可选地，在本实施例中，上述第三厚栅氧PMOS晶体管的源极与第四厚栅氧PMOS晶体管的源极以及第五厚栅氧PMOS晶体管的源极都连接至高压电源输入端；第一厚栅氧NMOS晶体管的源极和第二厚栅氧NMOS晶体管的源极都连接至地。
[0045]通过本申请提供的实施例，通过设置用于反馈的厚栅氧PMOS晶体管，实现了对升压转换电路的灵活控制。
[0046]具体结合图4所示进行描述，在本实施例中的升压转换电路中包括:第四薄栅氧NMOS晶体管M401、第一薄栅氧PMOS晶体管M402、第一薄栅氧NMOS晶体管M403、第二薄栅氧NMOS晶体管M404、第一高压NMOS晶体管M405、第二高压NMOS晶体管M406、第一厚栅氧PMOS晶体管M407、第二厚栅氧PMOS晶体管M408、第三薄栅氧NMOS晶体管M409、第五厚栅氧PMOS晶体管M410、第二厚栅氧NMOS晶体管M411、第四厚栅氧PMOS晶体管M412、第一厚栅氧NMOS晶体管M413、第三厚栅氧PMOS晶体管M414，以及延时部件，其中，上述延时部件可以为图4所示的延时单元415。
[0047]可选地，在本实施例中，如图4所示，VSS为整个升压转换电路的地，VDDL为用于低压输入信号的电源，VDDH为用于高压输出信号的电源，IN为低压输入信号端,OUT为高压输出信号端。
[0048]可选地，在本实施例中，上述高压厚栅氧耗尽型晶体管405以及高压厚栅氧耗尽型晶体管406可以但不限于为高压厚栅氧耗尽型NMOS晶体管(Thick gate-oxide nativeNMOS transistor)。
[0049]如图4所示，晶体管M401的源极连接至VSS，M402的源极连接至VDDL，M401和M402两者的栅极均连接至输入端IN，M401和M402两者的漏极均连接至M404和M406的栅极以及延时单元415的输入端。
[0050]如图4所示，M407和M408两者的源极均连接至VDDH，M407和M408两者的栅极均连接至M407的漏极。
[0051 ] 如图4所示，M403和M404的源极均连接至VSS，M403和M405的栅极均连接至输入端IN ；M403的漏极连接至M409的源极；M405的源极连接至M409的漏极；M405的漏极连接至M407的漏极；M409的栅极连接至延时单元415的输出端；M406的源极连接至M408的漏极；M404的漏极连接至M406的漏极。
[0052]如图4所示，M411和M413的源极均连接至VSS ；M412和M414的源极均连接至VDDH ；M411和M412的源极均连接至M408的漏极；M411和M412两者的漏极连接至M413和M414两者的源极；M413和M414两者的漏极均连接至输出端OUT。
[0053]如图4所示，M410的源极连接至VDDH ；M410的漏极连接至M408的漏极；M410的栅极连接至M411和M412的漏极。
[0054]上述图4所示的本实施例所示的升压转换电路实现的性能如图5所示。其中，图5所示生成结果的的坐标图的横坐标为时间，每个小单元格表示0.02ns,纵坐标为电压,每个小单元格表示100mV。其中，图5所示的各个波形图的周期为200ps。进一步，图5所示的生成结果的关键参数包括:输入和输出信号频率:5GHz，以适应高频及RF接口等应用的信号频率；输入信号电源电压范围:0.6V?1.2V，以适应所制造工艺和应用要求日益降低的逻辑电路工作电压；输出信号电源电压范围:1.98?3.63V，以适应不同的应用接口标准；占空比:48%?51%，以保证数字信号在高频升压传输过程中的信号完整性满足下级电路的要求；传输延迟:80ps?150ps。