传输电路及存储器电路的制作方法
【技术领域】
[0001]本发明涉及电子技术领域，特别涉及一种传输电路及存储器电路。
【背景技术】
[0002]闪存(Flash)是一种长寿命的非易失性的存储器，在断电情况下仍能保持所存储的数据信息，由于其断电时仍能保存数据，闪存通常被用来保存设置信息，如在电脑的极板程序、个人数字助理、数码相机中保存资料等。闪存也可以被看作电子可擦除只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPR0M)的变种，而闪存与EEPROM不同的是，EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。
[0003]对闪存的操作可以包括读、编程以及擦除。在闪存中，擦除电压一般为8V，编程电压一般为12V，这要求传输电压为12V的高电压的传输电路具有稳定性，否则将影响对以闪存为例的存储器进行操作时的稳定性。现有的存储器中的传输电路一般采用MOS管，以NMOS管为例，若将传输电压为12V的高电压从NMOS管的源极传输至其漏极时，需要对所述NMOS管的栅极施加高于12V的电压，使得所述NMOS管的Vcs大于其阈值电压VTH，才能保证其源极至其漏极的电压的有效传输。
[0004]然而，现有技术面临着存储器中的传输电路的电压传输稳定性较差的问题。
【发明内容】
[0005 ]本发明解决的技术问题是如何提高存储器中的传输电路的电压传输稳定性。
[0006]为解决上述技术问题，本发明实施例提供一种传输电路，包括:传输单元，所述传输单元的控制端接收第一电压，所述传输单元适于在所述第一电压的控制下，将第二电压从所述传输单元的输入端传输至所述传输单元的输出端;第一升压单元，适于对所述第二电压进行升压，以得到所述第一电压;负载MOS管，所述负载MOS管的漏极耦接所述传输单元的控制端，所述负载MOS管的栅极接收第三电压;其中，所述第三电压大于电源电压且小于所述第一电压。
[0007]可选地，所述传输电路还包括第二升压单元，所述第二升压单元包括多个级联的升压子单元，用于生成所述第二电压。
[0008]可选地，所述第三电压由任一级所述升压子单元的输出端提供。
[0009]可选地，所述升压子单元包括:第一开关、第一NMOS管、第一电容和反相器，其中，所述第一开关的第一端耦接所述升压子单元的第一端，所述第一开关的第二端耦接所述第一匪OS管的源极、所述第一电容的第一端和所述升压子单元的输出端，所述第一开关的控制接收第一时钟;所述第一 NMOS管的栅极耦接所述第一匪OS管的漏极并耦接电源;所述第一电容的第二端耦接所述反相器的输出端;所述反相器的输入端输入有第二时钟。
[0010]可选地，所述负载MOS管的源极经由开关单元接地，所述开关单元的控制端接收使能信号，在所述使能信号的作用下，所述负载MOS管的源极形成或断开与地的通路。[0011 ]可选地，所述开关单元包括:第二 NMOS管，所述第二 NMOS管的栅极耦接所述开关单元的控制端，所述第二匪OS管的源极接地，所述第二匪OS的漏极耦接所述负载MOS管的源极。
[0012]可选地，所述传输单元包括:第三NMOS管，所述第三NMOS管的栅极耦接所述传输单元的控制端，所述第三NMOS管的漏极耦接所述传输单元的输入端，所述第三匪OS管的源极耦接所述传输单元的输出端。
[0013]可选地，所述第一升压单元为电荷栗电路。
[0014]可选地，所述第三电压的范围为所述第一电压的20%到80%之间。
[0015]为解决上述技术问题，本发明实施例还提供一种存储器电路，包括以上所述的传输电路。
[0016]与现有技术相比，本发明实施例的技术方案具有以下有益效果:
[0017]本实施例通过控制第三电压的大小，所述第三电压大于电源电压且小于所述第一电压，使得本实施例中的负载MOS管的栅极与漏极之间的压差得以降低，从而可以有效地降低传输电路中所述负载MOS管的GIDL电流，有利于降低所述负载MOS管的所述第一电压所处的节点的漏电，使得所述第一电压的稳定性增强，从而提高存储器中的传输电路的电压传输稳定性。
[0018]进一步而言，本实施例通过存储器电路中用于产生所述第二电压的第二升压单元来产生所述第三电压，并无需为所述第三电压额外引入参考电压源，较易实施。
【附图说明】
[0019]图1是一种现有的存储器电路中的传输电路的示意性结构框图。
[0020]图2是本发明实施例一种传输电路的结构框图。
[0021 ]图3是本发明实施例另一种传输电路的结构框图。
[0022]图4是本发明实施例又一种传输电路的结构框图。
[0023]图5是本发明实施例中所述第二升压单元的结构框图。
[0024]图6是本发明实施例中所述第二升压单元的电路图。
【具体实施方式】
[0025]如【背景技术】部分所述，现有技术面临着存储器中的传输电路的电压传输稳定性较差的冋题。
[0026]本申请发明人对现有技术进行了分析。图1是一种现有的存储器电路中的传输电路的示意性结构框图。如图1所示，在现有技术中，传输电路100可以包括:第一升压单元11、传输单元12和负载MOS管MN I。其中，所述传输单元12的控制端接收第一电压VI，所述传输单元12适于在所述第一电压Vl的控制下，将第二电压V2从所述传输单元12的输入端传输至所述传输单元的输出端;所述第一升压单元11适于对所述第二电压V2进行升压，以得到所述第一电压Vl;所述负载MOS管MNl的漏极耦接所述传输单元12的控制端，所述负载MOS管MNl的栅极接收电源电压Vddq。其中，所述传输单元12可以为NMOS管，所述第一升压单元11可以为电荷栗。
[0027]在MOS管中，栅诱导漏极泄漏电流(Gated-1nduceDrain Leakage，GIDL)对MOS管的可靠性影响较大。当MOS管中的栅漏交叠区处栅漏电压Vdc很大时，交叠区界面附近硅中电子在价带和导带之间发生带带隧穿形成电流，通常把这种电流称之为GIDL隧穿电流。随着栅氧化层越来越薄，GIDL隧穿电流急剧增加。
[0028]在所述传输电路100中，由于所述负载MOS管MNl的栅端接收电源电压Vddq，一般在存储器电路中，电源电压Vddq的电压较低，例如1.5V，这将会使得负载MOS管丽I的栅极与漏极的压差较大，负载MOS管MNl的GIDL电流将较高，这将会使得负载MOS管MNl的漏极电压产生较大的漏电电流，使得负载MOS管MNl的漏极电压(即所述第一电压VI)被拉低。而所述第一电压Vl过低会影响所述传输单元(NM0S管)的传输稳定性，从而影响存储器电路的操作稳定性。
[0029 ]根据以上分析可知，现有技术中存储器中的传输电路面临着电压传输稳定性较差的问题。
[0030]本发明实施例提出一种传输电路，通过控制第三电压的大小，使得本实施例中的负载MOS管的栅极与漏极之间的压差得以降低，从而可以有效地降低传输电路中所述负载MOS管的GIDL电流，使得所述负载MOS管的所述第一电压所处的节点的漏电，使得所述第一电压的稳定性增强，从而提高存储器中的传输电路的电压传输稳定性。
[0031]为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0032]图2是本发明实施例一种传输电路的结构框图。
[0033]如图2所示，本发明实施例的传输电路200可以包括:传输单元22、第一升压单元21和负载MOS管MNl (图中仅以NMOS管为例示出)。
[0034]所述传输单元22的控制端接收第一电压VI，所述传输单元22适于在所述第一电压Vl的控制下，将第二电压V2从所述传输单元22的输入端传输至所述传输单元22的输出端；其中，经传输，所述传输单元22的输出端的电压记为电压VPP。
[0035]所述第一升压单元21适于对所述第二电压V2进行升压，以得到所述第一电压VI。
[0036]所述负载MOS管MNl的漏